KR101579474B1 - 펄스 생성 장치 - Google Patents

펄스 생성 장치 Download PDF

Info

Publication number
KR101579474B1
KR101579474B1 KR1020140102143A KR20140102143A KR101579474B1 KR 101579474 B1 KR101579474 B1 KR 101579474B1 KR 1020140102143 A KR1020140102143 A KR 1020140102143A KR 20140102143 A KR20140102143 A KR 20140102143A KR 101579474 B1 KR101579474 B1 KR 101579474B1
Authority
KR
South Korea
Prior art keywords
sensing
signal
signals
amplifiers
control signal
Prior art date
Application number
KR1020140102143A
Other languages
English (en)
Inventor
권익진
최재민
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020140102143A priority Critical patent/KR101579474B1/ko
Application granted granted Critical
Publication of KR101579474B1 publication Critical patent/KR101579474B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors

Abstract

본 발명의 일 측면에 따른 펄스 생성 장치는, 클록 신호를 수신하고, 상기 클록 신호를 이용하여 복수의 지연 클록 신호를 생성하는 지연부와, 상기 복수의 지연 클록 신호를 수신하고, 상기 복수의 지연 클록 신호 중 연속하는 지연 클록 신호를 이용하여 각각이 상기 연속하는 지연 클록 신호 사이의 지연 시간 차이에 상응하는 복수의 센싱 신호를 생성하는 센싱 신호 생성부, 및 상기 복수의 센싱 신호를 수신하고, 상기 복수의 센싱 신호를 선택적으로 증폭시켜 출력하는 쉐이핑부(shaping unit)를 포함한다.

Description

펄스 생성 장치{DEVICE FOR GENERATING PULSE}
본 발명은 펄스 생성 장치에 관한 것으로, 보다 상세하게는 디지털 펄스의 진폭(amplitude)을 조절하여 가우시안(gaussian) 형상의 펄스를 생성하는 펄스 생성 장치에 관한 것이다.
초광대역(ultra wideband) 통신 기술은 3GHz ~ 10GHz의 고주파 대역을 사용하는 무선 통신 기술이다. 초광대역 통신 기술은 넓은 주파수 대역을 사용하며 극초단파를 이용하여 데이터를 전송하고 펄스 반복 주파수 제어를 통해 소비 전력을 줄일 수 있어, 극소 전력을 소모하는 센서 네트워크, 지능형 홈 네트워크 제품, 산업 및 군사용 제품, 위치 인식 시스템, 칩 내부 통신, 비접촉 무선 통신, 인체 무선 통신 네트워크 등의 구현에 이용되고 있다.
초광대역 통신 기술이 적용된 장치, 시스템 등에서는 미국 연방 통신 위원회(Federal Communications Commision, FCC) 스펙트럼 마스크 규격에 따르기 위해 사이드로브를 최소화한 가우시안(gaussian) 형상의 펄스가 이용되며, 이에 따라 가우시안 펄스를 생성하는 장치가 초광대역 통신 기술이 응용된 장치, 시스템 등에 구비된다.
일반적인 가우시안 펄스 생성 장치는, 복수개의 단위 증폭기를 통해 사각(rectangular) 형상을 갖는 디지털 펄스의 진폭(amplitude)을 조절하여 가우시안 형상을 갖는 펄스를 생성한다. 그러나, 일반적인 가우시안 펄스 생성 장치는, 요구되는 출력의 대역폭에 따라 적응적으로 펄스 형상을 쉐이핑할 수 없어 특정 대역폭, 예를 들면 0.5GHz의 대역폭이 요구되는 경우는 적합한 가우시안 형상의 펄스를 출력할 수 있지만 다른 대역폭, 예컨대 1.5GHz의 대역폭이 요구되는 경우는 가우시안 형상의 펄스를 출력하기 어려운 문제가 있었다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 요구되는 출력 펄스의 대역폭에 따라 적응적으로 가우시안 형상의 펄스를 생성할 수 있는 펄스 생성 장치를 제공하는 것이다.
본 발명의 일 측면에 따른 펄스 생성 장치는, 클록 신호를 수신하고, 상기 클록 신호를 이용하여 복수의 지연 클록 신호를 생성하는 지연부; 상기 복수의 지연 클록 신호를 수신하고, 상기 복수의 지연 클록 신호 중 연속하는 지연 클록 신호를 이용하여 각각이 상기 연속하는 지연 클록 신호 사이의 지연 시간 차이에 상응하는 복수의 센싱 신호를 생성하는 센싱 신호 생성부; 및 상기 복수의 센싱 신호를 수신하고, 상기 복수의 센싱 신호를 선택적으로 증폭시켜 출력하는 쉐이핑부(shaping unit);를 포함한다.
일부 실시예에서, 상기 쉐이핑부는, 제1 제어 신호에 응답하여, 상기 복수의 센싱 신호 중 적어도 일부를 출력하는 대역폭 조절부; 및 상기 대역폭 조절부로부터 출력되는 센싱 신호를 증폭시켜 출력하는 증폭부;를 포함할 수 있다.
일부 실시예에서, 상기 대역폭 조절부는, 각각 상기 복수의 센싱 신호 중 대응하는 센싱 신호를 수신하는 복수의 스위치를 구비할 수 있고, 상기 증폭부는, 각각 상기 복수의 스위치 중 적어도 하나의 스위치로부터 전송되는 센싱 신호를 증폭시켜 출력하는 복수의 증폭기를 구비할 수 있고, 상기 복수의 스위치는, 상기 제1 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송할 수 있다.
일부 실시예에서, 상기 복수의 스위치 중 일부는, 상기 제1 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송하지 않는 경우, 대응하는 센싱 신호를 상기 대응하는 증폭기와 다른 증폭기로 전송하지 않을 수 있다.
일부 실시예에서, 상기 복수의 스위치 중 다른 일부는, 상기 제1 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송하지 않는 경우, 상기 대응하는 센싱 신호를 상기 대응하는 증폭기와 다른 증폭기로 전송할 수 있다.
일부 실시예에서, 상기 복수의 스위치는, 각각, 제1 논리 레벨을 갖는 상기 제1 제어 신호에 응답하여, 상기 복수의 센싱 신호 중 대응하는 센싱 신호를 출력하는 제1 로직; 및 제2 논리 레벨을 갖는 상기 제1 제어 신호에 응답하여, 상기 복수의 센싱 신호 중 대응하는 센싱 신호를 출력하는 제2 로직;을 포함할 수 있다.
일부 실시예에서, 상기 제1 로직의 출력단은, 상기 복수의 증폭기 중 대응하는 증폭기와 연결될 수 있고, 상기 제2 로직의 출력단은, 개방(open)되거나 상기 대응하는 증폭기와 다른 증폭기에 연결될 수 있다.
일부 실시예에서, 상기 복수의 증폭기 중 적어도 두 개의 증폭기는, 동일한 이득(gain)을 가질 수 있다.
일부 실시예에서, 상기 지연부는, 상호 직렬적으로 연결되며, 각각 제2 제어 신호에 응답하여 일정한 지연 시간(delay time)을 갖는 지연 클록 신호를 출력하는 복수의 인버터;를 포함할 수 있다.
일부 실시예에서, 상기 센싱 신호 생성부는, 각각, 상기 지연부로부터 상기 복수의 지연 클록 신호 중 연속하는 지연 클록 신호를 직접(directly) 수신하고 상기 연속하는 지연 클록 신호를 비교하여 상기 센싱 신호를 출력하는 복수의 제3 로직;을 포함할 수 있다.
일부 실시예에서, 상기 쉐이핑부에 의해 증폭된 센싱 신호를 합하여 가우시안(gaussian) 형상의 펄스를 출력하는 구동 증폭기;를 더 포함할 수 있다.
본 발명의 다른 측면에 따른 펄스 생성 장치는, 각각이 연속하는 지연 클록 신호 사이의 지연 시간 차이에 상응하는 복수의 센싱 신호를 수신하고, 제어 신호에 응답하여 상기 복수의 센싱 신호 중 적어도 일부를 증폭시켜 출력하는 쉐이핑부; 및 상기 쉐이핑부에 의해 증폭된 센싱 신호를 합하여 가우시안 형상의 펄스를 출력하는 구동 증폭기;를 포함한다.
일부 실시예에서, 상기 쉐이핑부는, 상기 제어 신호에 응답하여, 상기 복수의 센싱 신호 중 적어도 일부를 출력하는 대역폭 조절부; 및 상기 대역폭 조절부로부터 출력되는 센싱 신호를 증폭시켜 출력하는 증폭부;를 포함할 수 있다.
일부 실시예에서, 상기 제어 신호는, 상기 가우시안 형상의 펄스의 대역폭에 따라 상기 대역폭 조절부가 상기 복수의 센싱 신호 중 적어도 일부를 상기 증폭부로 출력하도록 상기 대역폭 조절부를 제어할 수 있다.
일부 실시예에서, 상기 대역폭 조절부는, 각각 상기 복수의 센싱 신호 중 대응하는 센싱 신호를 수신하는 복수의 스위치를 구비할 수 있고, 상기 증폭부는, 각각 상기 복수의 스위치 중 적어도 하나의 스위치로부터 전송되는 센싱 신호를 증폭시켜 출력하는 복수의 증폭기를 구비할 수 있고, 상기 복수의 스위치는, 상기 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송할 수 있다.
일부 실시예에서, 상기 복수의 스위치 중 일부는, 상기 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송하지 않는 경우, 대응하는 센싱 신호를 상기 대응하는 증폭기와 다른 증폭기로 전송하지 않을 수 있다.
일부 실시예에서, 상기 복수의 스위치 중 일부는, 상기 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송하지 않는 경우, 상기 대응하는 센싱 신호를 상기 대응하는 증폭기와 다른 증폭기로 전송할 수 있다.
일부 실시예에서, 상기 복수의 증폭기 중 적어도 두 개의 증폭기는, 동일한 이득을 가질 수 있다.
본 발명의 기술적 사상에 의한 펄스 생성 장치는, 각각이 연속하는 지연 클록 신호 사이의 지연 시간 차이에 상응하는 복수의 센싱 신호를 요구되는 출력 펄스의 대역폭에 따라 선택적으로 증폭시키고, 증폭된 센싱 신호를 합하여 가우시안 형상의 펄스를 생성한다.
이에 따라, 본 발명의 기술적 사상에 의한 펄스 생성 장치는, 특정 대역폭에 한정되지 않고 다양한 대역폭에 대해 적합한 가우시안 형상의 펄스를 생성할 수 있어, 다양한 대역폭에 대해서도 사이드 로브(side lobe) 영향을 최소화할 수 있으며 FCC 규격을 준수할 수 있도록 한다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 펄스 생성 장치를 나타내는 도면이다.
도 2는 본 발명의 기술적 사상에 의한 일 실시예에 따른 지연부를 나타내고, 도 3은 도 2의 지연부를 구성하는 인버터의 일 예를 나타내는 회로도이다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 센싱 신호 생성부를 나타내는 도면이다.
도 5는 본 발명의 기술적 사상에 의한 일 실시예에 따른 쉐이핑부를 나타내는 도면이며, 도 6은 쉐이핑부의 일부 구성을 더 상세히 설명하기 위한 도면이다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 펄스 발생 장치의 출력 펄스와 일반적인 펄스 발생 장치의 출력 펄스를 비교하여 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형상에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
또한, 본 명세서에서, 일 구성요소가 다른 구성요소와 "연결된다" 거나 "접속된다" 등으로 언급된 때에는, 상기 일 구성요소가 상기 다른 구성요소와 직접 연결되거나 또는 직접 접속될 수도 있지만, 특별히 반대되는 기재가 존재하지 않는 이상, 중간에 또 다른 구성요소를 매개하여 연결되거나 또는 접속될 수도 있다고 이해되어야 할 것이다.
또한, 본 명세서에 기재된 "~부", "~기", "~자", "~모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
그리고 본 명세서에서의 구성부들에 대한 구분은 각 구성부가 담당하는 주기능 별로 구분한 것에 불과함을 명확히 하고자 한다. 즉, 이하에서 설명할 2개 이상의 구성부가 하나의 구성부로 합쳐지거나 또는 하나의 구성부가 보다 세분화된 기능별로 2개 이상으로 분화되어 구비될 수도 있다. 그리고 이하에서 설명할 구성부 각각은 자신이 담당하는 주기능 이외에도 다른 구성부가 담당하는 기능 중 일부 또는 전부의 기능을 추가적으로 수행할 수도 있으며, 구성부 각각이 담당하는 주기능 중 일부 기능이 다른 구성부에 의해 전담되어 수행될 수도 있음은 물론이다.
이하, 본 발명의 실시예들을 차례로 상세히 설명한다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 펄스 생성 장치를 나타내는 도면이다.
도 1을 참조하면, 펄스 생성 장치(10)는, 지연부(110), 센싱 신호 생성부(130), 쉐이핑부(150) 및 구동 증폭기(170)를 포함할 수 있다.
지연부(110)는 클록 신호 생성부(도시 생략)로부터 클록 신호(CLK)를 수신할 수 있다. 여기서, 클록 신호(CLK)는 사각(rectangular) 형상을 가질 수 있다. 지연부(110)는, 제어부(도시 생략)로부터 전송되는 지연 제어 신호(DCtrl)에 응답하여 클록 신호(CLK)를 지연시켜 일정한 지연 시간(delay time)을 갖는 제1 내지 제n(n은 3이상의 자연수) 지연 클록 신호(DCLK1 내지 DCLKn)를 생성할 수 있다.
센싱 신호 생성부(130)는 지연부(110)로부터 제1 내지 제n 지연 클록 신호(DCLK1 내지 DCLKn)를 수신할 수 있다. 여기서, 제1 내지 제n 지연 클록 신호(DCLK1 내지 DCLKn)는 버퍼부, 예를 들면 플립 플롭으로 구성되는 래치 회로 등을 통하지 않고 지연부(110)로부터 센싱 신호 생성부(130)로 직접(directly) 전송될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 제1 내지 제n 지연 클록 신호(DCLK1 내지 DCLKn)는 앞서 예시한 버퍼부 등을 통해 버퍼링된 후 센싱 신호 생성부(130)로 전송될 수도 있다.
센싱 신호 생성부(130)는 수신된 제1 내지 제n 지연 클록 신호(DCLK1 내지 DCLKn) 중 연속하는 지연 클록 신호, 예를 들면 제1 및 제2 지연 클록 신호(DCLK1, DCLK2) 또는 제2 및 제3 지연 클록 신호(DCLK2, DCLK3)를 비교하여 상기 연속하는 지연 클록 신호 간의 지연 시간 차이를 센싱할 수 있다. 여기서, 상기 연속하는 지연 클록 신호 간의 지연 시간 차이는, 예를 들면 상기 연속하는 지연 클록 신호 각각의 라이징 에지 간의 시간 차이에 상응할 수 있다. 센싱 신호 생성부(130)는 센싱 결과를 기초로 각각이 상기 연속하는 지연 클록 신호 사이의 지연 시간 차이에 상응하는 제1 내지 제m(m은 2이상의 자연수) 센싱 신호(SS1 내지 SSm)를 생성할 수 있다.
쉐이핑부(150)는 센싱 신호 생성부(130)로부터 제1 내지 제m 센싱 신호(SS1 내지 SSm)를 수신할 수 있다. 쉐이핑부(150)는 제1 내지 제m 센싱 신호(SS1 내지 SSm)를 선택적으로 증폭시켜 출력할 수 있다. 예를 들면, 쉐이핑부(150)는, 상기 제어부로부터 전송되는 제어 신호(SW)에 응답하여 제1 내지 제m 센싱 신호(SS1 내지 SSm) 중 일부 센싱 신호에 대해서만 진폭(amplitude)을 조절하여 출력할 수 있다. 다른 예를 들면, 쉐이핑부(150)는, 제어 신호(SW)에 응답하여 제1 내지 제m 센싱 신호(SS1 내지 SSm) 전부에 대해서 진폭을 조절하여 출력할 수도 있다. 여기서, 제어 신호(SW)는 펄스 생성 장치(10)의 출력에 대해 요구되는 대역폭에 따라 제1 내지 제m 센싱 신호(SS1 내지 SSm) 각각의 진폭 조절 여부를 결정하기 위한 신호일 수 있다.
쉐이핑부(150)는 대역폭 조절부(151) 및 증폭부(153)를 포함할 수 있다. 대역폭 조절부(151)는 제어 신호(SW)에 응답하여 제1 내지 제m 센싱 신호(SS1 내지 SSm) 중 적어도 일부를 증폭부(153)로 전송할 수 있고, 증폭부(153)는 대역폭 조절부(151)로부터 전송되는 센싱 신호를 증폭시켜 출력할 수 있다.
구동 증폭기(170)는, 쉐이핑부(150)에 의해 증폭된 센싱 신호를 합하여 가우시안 형상의 펄스(GP)를 출력할 수 있다.
이하에서 도 2 내지 도 7을 참조하여, 지연부(110), 센싱 신호 생성부(130) 및 쉐이핑부(150)에 대해 더 상세히 설명한다.
도 2는 본 발명의 기술적 사상에 의한 일 실시예에 따른 지연부를 나타내고, 도 3은 도 2의 지연부를 구성하는 인버터의 일 예를 나타내는 회로도이다.
먼저 도 2를 참조하면, 지연부(110)는 제1 내지 제n 인버터(111_1 내지 111_n)를 포함할 수 있다.
제1 내지 제n 인버터(111_1 내지 111_n)는 상호 직렬적으로 연결될 수 있고, 각각 지연 제어 신호(DCtrl)에 응답하여 입력되는 펄스를 일정한 지연 시간으로 지연시켜 제1 내지 제n 지연 클록 신호(DCLK1 내지 DCLKn) 중 대응하는 지연 클록 신호를 출력할 수 있다. 예를 들면, 제1 인버터(111_1)는 지연 제어 신호(DCtrl)에 응답하여 입력되는 클록 신호(CLK)를 지연시켜 제1 지연 클록 신호(DCLK1)를 출력할 수 있고, 제2 인버터(111_2)는 지연 제어 신호(DCtrl)에 응답하여 입력되는 제1 인버터(111_1)의 출력, 즉 제1 지연 클록 신호(DCLK1)를 지연시켜 제2 지연 클록 신호(DCLK2)를 출력할 수 있다. 여기서, 지연 제어 신호(DCtrl)는 제1 내지 제n 인버터(111_1 내지 111_n) 각각의 전류량을 조절하여 상기 지연 시간을 결정하기 위한 신호일 수 있다.
도 3을 더 참조하면, 제1 인버터(111_1)는 제1 내지 제8 모스(MOS) 트랜지스터(M1 내지 M8)로 구성될 수 있다. 상세하게는, 제1 인버터(111_1)는, 일단이 전원 전압(VDD)과 연결되고 타단이 제2 모스 트랜지스터(M2)의 일단과 연결되며 제1 노드(n1)의 신호에 의해 제어되는 제1 모스 트랜지스터(M1), 일단이 제1 모스 트랜지스터(M1)와 연결되고 타단이 접지되며 제2 노드(n2)의 신호, 즉 지연 제어 신호(DCtrl)에 의해 제어되는 제2 모스 트랜지스터(M2), 전원 전압(VDD)과 제3 노드(n3) 사이에서 상호 직렬 접속되며 각각 제1 노드(n1)의 신호와 클럭 펄스(CLK)에 의해 제어되는 제3 및 제4 모스 트랜지스터(M3, M4), 제3 노드(n3)와 접지 사이에 상호 직렬 접속되며 각각 입력 펄스(CLK)와 지연 제어 신호(DCtrl)에 의해 제어되는 제5 및 제6 모스 트랜지스터(M5, M6), 일단이 전원 전압(VDD)과 연결되고 타단이 제4 노드(n4)에 연결되며 제3 노드(n3)의 신호에 의해 제어되는 제7 모스 트랜지스터(M7), 및 일단이 제4 노드(n4)에 연결되고 타단이 접지되며 제3 노드(n3)의 신호에 의해 제어되는 제8 모스 트랜지스터(M8)로 구성될 수 있다. 여기서, 제1 및 제3 모스 트랜지스터(M1, M3)와 제2 및 제6 모스 트랜지스터(M2, M6)는 커런트 미러(current mirror) 구조를 가질 수 있고, 제7 및 제8 모스 트랜지스터(M7, M8)가 연결되는 제4 노드(n4)를 통해서 제1 지연 클록 신호(DCLK1)가 출력될 수 있다.
제1, 제3, 제4 및 제7 모스 트랜지스터(M1, M3, M4, M7)는 PMOS 트랜지스터로 구성될 수 있다. 제2, 제5, 제6 및 제8 모스 트랜지스터(M2, M5, M6, M8)는 NMOS 트랜지스터로 구성될 수 있다.
제1 인버터(111_1)의 동작을 설명한다. 제1 인버터(111_1)는, 클록 신호(CLK)의 논리 레벨이 로우, 즉 '0'이면, 제4 및 제8 모스 트랜지스터(M4, M8)가 턴온되어 제4 노드(n4)를 통해 '0'을 출력하고, 클록 신호(CLK)의 논리 레벨이 하이, 즉 '1'이면, 제5 및 제7 모스 트랜지스터(M5, M7)가 턴온되어 제4 노드(n4)를 통해 '1'을 출력할 수 있다.
이에 따라, 제1 인버터(111_1)는 제4, 제5, 제7 및 제8 모스 트랜지스터(M4, M5, M7, M8)의 구동 시간에 상응하는 지연 시간만큼 클록 신호(CLK)를 지연시켜 지연 클록 신호(DCLK1)를 출력할 수 있다. 여기서, 상기 지연 시간은 제2 및 제6 모스 트랜지스터(M2, M6)로 입력되는 지연 제어 신호(DCtrl)에 의해 제어될 수 있다.
한편, 제2 내지 제n 인버터(111_2 내지 111_n)는 제1 인버터(111_1)와 실질적으로 동일한 구성을 가질 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 센싱 신호 생성부를 나타내는 도면이다.
도 4를 참조하면, 센싱 신호 생성부(130)는 복수의 로직, 예를 들면, 제1 내지 제m 낸드 게이트(131_1 내지 131_m)를 포함할 수 있다.
제1 내지 제m 낸드 게이트(131_1 내지 131_m)는, 각각, 지연부(110, 도 1 참조)로부터 제1 내지 제n 지연 클록 신호(DLCK1 내지 DCLKn) 중 연속하는 지연 클록 신호를 수신할 수 있다. 예를 들면, 제1 낸드 게이트(131_1)는 제1 및 제2 지연 클록 신호(DCLK1, DCLK2)를 수신할 수 있고, 제m 낸드 게이트(131_m)는 제n-1 및 제n 지연 클록 신호(DCLKn-1, DCLKn)를 수신할 수 있다.
제1 내지 제m 낸드 게이트(131_1 내지 131_m)는, 각각, 수신된 연속하는 지연 클록 신호를 비교하여 상기 연속하는 지연 클록 신호의 지연 시간 차이에 상응하는 센싱 신호를 생성할 수 있다. 예를 들면, 제1 낸드 게이트(131_1)는 제1 및 제2 지연 클록 신호(DLCK1, DCLK2)를 비교하여 제1 및 제2 지연 클록 신호(DCLK1, DCLK2)의 지연 시간 차이를 센싱할 수 있고, 센싱 결과를 기초로 제1 센싱 신호(SS1)를 생성할 수 있다. 상세하게는, 제1 낸드 게이트(131_1)는 제1 및 제2 지연 클록 신호(DCLK1, DCLK2)의 논리 레벨이 서로 상이한 구간에서 논리 레벨을 하이, 즉 '1'로 출력하고 제1 및 제2 지연 클록 신호(DCLK1, DCLK2)의 논리 레벨이 동일한 구간에서 논리 레벨을 로우, 즉 '0'으로 출력하여, 제1 및 제2 지연 클록 신호(DCLK1, DCLK2)의 지연시간 차이에 상응하는 제1 센싱 신호(SS1)를 생성할 수 있다.
한편, 제2 내지 제m 낸드 게이트(131_2 내지 131_m)는 제1 낸드 게이트(131_1)와 실질적으로 동일한 구성을 가질 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
도 5는 본 발명의 기술적 사상에 의한 일 실시예에 따른 쉐이핑부를 나타내는 도면이며, 도 6은 쉐이핑부의 일부 구성을 더 상세히 설명하기 위한 도면이다.
도 5를 참조하면, 쉐이핑부(150)는 제1 서브 쉐이핑부(150U) 및 제2 서브 쉐이핑부(150L)를 포함할 수 있다.
제1 서브 쉐이핑부(150U)는 구동 증폭기(170, 도 1 참조)를 통해 출력되는 가우시안 형상의 펄스(GP)에서 상반부를 형성하기 위해 제1 내지 제m 센싱 신호(SS1 내지 SSm) 중 제1 내지 제i 센싱 신호(SS1 내지 SSi)를 선택적으로 증폭시켜 출력할 수 있다.
제1 서브 쉐이핑부(150U)는 제1 서브 대역폭 조절부(151U) 및 제1 서브 증폭부(153U)를 포함할 수 있으며, 제1 서브 대역폭 조절부(151U)는 제어 신호(SW)에 응답하여 제1 내지 제i 센싱 신호(SS1 내지 SSi) 중 적어도 일부를 제1 서브 증폭부(153U)로 전송할 수 있고, 제1 서브 증폭부(153U)는 제1 서브 대역폭 조절부(151U)로부터 전송되는 센싱 신호를 증폭시켜 출력할 수 있다.
도 6을 더 참조하여, 제1 서브 대역폭 조절부(151U) 및 제1 서브 증폭부(153U)를 더 상세히 설명한다. 도 6에서는 제1 서브 쉐이핑부(150U)로 제1 내지 제18 센싱 신호(SS1 내지 SS18)가 입력되는 실시예를 예시적으로 나타내고 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 제1 서브 쉐이핑부(150U)로 더 적은 수의 센싱 신호 또는 더 많은 수의 센싱 신호가 입력될 수 있음은 물론이며, 이 경우 제1 서브 대역폭 조절부(151U) 및 제1 서브 증폭부(153U)의 구성이 달라질 수 있음은 당업자가 쉽게 이해할 수 있을 것이다.
제1 서브 대역폭 조절부(151U)는 제1 내지 제18 센싱 신호(SS1 내지 SS18) 중 대응하는 센싱 신호를 수신하는 제1 내지 제18 스위치(151_1 내지 151_18)를 구비할 수 있고, 제1 서브 증폭부(153U)는 제1 내지 18 증폭기(153_1 내지 153_18)를 구비할 수 있다. 한편, 다른 실시예에서, 제1 서브 대역폭 조절부(151U)는 제1 내지 제18 스위치(151_1 내지 151_18) 중 적어도 하나의 스위치를 구비하지 않을 수 있고, 이 경우 입력되는 센싱 신호가 직접 특정 증폭기로 전송될 수도 있다. 이하에서는, 제1 서브 대역폭 조절부(151U)가 제1 내지 제18 스위치(151_1 내지 151_18)를 구비하는 경우를 예로 들어 설명한다.
제1 내지 제18 스위치(151_1 내지 151_18)는, 각각, 제어 신호(SW)에 응답하여 제1 내지 제18 센싱 신호(SS1 내지 SS18) 중 대응하는 센싱 신호를 제1 내지 제18 증폭기(153_1 내지 153_18) 중 대응하는 증폭기로 전송하거나 전송하지 않을 수 있다.
제1 내지 제18 스위치(151_1 내지 151_18) 중 일부, 예컨대 제1 내지 제5 스위치(151_1 내지 151_5) 등은, 각각, 제어 신호(SW)에 응답하여 스위칭됨에 따라 입력되는 센싱 신호를 대응하는 증폭기로 전송하지 않는 경우, 상기 입력되는 센싱 신호를 다른 증폭기로 전송하지 않고 오프될 수 있다. 예를 들면, 제1 스위치(151_1)는, 제어 신호(SW)에 응답하여 스위칭됨에 따라 제1 센싱 신호(SS1)를 제1 증폭기(153_1)로 전송하지 않는 경우, 제1 센싱 신호(SS1)를 제2 내지 제18 증폭기(153_2 내지 153_18) 중 어느 하나의 증폭기로 전송하지 않고 오프될 수 있다.
제1 내지 제18 스위치(151_1 내지 151_18) 중 다른 일부, 예컨대 제6 내지 8 스위치(151_6 내지 151_8) 등은, 각각 제어 신호(SW)에 응답하여 스위칭됨에 따라 입력되는 센싱 신호를 대응하는 증폭기로 전송하지 않는 경우, 각각 상기 대응하는 센싱 신호를 대응하는 증폭기와 다른 증폭기들 중 어느 하나로 전송할 수 있다. 예를 들면, 제6 스위치(151_6)는, 제어 신호(SW)에 응답하여 스위칭됨에 따라 제6 센싱 신호(SS6)를 제6 증폭기(153_5)로 전송하지 않는 경우, 제6 센싱 신호(SS6)를 노드(na1) 측으로 바이패스시켜 제1 증폭기(153_1)로 전송할 수 있다.
도 6의 제18 스위치(151_18) 확대 부분을 참조하여 스위치들의 구조에 대한 일 실시예를 설명하면, 제18 스위치(151_18)는 제1 로직(L1) 및 제2 로직(L2)을 포함할 수 있다.
제1 로직(L1)은, 예컨대 앤드 게이트로 구성될 수 있다. 제1 로직(L1)은 제어 신호(SW)에 응답하여 노드 A를 통해 입력되는 센싱 신호(SS18)를 노드 C로 출력함으로써 센싱 신호(SS18)를 제18 증폭기(153_18)로 전송할 수 있다. 예를 들면, 제1 로직(L1)은 논리 레벨이 하이인 제어 신호(SW)에 응답하여 센싱 신호(SS18)를 노드 C로 출력할 수 있고, 이에 따라 센싱 신호(SS18)가 제18 증폭기(153_18)로 전송될 수 있다.
제2 로직(L2)은, 예컨대 인버터 게이트로 구성될 수 있다. 제2 로직(L2)은 제어 신호(SW)에 응답하여 노드 A를 통해 입력되는 센싱 신호(SS18)를 노드 B로 출력할 수 있다. 예를 들면, 제2 로직(L2)은 논리 레벨이 로우인 제어 신호(SW)에 응답하여 센싱 신호(SS18)를 노드 B로 출력할 수 있다. 이때, 노드 B는 개방(open)될 수 있고 이에 따라 센싱 신호(SS18)가 오프될 수 있다.
제1 내지 제5 스위치(151_1 내지 151_5) 등은 제18 스위치(151_18)와 실질적으로 동일한 구성을 가질 수 있고, 제6 내지 제8 스위치(151_6 내지 151_8) 등은 노드 B가 다른 증폭기와 연결되어 제어 신호(SW)의 논리 레벨이 로우일 때 입력되는 센싱 신호가 다른 증폭기로 전송되는 점을 제외하고 제18 스위치(151_18)와 실질적으로 동일한 구성을 가질 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
제1 내지 제18 증폭기(153_1 내지 153_8)는, 각각, 제1 내지 제18 스위치(151_1 내지 151_18) 중 어느 하나로부터 입력되는 센싱 신호를 증폭하여 출력할 수 있다. 제1 내지 제18 증폭기(153_1 내지 153_18) 중 적어도 두 개의 증폭기는 동일한 이득(gain)을 가질 수 있다. 그러나, 이에 한정되는 것은 아니며, 제1 내지 제18 증폭기(153_1 내지 153_18)는 각기 서로 다른 이득을 가질 수도 있다.
제1 서브 대역폭 조절부(151U) 및 제1 서브 증폭부(153U)가 상술한 구조를 가짐에 따라, 제1 서브 쉐이핑 유닛(150U)은, 제어 신호(SW)가 구동 증폭기(170, 도 1 참조)를 통해 출력되는 가우시안 펄스(GP)의 대역폭을 제1 대역폭, 예를 들면 0.5GHz로 조절하도록 설정된 경우 또는 제2 대역폭, 예를 들면 1.5GHz로 조절하도록 설정된 경우 각각에 대해 적응적으로 센싱 신호의 개수를 달리하여 선택된 센싱 신호를 증폭시킨 후 출력할 수 있다.
예를 들면, 제어 신호(SW)의 논리 레벨 하이가 가우시안 펄스(GP)의 대역폭을 상기 제1 대역폭으로 조절하는 것으로 설정된 경우, 제1 내지 제18 스위치(151_1 내지 151_18)는 각각 입력되는 센싱 신호를 대응하는 증폭기로 모두 전송하고, 이에 따라 제1 서브 쉐이핑 유닛(151U)은 제1 내지 제18 센싱 신호(SS1 내지 SS18)를 모두 증폭시켜 출력할 수 있다.
다른 예를 들면, 제어 신호(SW)의 논리 레벨 로우가 가우시안 펄스(GP)의 대역폭을 상기 제2 대역폭으로 조절하는 것으로 설정된 경우, 제1 내지 제18 스위치(151_1 내지 151_18) 중 제1 내지 제5 스위치(151_1 내지 151_5) 등은 각각 입력되는 제1 내지 제5 센싱 신호(SS1 내지 SS5)를 오프시키고 제6 내지 제8 스위치(151_6 내지 151_8) 등은 입력되는 제6 내지 제8 센싱 신호(SS6 내지 SS8) 등을 각각 제1 증폭기(153_1), 제4 증폭기(153_4), 제7 증폭기(153_7) 등로 바이패스시키고, 이에 따라 제1 서브 쉐이핑 유닛(151U)은 일부 센싱 신호만을 증폭시켜 출력할 수 있다.
다시 도 5를 참조하면, 제2 서브 쉐이핑부(150L)는 구동 증폭기(170, 도 1 참조)를 통해 출력되는 가우시안 형상의 펄스(GP)에서 하반부를 형성하기 위해 제1 내지 제m 센싱 신호(SS1 내지 SSm) 중 제i+1 내지 제m 센싱 신호(SSi+1 내지 SSm)를 선택적으로 증폭시켜 출력할 수 있다. 제2 서브 쉐이핑부(150L)는 제2 서브 대역폭 조절부(151L) 및 제2 서브 증폭부(153L)를 포함할 수 있으며, 제2 서브 대역폭 조절부(151L)는 제어 신호(SW)에 응답하여 제i+1 내지 제m 센싱 신호(SSi+1 내지 SSm) 중 적어도 일부를 제2 서브 증폭부(153L)로 전송할 수 있고, 제2 서브 증폭부(153L)는 제2 서브 대역폭 조절부(151L)로부터 전송되는 센싱 신호를 증폭시켜 출력할 수 있다.
제2 서브 쉐이핑부(150L)의 제2 서브 대역폭 조절부(151L) 및 제2 서브 증폭부(153L)는 도 6에 도시된 제1 서브 쉐이핑부(150U)의 제1 서브 대역폭 조절부(151U) 및 제1 서브 증폭부(153U)와 실질적으로 동일한 구성을 가질 수 있으므로, 이에 대한 자세한 설명은 생략한다.
한편, 도 5에서는, 제1 및 제2 서브 쉐이핑부(150U, 150L)가 제1 내지 제m 센싱 신호(SS1 내지 SSm) 중에서 연속하는 센싱 신호, 제1 내지 제i 센싱 신호(SS1 내지 SSi)와 제i+1 내지 제m 센싱 신호(SSi+1 내지 SSm)를 각각 수신하는 것으로 도시되고 있으나, 이에 한정되는 것은 아니다. 다른 실시예에서, 제1 및 제2 서브 쉐이핑부(150U)는 교번적으로(alternatively) 센싱 신호를 수신할 수도 있다. 예를 들면, 제1 서브 쉐이핑부(150U)가 제1, 제3 센싱 신호(SS1, SS3) 등을 수신할 수 있고, 제2 서브 쉐이핑부(150L)가 제2, 제4 센싱 신호(SS2, SS4) 등을 수신할 수 있다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 펄스 발생 장치의 출력 펄스와 일반적인 펄스 발생 장치의 출력 펄스를 비교하여 설명하기 위한 도면이다. 상세하게는, 도 7의 (a)는 도 1에 도시된 펄스 발생 장치(10)의 출력 펄스, 즉 펄스(GP, 도 1 참조)를 시간 영역에서 대역폭 별로 나타낸 도면이며, 도 7의 (b)는 일반적인 펄스 발생 장치의 출력 펄스를 시간 영역에서 대역폭 별로 나타낸 도면이다.
도 7의 (a) 및 (b)에 도시된 바와 같이, 펄스 발생 장치(10)의 출력 펄스는 대역폭이 0.5GHz인 경우는 물론 1.5GHz인 경우에도 가우시안 형상을 나타내고 있으나, 일반적인 펄스 발생 장치의 출력 펄스는 특히 대역폭이 1.5 GHz인 경우 가우시안 형상을 갖지 못하고 사각 형상에 가까운 형상을 갖는 것을 확인할 수 있다.
즉, 펄스 발생 장치(10)는, 도 1 내지 도 6을 참조하여 설명한 바와 같이, 복수의 센싱 신호를 요구되는 출력의 대역폭에 따라 선택적으로 증폭시켜 출력 펄스를 생성함으로써 다양한 대역폭에 대해 적합한 가우시안 형상의 펄스를 생성할 수 있으며, 이에 따라, 다양한 대역폭에 대해서도 사이드 로브(side lobe) 영향을 최소화할 수 있고 FCC 규격을 준수할 수 있도록 한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 펄스 생성 장치
110: 지연부
130: 센싱 신호 생성부
150: 쉐이핑부
170: 구동 증폭기

Claims (18)

  1. 클록 신호를 수신하고, 상기 클록 신호를 이용하여 복수의 지연 클록 신호를 생성하는 지연부;
    상기 복수의 지연 클록 신호를 수신하고, 상기 복수의 지연 클록 신호 중 연속하는 지연 클록 신호를 이용하여 각각이 상기 연속하는 지연 클록 신호 사이의 지연 시간 차이에 상응하는 복수의 센싱 신호를 생성하는 센싱 신호 생성부; 및
    상기 복수의 센싱 신호를 수신하고, 상기 복수의 센싱 신호를 선택적으로 증폭시켜 출력하는 쉐이핑부(shaping unit);
    를 포함하는 펄스 생성 장치.
  2. 제1 항에 있어서,
    상기 쉐이핑부는,
    제1 제어 신호에 응답하여, 상기 복수의 센싱 신호 중 적어도 일부를 출력하는 대역폭 조절부; 및
    상기 대역폭 조절부로부터 출력되는 센싱 신호를 증폭시켜 출력하는 증폭부;
    를 포함하는, 펄스 생성 장치.
  3. 제2 항에 있어서,
    상기 대역폭 조절부는, 각각 상기 복수의 센싱 신호 중 대응하는 센싱 신호를 수신하는 복수의 스위치를 구비하고,
    상기 증폭부는, 각각 상기 복수의 스위치 중 적어도 하나의 스위치로부터 전송되는 센싱 신호를 증폭시켜 출력하는 복수의 증폭기를 구비하고,
    상기 복수의 스위치는, 상기 제1 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송하는, 펄스 생성 장치.
  4. 제3 항에 있어서,
    상기 복수의 스위치 중 일부는, 상기 제1 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송하지 않는 경우, 대응하는 센싱 신호를 상기 대응하는 증폭기와 다른 증폭기로 전송하지 않는, 펄스 생성 장치.
  5. 제4 항에 있어서,
    상기 복수의 스위치 중 다른 일부는, 상기 제1 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송하지 않는 경우, 상기 대응하는 센싱 신호를 상기 대응하는 증폭기와 다른 증폭기로 전송하는, 펄스 생성 장치.
  6. 제3 항에 있어서,
    상기 복수의 스위치는, 각각,
    제1 논리 레벨을 갖는 상기 제1 제어 신호에 응답하여, 상기 복수의 센싱 신호 중 대응하는 센싱 신호를 출력하는 제1 로직; 및
    제2 논리 레벨을 갖는 상기 제1 제어 신호에 응답하여, 상기 복수의 센싱 신호 중 대응하는 센싱 신호를 출력하는 제2 로직;
    을 포함하는, 펄스 생성 장치.
  7. 제6 항에 있어서,
    상기 제1 로직의 출력단은, 상기 복수의 증폭기 중 대응하는 증폭기와 연결되고,
    상기 제2 로직의 출력단은, 개방(open)되거나 상기 대응하는 증폭기와 다른 증폭기에 연결되는, 펄스 생성 장치.
  8. 제3 항에 있어서,
    상기 복수의 증폭기 중 적어도 두 개의 증폭기는, 동일한 이득(gain)을 갖는, 펄스 생성 장치.
  9. 제1 항에 있어서,
    상기 지연부는,
    상호 직렬적으로 연결되며, 각각 제2 제어 신호에 응답하여 일정한 지연 시간(delay time)을 갖는 지연 클록 신호를 출력하는 복수의 인버터;를 포함하는, 펄스 생성 장치.
  10. 제1 항에 있어서,
    상기 센싱 신호 생성부는,
    각각, 상기 지연부로부터 상기 복수의 지연 클록 신호 중 연속하는 지연 클록 신호를 직접(directly) 수신하고 상기 연속하는 지연 클록 신호를 비교하여 상기 센싱 신호를 출력하는 복수의 제3 로직;을 포함하는, 펄스 생성 장치.
  11. 제1 항에 있어서,
    상기 쉐이핑부에 의해 증폭된 센싱 신호를 합하여 가우시안(gaussian) 형상의 펄스를 출력하는 구동 증폭기;
    를 더 포함하는, 펄스 생성 장치.
  12. 각각이 연속하는 지연 클록 신호 사이의 지연 시간 차이에 상응하는 복수의 센싱 신호를 수신하고, 제어 신호에 응답하여 상기 복수의 센싱 신호 중 적어도 일부를 증폭시켜 출력하는 쉐이핑부; 및
    상기 쉐이핑부에 의해 증폭된 센싱 신호를 합하여 가우시안 형상의 펄스를 출력하는 구동 증폭기;
    를 포함하는, 펄스 생성 장치.
  13. 제12 항에 있어서,
    상기 쉐이핑부는,
    상기 제어 신호에 응답하여, 상기 복수의 센싱 신호 중 적어도 일부를 출력하는 대역폭 조절부; 및
    상기 대역폭 조절부로부터 출력되는 센싱 신호를 증폭시켜 출력하는 증폭부;
    를 포함하는, 펄스 생성 장치.
  14. 제13 항에 있어서,
    상기 제어 신호는, 상기 가우시안 형상의 펄스의 대역폭에 따라 상기 대역폭 조절부가 상기 복수의 센싱 신호 중 적어도 일부를 상기 증폭부로 출력하도록 상기 대역폭 조절부를 제어하는, 펄스 생성 장치.
  15. 제13 항에 있어서,
    상기 대역폭 조절부는, 각각 상기 복수의 센싱 신호 중 대응하는 센싱 신호를 수신하는 복수의 스위치를 구비하고,
    상기 증폭부는, 각각 상기 복수의 스위치 중 적어도 하나의 스위치로부터 전송되는 센싱 신호를 증폭시켜 출력하는 복수의 증폭기를 구비하고,
    상기 복수의 스위치는, 상기 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송하는, 펄스 생성 장치.
  16. 제15 항에 있어서,
    상기 복수의 스위치 중 일부는, 상기 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송하지 않는 경우, 대응하는 센싱 신호를 상기 대응하는 증폭기와 다른 증폭기로 전송하지 않는, 펄스 생성 장치.
  17. 제16 항에 있어서,
    상기 복수의 스위치 중 일부는, 상기 제어 신호에 응답하여 상기 대응하는 센싱 신호를 상기 복수의 증폭기 중 대응하는 증폭기로 전송하지 않는 경우, 상기 대응하는 센싱 신호를 상기 대응하는 증폭기와 다른 증폭기로 전송하는, 펄스 생성 장치.
  18. 제15 항에 있어서,
    상기 복수의 증폭기 중 적어도 두 개의 증폭기는, 동일한 이득을 갖는, 펄스 생성 장치.
KR1020140102143A 2014-08-08 2014-08-08 펄스 생성 장치 KR101579474B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140102143A KR101579474B1 (ko) 2014-08-08 2014-08-08 펄스 생성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140102143A KR101579474B1 (ko) 2014-08-08 2014-08-08 펄스 생성 장치

Publications (1)

Publication Number Publication Date
KR101579474B1 true KR101579474B1 (ko) 2015-12-22

Family

ID=55081962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140102143A KR101579474B1 (ko) 2014-08-08 2014-08-08 펄스 생성 장치

Country Status (1)

Country Link
KR (1) KR101579474B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110231600A (zh) * 2019-06-28 2019-09-13 中国航空工业集团公司雷华电子技术研究所 一种脉冲整形方法及脉冲整形电路
WO2020262771A1 (ko) * 2019-06-28 2020-12-30 한밭대학교산학협력단 초광대역 펄스 생성 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131342A (ja) * 1993-10-28 1995-05-19 Nec Corp クロック信号発生回路
JPH0879059A (ja) * 1994-08-31 1996-03-22 Aiwa Co Ltd 基準クロック発生回路
JPH1084277A (ja) * 1996-09-06 1998-03-31 Nec Corp クロック生成回路
JP2002204159A (ja) * 2000-12-28 2002-07-19 Texas Instr Japan Ltd パルス信号発生回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131342A (ja) * 1993-10-28 1995-05-19 Nec Corp クロック信号発生回路
JPH0879059A (ja) * 1994-08-31 1996-03-22 Aiwa Co Ltd 基準クロック発生回路
JPH1084277A (ja) * 1996-09-06 1998-03-31 Nec Corp クロック生成回路
JP2002204159A (ja) * 2000-12-28 2002-07-19 Texas Instr Japan Ltd パルス信号発生回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110231600A (zh) * 2019-06-28 2019-09-13 中国航空工业集团公司雷华电子技术研究所 一种脉冲整形方法及脉冲整形电路
WO2020262771A1 (ko) * 2019-06-28 2020-12-30 한밭대학교산학협력단 초광대역 펄스 생성 장치

Similar Documents

Publication Publication Date Title
US7839159B2 (en) ZQ calibration circuit and a semiconductor device including a ZQ calibration circuit
US7595645B2 (en) Calibration circuit and semiconductor device incorporating the same
US9111599B1 (en) Memory device
JPH07202674A (ja) 送受信機のインピーダンスを適応させる方法及び装置並びにそれを実施した集積回路及び伝送システム
TW200715300A (en) Impedance adjusting circuit and impedance adjusting method
KR102652735B1 (ko) 조절 가능한 메타-스테이블 전압을 이용하는 난수 생성기 및 난수 생성 방법
US8645583B2 (en) Zero pin serial interface
KR101579474B1 (ko) 펄스 생성 장치
EP2947770A2 (en) Detection calibration circuit and transmission apparatus
US20120256655A1 (en) Integrated circuit
CN112562753A (zh) 参考电压训练电路以及包括其的半导体设备
JP2016136669A (ja) 電流ドライバ回路
US11929713B2 (en) Maximum voltage detection in a power management circuit
US9285808B2 (en) Adaptive switching voltage regulator
US7242251B2 (en) Controllable amplifier circuit with a variable discrete-value gain, use of the amplifier circuit and method for operation of an amplifier whose gain can be adjusted in discrete values
KR102001693B1 (ko) 데이터 송신 장치
KR101833694B1 (ko) 무선 통신 장치, 무선 통신 시스템 및 무선 통신 방법
US20070049235A1 (en) Apparatus and method for transmitting signals
KR20180020598A (ko) 다층신호를 위한 클럭신호 복원기를 구비한 수신회로
WO2019203968A1 (en) Supply compensated delay cell
JP2017063272A (ja) 通信ノード
KR20180076571A (ko) 반도체 장치 및 반도체 시스템
US8929466B2 (en) Data receiving circuit and semiconductor device
US9331655B2 (en) Pop-click noise grounding switch design with deep sub-micron CMOS technology
JP6931153B2 (ja) パルスシェーピング増幅器システム

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 5