CN110212043B - 双台阶光电器件及其制备方法 - Google Patents
双台阶光电器件及其制备方法 Download PDFInfo
- Publication number
- CN110212043B CN110212043B CN201910304530.8A CN201910304530A CN110212043B CN 110212043 B CN110212043 B CN 110212043B CN 201910304530 A CN201910304530 A CN 201910304530A CN 110212043 B CN110212043 B CN 110212043B
- Authority
- CN
- China
- Prior art keywords
- mask pattern
- epitaxial wafer
- film
- mask
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 46
- 238000001259 photo etching Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims description 55
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 18
- 238000001459 lithography Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 10
- 229910052906 cristobalite Inorganic materials 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052682 stishovite Inorganic materials 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 10
- 229910052905 tridymite Inorganic materials 0.000 claims description 10
- 238000005260 corrosion Methods 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 7
- 230000005693 optoelectronics Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000005457 optimization Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明涉及光电器件技术领域，提供了一种双台阶光电器件的制备方法，包括如下步骤：S1，于外延片上方依次制备第一掩膜图形和第二掩膜图形，第一掩膜图形的光刻窗口大于第二掩膜图形的光刻窗口；S2，以第二掩膜图形为掩膜对裸露在光刻窗口外的外延片进行刻蚀，直至第二掩膜图形消耗完，以获得第一层台阶；S3，以第一掩膜图形为掩膜继续对裸露在光刻窗口外的外延片进行刻蚀，以获得第二层台阶；S4，完成刻蚀后进行钝化以及电极制备，以得到双台阶光电器件。还提供一种双台阶光电器件。本发明通过采用第一掩膜图形和第二掩膜图形分别作为两次掩膜对外延片进行刻蚀，即通过一次刻蚀即得到双台阶结构，缩短了工艺流程，且避免了出现套刻偏差的情况。
Description
技术领域
本发明涉及光电器件技术领域，具体为一种双台阶光电器件及其制备方法。
背景技术
目前大部分半导体器件，其外延结构都是由衬底往上累加的，p-n型以及中间的量子阱都是垂直分布的，在平面工艺加工时，一般要通过刻蚀露出一部分与表面层载流子特性(n、p)相反的材料，以便于制作电极，或者起到相邻器件之间的物理隔离作用。大部分情况下，只需要一次刻蚀形成一个台阶就可以，但对于有些特殊器件，如台阶比较深需要提高可靠性，或者有三电极的背靠背双结器件，需要制作出两个台阶。
现有的双台阶制备是分别通过两次腐蚀和两次刻蚀来完成的，这种方法所存在的问题，一是工艺流程长消耗较多时间和物料成本；二是两次光刻容易出现套刻偏差，使两个台面不同心。
发明内容
本发明的目的在于提供一种双台阶光电器件及其制备方法，通过采用第一掩膜图形和第二掩膜图形分别作为两次掩膜对外延片进行刻蚀，即通过一次刻蚀即得到双台阶结构，缩短了工艺流程，且避免了出现套刻偏差的情况。
为实现上述目的，本发明实施例提供如下技术方案：一种双台阶光电器件的制备方法，包括如下步骤：
S1，于外延片上方依次制备第一掩膜图形和第二掩膜图形，所述第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口；
S2，以所述第二掩膜图形为掩膜对裸露在光刻窗口外的所述外延片进行刻蚀，直至所述第二掩膜图形消耗完，以获得第一层台阶；
S3，以所述第一掩膜图形为掩膜继续对裸露在光刻窗口外的所述外延片进行刻蚀，以获得第二层台阶；
S4，完成刻蚀后进行钝化以及电极制备，以得到双台阶光电器件。
进一步，所述外延片的材质为GaAs时，所述第一掩膜图形和所述第二掩膜图形的制备方式具体为：在所述GaAs外延片的上方生长一层SiO2薄膜作为第一掩膜图形，并在所述SiO2薄膜上设置光刻胶，制备出第一光刻胶图形，以此作为第二掩膜图形。
进一步，制备所述第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口的方式具体为：采用氢氟酸溶液腐蚀所述SiO2薄膜和所述第一光刻胶，所述SiO2薄膜的横向腐蚀速度大于所述第一光刻胶的横向腐蚀速度，以使得第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口。
进一步，在获得第二层台阶后采用氢氟酸溶液去除残余的SiO2薄膜。
进一步，所述外延片的材质为InP时，所述第一掩膜图形和所述第二掩膜图形的制备方式具体为：在所述InP外延片的上方生长一层ZnS薄膜，然后在所述ZnS薄膜上沉积一层AIN薄膜，接着在所述ZnS薄膜上设置光刻胶并制备第二光刻胶图形，再以所述第二光刻胶图形作为掩膜进行刻蚀，以在所述InP外延片的上方依次获得所述第一掩膜图形和所述第二掩膜图形。
进一步，制备所述第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口的方式具体为：采用盐酸溶液腐蚀所述ZnS薄膜和所述AIN薄膜，所述ZnS薄膜的横向腐蚀速度大于所述AIN薄膜的横向腐蚀速度，以使得第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口。
进一步，在获得第二层台阶后采用盐酸溶液去除残余的ZnS薄膜。
进一步，所述S2步骤和所述S3步骤中的刻蚀均在ICP装置或RIE装置中进行。
本发明实施例提供另一种技术方案：一种双台阶光电器件，包括外延片，所述外延片具有至少一个电极槽，所述电极槽为开设于所述外延片顶部平台的双台阶槽；所述双台阶槽的两级台阶以及所述外延片的顶部平台分别用于电极的制作。
进一步，所述电极槽的水平截面为圆形。
与现有技术相比，本发明的有益效果是：通过采用第一掩膜图形和第二掩膜图形分别作为两次掩膜对外延片进行刻蚀，即通过一次刻蚀即得到双台阶结构，缩短了工艺流程，且避免了出现套刻偏差的情况。
附图说明
图1为本发明实施例提供的一种双台阶光电器件的制备方法的流程图；
图2为本发明实施例一提供的一种双台阶光电器件的双台阶槽的制备过程示意图；
图3为本发明实施例二提供的一种双台阶光电器件的双台阶槽的制备过程示意图；
附图标记中：1-GaAs外延片；2-SiO2薄膜；3-第一光刻胶图形；4-InP外延片；5-ZnS薄膜；6-AIN薄膜；7-第二光刻胶图形；X-第一层台阶；Y-第二层台阶。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，本发明实施例提供一种双台阶光电器件的制备方法，包括如下步骤：
S1，于外延片上方依次制备第一掩膜图形和第二掩膜图形，所述第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口；
S2，以所述第二掩膜图形为掩膜对裸露在光刻窗口外的所述外延片进行刻蚀，直至所述第二掩膜图形消耗完，以获得第一层台阶X；
S3，以所述第一掩膜图形为掩膜继续对裸露在光刻窗口外的所述外延片进行刻蚀，以获得第二层台阶Y；
S4，完成刻蚀后进行钝化以及电极制备，以得到双台阶光电器件。
在本实施例中，先在外延片上制备出两个掩膜图形，然后再以这两个掩膜图形作为掩膜来刻蚀外延片，在进行刻蚀时，由于制备出的第一掩膜图形的光刻窗口大于第二掩膜图形的光刻窗口，第二掩膜图形在第一掩膜图形上方会挡住第一掩膜图形的部分光刻窗口，因此在第二掩膜图形在被刻蚀消耗完前，竖向刻蚀会先以第二掩膜图形作为掩膜在外延片上形成第一层台阶X，当逐渐的，第二掩膜图形被消耗完后，竖向刻蚀又会以第一掩膜图形作为掩膜继续进行刻蚀，在第一掩膜图形的光刻窗口作用下而形成第二层台阶Y，如此即得到了双台阶结构，最后再进行常规的钝化、电极制备后即能得到本双台阶光电器件。可见，在整个制备过程中，在制备完第一掩膜图形和第二掩膜图形后，仅通过一次刻蚀即得到了双台阶结构，不仅缩短了工艺流程，而且由于是一次刻蚀，不会出现套刻偏差，可保证两个台面同心。在本实施例中，所采用的刻蚀为干法刻蚀，它是在ICP装置或RIE装置中进行。
实施例一：
作为本发明实施例的优化方案，制备一种GaAs材料体系的p-n-p型双色光电探测器芯片。
请参阅图2，所述外延片的材质为GaAs时，所述第一掩膜图形和所述第二掩膜图形的制备方式具体为：在所述GaAs外延片1的上方生长一层SiO2薄膜2作为第一掩膜图形，并在所述SiO2薄膜2上设置光刻胶，制备出第一光刻胶图形3，以此作为第二掩膜图形。在本实施例中，所采用的外延片为GaAs外延片1，所采用的第一掩膜为SiO2薄膜2，所采用的第二掩膜为光刻胶，具体的，光刻胶旋涂在SiO2薄膜2上，通过曝光、显影形成光刻胶图形，以得到第二掩膜图形。
进一步优化上述方案，请参阅图2，制备所述第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口的方式具体为：采用氢氟酸溶液腐蚀所述SiO2薄膜2和所述第一光刻胶，如图2的a和b所示，氢氟酸溶液先竖向腐蚀第一光刻胶图形3，然后继续向下腐蚀穿SiO2薄膜2，接着如图2中c所示，此时由于所述SiO2薄膜2的横向腐蚀速度大于所述第一光刻胶的横向腐蚀速度，以使得第一掩膜图形的光刻窗口A大于所述第二掩膜图形的光刻窗口B。在本实施例中，由于在氢氟酸溶液中SiO2薄膜2的腐蚀程度大于第一光刻胶的腐蚀程度，因此在同等时间内，SiO2薄膜2所形成的窗口尺寸会大于第一光刻胶图形3的窗口尺寸，因此通过一次腐蚀即可得到不同窗口大小的掩膜。接着如图2的d所示，刻蚀会先以第一光刻胶图形3为掩膜进行，在其刻蚀窗口下，在GaAs外延片1上刻蚀出第一层台阶X，接着再如图2的e所示，当第一光刻胶图形3悬在SiO2薄膜2的光刻窗口上方的部分被消耗掉，继续竖向刻蚀会得到第二层台阶Y。
作为本发明实施例的优化方案，请参阅图2，在获得第二层台阶Y后采用氢氟酸溶液去除残余的SiO2薄膜2。在本实施例中，为了防止刻蚀损伤外延片表面，一般第一掩膜图形会存在一定厚度的残余，因此在形成双台阶后，需要通过氢氟酸溶液去除残余的SiO2薄膜2，即如图2的f所示，得到最终的光电探测器芯片。
制备的该光电探测器芯片可以同时探测两个波段，探测能力比单波段的更强，在民用和军用方面都有很重要应用。
实施例二：
作为本发明实施例的优化方案，制备一种InP材料体系的面发射型激光器(VCSEL)芯片。
请参阅图3，所述外延片的材质为InP时，所述第一掩膜图形和所述第二掩膜图形的制备方式具体为：在所述InP外延片4的上方生长一层ZnS薄膜5，然后在所述ZnS薄膜5上沉积一层AIN薄膜6，接着在所述ZnS薄膜5上设置光刻胶并制备第二光刻胶图形7，再以所述第二光刻胶图形7作为掩膜进行刻蚀，以在所述InP外延片4的上方依次获得所述第一掩膜图形和所述第二掩膜图形。在本实施例中，所采用的外延片为InP外延片4，所采用的第一掩膜为ZnS薄膜5，所采用的第二掩膜为AIN薄膜6，在制备这两个图形时，需要将光刻胶旋涂在ZnS薄膜5上，通过曝光、显影形成第二光刻胶图形7，再采用ICP装置或RIE装置以第二光刻胶图形7为掩膜刻蚀出第一掩膜图形和第二掩膜图形。
进一步优化上述方案，请参阅图3，制备所述第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口的方式具体为：采用盐酸溶液腐蚀所述ZnS薄膜5和所述AIN薄膜6，以及最上方的第二光刻胶(该第二光刻胶图形7最终会被完全除去，因此后续的腐蚀过程不用管它的腐蚀速度)，如图3的c所示，当盐酸溶液依次贯穿第二光刻胶、AIN薄膜6以及ZnS薄膜5后，由于所述ZnS薄膜5的横向腐蚀速度大于所述AIN薄膜6的横向腐蚀速度，因此得到第一掩膜图形的光刻窗口C大于所述第二掩膜图形的光刻窗口D。在本实施例中，由于在盐酸溶液中ZnS薄膜5的腐蚀程度大于AIN薄膜6的腐蚀程度，因此在同等时间内，ZnS薄膜5所形成的窗口尺寸会大于AIN薄膜6的窗口尺寸，因此通过一次腐蚀即可得到不同窗口大小的掩膜。接着如图3所示的d所示，刻蚀会先以AIN薄膜6为掩膜进行，在其刻蚀窗口下，在InP外延片4上刻蚀出第一层台阶X，接着再如图3的e所示，当AIN薄膜6悬在ZnS薄膜5的光刻窗口上方的部分被消耗掉后，继续竖向刻蚀就会得到第二层台阶Y。
作为本发明实施例的优化方案，请参阅图3，在获得第二层台阶Y后采用盐酸溶液去除残余的ZnS薄膜5。在本实施例中，为了防止刻蚀损伤外延片表面，一般第一掩膜图形会存在一定厚度的残余，因此在形成双台阶后，需要通过盐酸溶液去除残余的ZnS薄膜5，即如图3的f所示，得到最终的面发射型激光器(VCSEL)芯片。
本发明实施例提供一种双台阶光电器件，包括外延片，所述外延片具有至少一个电极槽，所述电极槽为开设于所述外延片顶部平台的双台阶槽；所述双台阶槽的两级台阶以及所述外延片的顶部平台分别用于电极的制作。在本实施例中，在外延片上制备电极槽供电极制作，该电极槽为双台阶槽，可以便于三个电极的制作。优选的，该电极槽的水平截面为圆形，以便于电极的安设。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (10)
1.一种双台阶光电器件的制备方法，其特征在于，包括如下步骤：
S1，于外延片上方依次制备第一掩膜图形和第二掩膜图形，所述第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口；
S2，以所述第二掩膜图形为掩膜对裸露在光刻窗口外的所述外延片进行刻蚀，直至所述第二掩膜图形消耗完，以获得第一层台阶；
S3，以所述第一掩膜图形为掩膜继续对裸露在光刻窗口外的所述外延片进行刻蚀，以获得第二层台阶；
S4，完成刻蚀后进行钝化以及电极制备，以得到双台阶光电器件。
2.如权利要求1所述的双台阶光电器件的制备方法，其特征在于，所述外延片的材质为GaAs时，所述第一掩膜图形和所述第二掩膜图形的制备方式具体为：在所述GaAs外延片的上方生长一层SiO2薄膜作为第一掩膜图形，并在所述SiO2薄膜上设置光刻胶，制备出第一光刻胶图形，以此作为第二掩膜图形。
3.如权利要求2所述的双台阶光电器件的制备方法，其特征在于，制备所述第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口的方式具体为：采用氢氟酸溶液腐蚀所述SiO2薄膜和所述第一光刻胶，所述SiO2薄膜的横向腐蚀速度大于所述第一光刻胶的横向腐蚀速度，以使得第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口。
4.如权利要求2所述的双台阶光电器件的制备方法，其特征在于：在获得第二层台阶后采用氢氟酸溶液去除残余的SiO2薄膜。
5.如权利要求1所述的双台阶光电器件的制备方法，其特征在于，所述外延片的材质为InP时，所述第一掩膜图形和所述第二掩膜图形的制备方式具体为：在所述InP外延片的上方生长一层ZnS薄膜，然后在所述ZnS薄膜上沉积一层AIN薄膜，接着在所述ZnS薄膜上设置光刻胶并制备第二光刻胶图形，再以所述第二光刻胶图形作为掩膜进行刻蚀，以在所述InP外延片的上方依次获得所述第一掩膜图形和所述第二掩膜图形。
6.如权利要求5所述的双台阶光电器件的制备方法，其特征在于，制备所述第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口的方式具体为：采用盐酸溶液腐蚀所述ZnS薄膜和所述AIN薄膜，所述ZnS薄膜的横向腐蚀速度大于所述AIN薄膜的横向腐蚀速度，以使得第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口。
7.如权利要求5所述的双台阶光电器件的制备方法，其特征在于：在获得第二层台阶后采用盐酸溶液去除残余的ZnS薄膜。
8.如权利要求1所述的双台阶光电器件的制备方法，其特征在于：所述S2步骤和所述S3步骤中的刻蚀均在ICP装置或RIE装置中进行。
9.一种双台阶光电器件，包括外延片，其特征在于：所述外延片具有至少一个电极槽，所述电极槽为开设于所述外延片顶部平台的双台阶槽；所述双台阶槽的两级台阶以及所述外延片的顶部平台分别用于电极的制作；所述双台阶光电器件的制作具体为：先于所述外延片上方依次制备第一掩膜图形和第二掩膜图形，所述第一掩膜图形的光刻窗口大于所述第二掩膜图形的光刻窗口；然后以所述第二掩膜图形为掩膜对裸露在光刻窗口外的所述外延片进行刻蚀，直至所述第二掩膜图形消耗完，以获得第一层台阶；接着以所述第一掩膜图形为掩膜继续对裸露在光刻窗口外的所述外延片进行刻蚀，以获得第二层台阶；最后完成刻蚀后进行钝化以及电极制备。
10.如权利要求9所述的双台阶光电器件，其特征在于：所述电极槽的水平截面为圆形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910304530.8A CN110212043B (zh) | 2019-04-16 | 2019-04-16 | 双台阶光电器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910304530.8A CN110212043B (zh) | 2019-04-16 | 2019-04-16 | 双台阶光电器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110212043A CN110212043A (zh) | 2019-09-06 |
| CN110212043B true CN110212043B (zh) | 2021-04-27 |
Family
ID=67786019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910304530.8A Active CN110212043B (zh) | 2019-04-16 | 2019-04-16 | 双台阶光电器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110212043B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113707763B (zh) * | 2021-08-26 | 2023-10-31 | 厦门理工学院 | 一种平面InGaAs/InP APD光电探测器的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101419996A (zh) * | 2008-12-04 | 2009-04-29 | 中国电子科技集团公司第十三研究所 | 红外—紫外多色探测器及其制备方法 |
| CN102738292A (zh) * | 2012-06-20 | 2012-10-17 | 中国科学院苏州纳米技术与纳米仿生研究所 | 多结叠层电池及其制备方法 |
| CN107749435A (zh) * | 2017-08-15 | 2018-03-02 | 苏州苏纳光电有限公司 | 一种PIN型InGaAs红外探测器台面的腐蚀方法 |
| CN107768462A (zh) * | 2017-11-02 | 2018-03-06 | 天津大学 | 两级台面铟镓砷/铟磷雪崩光电二极管及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101383480B (zh) * | 2007-09-07 | 2010-06-09 | 北京大学 | 一种制备氮化镓基半导体激光器的p型电极的方法 |
| US10714652B2 (en) * | 2017-06-21 | 2020-07-14 | Alliance For Sustainable Energy, Llc | Methods of forming interdigitated back contact layers |
-
2019
- 2019-04-16 CN CN201910304530.8A patent/CN110212043B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101419996A (zh) * | 2008-12-04 | 2009-04-29 | 中国电子科技集团公司第十三研究所 | 红外—紫外多色探测器及其制备方法 |
| CN102738292A (zh) * | 2012-06-20 | 2012-10-17 | 中国科学院苏州纳米技术与纳米仿生研究所 | 多结叠层电池及其制备方法 |
| CN107749435A (zh) * | 2017-08-15 | 2018-03-02 | 苏州苏纳光电有限公司 | 一种PIN型InGaAs红外探测器台面的腐蚀方法 |
| CN107768462A (zh) * | 2017-11-02 | 2018-03-06 | 天津大学 | 两级台面铟镓砷/铟磷雪崩光电二极管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| ICP刻蚀中的二级台阶刻蚀研究;张宏坤 等;《科技信息》;20100525(第15期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110212043A (zh) | 2019-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080070413A1 (en) | Fabrication methods of a patterned sapphire substrate and a light-emitting diode | |
| CN108172673B (zh) | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 | |
| US20140138613A1 (en) | Light emitting diode having heterogeneous protrusion structures | |
| CN102184842A (zh) | 一种湿法腐蚀与干法刻蚀相结合图形化蓝宝石的方法 | |
| CN110212043B (zh) | 双台阶光电器件及其制备方法 | |
| CN106298500B (zh) | 降低微负载效应的蚀刻方法 | |
| CN116978999B (zh) | 一种电流限域Micro-LED芯片及其制作方法 | |
| US9589943B2 (en) | Method for separating regions of a semiconductor layer | |
| CN102915975A (zh) | 一种BJT以及BiCMOS的制作方法 | |
| CN105576498A (zh) | 一种窄条脊形GaAs 基激光器的制备方法及GaAs 基激光器 | |
| KR20200091446A (ko) | Ｔｆｔ 어레이 기판의 제조 방법 및 디스플레이 장치의 제조 방법 | |
| CN105244261A (zh) | 半导体器件的制备方法 | |
| CN104409327A (zh) | 半导体器件制造方法 | |
| CN104810259A (zh) | 晶圆及其处理方法和半导体结构的形成方法 | |
| CN110429034A (zh) | 形成高压阱区的方法 | |
| KR101088392B1 (ko) | 발광소자 칩 및 이의 제조방법 | |
| US20050277262A1 (en) | Method for manufacturing isolation structures in a semiconductor device | |
| CN104934484B (zh) | 双向tvs器件结构及其制作方法 | |
| CN113223954B (zh) | 一种改善沟槽刻蚀导致晶圆毛边的方法 | |
| KR100932130B1 (ko) | 반도체소자 제조 방법 | |
| CN109390416A (zh) | 沟槽式肖特基的终端结构及沟槽式肖特基 | |
| KR100422361B1 (ko) | 레이저다이오드의제조방법 | |
| CN115954419A (zh) | 一种led银镜芯片的制造方法 | |
| KR101445809B1 (ko) | 패터닝된 사파이어 기판의 재사용을 위한 선택적 표면 식각 방법 및 이에 따른 패터닝된 사파이어 기판 | |
| KR20080089998A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 436000 Hubei Ezhou Gedian Development Zone Three Road Optics Valley joint science and technology city C9 5 unit Applicant after: Hubei guanganlun chip Co., Ltd Address before: 436000 Hubei Ezhou Gedian Development Zone Three Road Optics Valley joint science and technology city C9 5 unit Applicant before: HUBEI GUANGANLUN TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |