CN110197849A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110197849A
CN110197849A CN201910146109.9A CN201910146109A CN110197849A CN 110197849 A CN110197849 A CN 110197849A CN 201910146109 A CN201910146109 A CN 201910146109A CN 110197849 A CN110197849 A CN 110197849A
Authority
CN
China
Prior art keywords
layer
emitter
wiring
stress relaxation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910146109.9A
Other languages
English (en)
Inventor
黑川敦
佐野雄一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110197849A publication Critical patent/CN110197849A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13051—Heterojunction bipolar transistor [HBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明提供一种能够抑制热应力的半导体装置。半导体装置具有：半导体元件，具有包括设置于化合物半导体基板的集电极层、基极层以及发射极层的双极晶体管、以及分别与集电极层、基极层及发射极层接触的集电极电极、基极电极及发射极电极；保护层，设置于半导体元件的一个面；发射极再布线层，经由设置于保护层的接触孔与发射极电极电连接；以及应力缓和层，在与化合物半导体基板的表面垂直的方向上，设置于发射极再布线层与发射极层之间。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
作为构成移动终端等的功率放大器模块的晶体管，已知有异质结型的双极晶体管。专利文献1所记载的半导体装置设置有连接半导体元件的发射极电极和柱状凸块的再布线。
专利文献1：国际公开第2015/104967号
在发射极电极的上侧设置有由铜等形成的再布线的情况下，起因于发射极层等半导体层的热膨胀系数与再布线的热膨胀系数之差而在发射极层等中产生热应力。由于热应力的产生，存在晶体管的特性降低等半导体装置的可靠性降低的可能性。
发明内容
本发明的目的在于提供一种能够抑制热应力的半导体装置。
本发明的一个侧面的半导体装置具有：半导体元件，具有包括设置于化合物半导体基板的集电极层、基极层以及发射极层的双极晶体管、以及分别与上述集电极层、上述基极层及上述发射极层接触的集电极电极、基极电极及发射极电极；保护层，设置于上述半导体元件的一个面；发射极再布线层，经由设置于上述保护层的接触孔与上述发射极电极电连接；以及应力缓和层，在与上述化合物半导体基板的表面垂直的方向上，设置于上述发射极再布线层与上述发射极层之间。
根据本发明的半导体装置，能够抑制热应力。
附图说明
图1是第一实施方式的半导体装置的立体图。
图2是沿着图1的II-II’线的剖视图。
图3是示意性地表示包括第一实施方式的半导体装置所具有的半导体元件的一部分的区域的俯视图。
图4是沿着图3的IV-IV’线的剖视图。
图5是示意性地表示第一实施方式的半导体装置所具有的表面安装部件与凸块的连接的剖视图。
图6是表示第一实施方式的第一应力缓和层的厚度与应力变化率的关系的曲线图。
图7是表示第一实施方式的第一变形例的半导体装置的简要剖面结构的剖视图。
图8是表示第一实施方式的第二变形例的半导体装置的简要剖面结构的剖视图。
图9是表示第一实施方式的第三变形例的半导体装置的简要剖面结构的剖视图。
图10是表示第一实施方式的第四变形例的半导体装置的简要剖面结构的剖视图。
图11是表示第二实施方式的半导体装置的简要剖面结构的剖视图。
图12是表示第二实施方式的发射极电极的厚度与应力变化率的关系的曲线图。
图13是表示第三实施方式的半导体装置的简要剖面结构的剖视图。
图14是表示第三实施方式的第一应力缓和层的厚度与应力变化率的关系的曲线图。
图15是表示第三实施方式的变形例的半导体装置的简要剖面结构的剖视图。
图16是表示第四实施方式的半导体元件的简要剖面结构的剖视图。
图17是表示第四实施方式的半导体装置的简要剖面结构的剖视图。
附图标记说明：1、1A、1B、1C、1D、1E、1F、1G、1H…半导体装置；2…树脂层；3、3A、3B、3C、3D、3E…半导体元件；5、5A、5B、5C、5D…再布线层；6…半导体层；9、39、109…凸块；21…第一树脂层；22…第二树脂层；23…第三树脂层；31…化合物半导体基板；32…子集电极层；33…集电极层；34…基极层；35…发射极层；36、36A…发射极电极；37…基极电极；38…集电极电极；41…第一绝缘层；42…第二绝缘层；46…发射极布线；47…基极布线；48…集电极布线；51、51A、51B、51C…第一应力缓和层；52、52A、52B、52C…第二应力缓和层；53…第三应力缓和层；54、54A、54B…第一发射极再布线层；55、55A、55B…第一集电极再布线层；56、56A…第二发射极再布线层；57、57A…第二集电极再布线层；58…第一SMD再布线层；59…第二SMD再布线层；81、81A…支承基板；100…表面安装部件。
具体实施方式
以下，基于附图对本发明的半导体装置的实施方式进行详细说明。此外，本发明并不被本实施方式限定。各实施方式是例示，当然能够进行在不同的实施方式中示出的结构的局部的置换或者组合。在第二实施方式以后，省略与第一实施方式共同的事项的描述，仅对不同点进行说明。特别是，对于由相同的结构带来的相同的作用效果，不在每个实施方式中依次提及。
(第一实施方式)
图1是第一实施方式的半导体装置的立体图。图2是沿着图1的II-II’线的剖视图。如图2所示，本实施方式的半导体装置1具有支承基板81、半导体元件3、表面安装部件100、第一树脂层21、再布线层5以及凸块9。半导体元件3具备异质结型的双极晶体管(HBT：Heterojunction Bipolar Transistor)。表面安装部件(SMD：surface mount device)100是电感器、电容元件等。半导体元件3以及表面安装部件100分别通过粘合层82、83粘合在支承基板81上。作为支承基板81，例如能够使用金属基板、氧化铝等陶瓷基板等。此外，在图2中，为了容易理解说明，各示出一个半导体元件3以及表面安装部件100，但半导体装置1也可以具有多个半导体元件3以及多个表面安装部件100。另外，在图2中，为了简单化，省略了半导体元件3、表面安装部件100与再布线层5的连接部的显示。详细内容如在图4、图5中另外示出那样，经由接触孔H3、H5、H9等而半导体元件3、表面安装部件100与再布线层5连接。
第一树脂层21覆盖半导体元件3以及表面安装部件100且设置在支承基板81上。第一树脂层21是使用了绝缘性的树脂材料的保护层。在第一树脂层21上设置再布线层5。再布线层5具有第一发射极再布线层54、第二发射极再布线层56(参照图4)等再布线层，将半导体元件3与凸块9电连接。另外，再布线层5将表面安装部件100与凸块9电连接。
如图1所示，在半导体装置1的一个面上设置多个凸块9。凸块9是半导体装置1的外部端子，例如由焊料等金属形成。此外，多个凸块9具有相同的形状，等间隔地配置成矩阵状。但是，图1只是例示，多个凸块9也可以具有不同的形状、大小，也可以具有不同的配置间隔。
图3是示意性地表示包括第一实施方式的半导体装置所具有的半导体元件的一部分的区域的俯视图。图4是沿着图3的IV-IV’线的剖视图。图5是示意性地表示第一实施方式的半导体装置所具有的表面安装部件与凸块的连接的剖视图。此外，在图3中，示意性地示出半导体元件3与设置于半导体元件3上侧的各种再布线的关系。
如图4所示，半导体元件3具有化合物半导体基板31、子集电极层32、集电极层33、基极层34、发射极层35、集电极电极38、基极电极37以及发射极电极36。另外，半导体元件3具有第一绝缘层41、第二绝缘层42、设置在第一绝缘层41上的集电极布线48、基极布线47(参照图3)及发射极布线46。
化合物半导体基板31例如是半绝缘性GaAs(砷化镓)基板。在化合物半导体基板31上，依次设置有子集电极层32、集电极层33、基极层34、发射极层35。子集电极层32是高浓度n型GaAs层，厚度例如为0.5μm左右。集电极层33是n型GaAs层，厚度例如为1μm左右。基极层34是p型GaAs层，厚度例如为100nm左右。此外，在化合物半导体基板31上，与子集电极层32相邻地设置有隔离层32a。隔离层32a通过离子注入技术被绝缘化。利用隔离层32a将元件间绝缘。
发射极层35包括本征发射极层35a和发射极台面层35b。本征发射极层35a以及发射极台面层35b依次设置在基极层34上。本征发射极层35a是n型InGaP(铟镓磷)层，厚度例如为30nm以上40nm以下。发射极台面层35b包括高浓度n型GaAs层和高浓度n型InGaAs层。高浓度n型GaAs层和高浓度n型InGaAs层的厚度例如分别为100nm左右。发射极台面层35b的高浓度n型InGaAs层是为了进行与发射极电极36的欧姆接触而设置。
通过在本征发射极层35a上设置发射极台面层35b，本征发射极层35a成为本来的发射极的动作区域，作为双极晶体管流动电流。在俯视时，本征发射极层35a具有发射极台面层35b相同的形状、尺寸。另外，在基极层34上，设置与本征发射极层35a相同的n型InGaP层的保护层35c。换句话说，设置在基极层34上的n型InGaP层中的、与发射极台面层35b重叠的区域作为本征发射极层35a发挥功能，不与发射极台面层35b重叠的区域作为保护层35c发挥功能。
如图4所示，集电极电极38与子集电极层32接触地设置在子集电极层32上。集电极电极38具有依次层叠AuGe(金锗)膜、Ni(镍)膜、Au(金)膜而成的层叠膜。AuGe膜的膜厚例如为60nm。Ni膜的膜厚例如为10nm。Au膜的膜厚例如为200nm。
基极电极37与基极层34接触地设置在基极层34上。基极电极37是依次层叠有Ti膜、Pt膜、Au膜而成的层叠膜。Ti膜的膜厚例如为50nm。Pt膜的膜厚例如为50nm。Au膜的膜厚例如为200nm。
发射极电极36与发射极层35的发射极台面层35b接触地设置在发射极台面层35b上。发射极电极36是Ti(钛)膜。Ti膜的膜厚例如为50nm。
第一绝缘层41覆盖发射极电极36、基极电极37以及集电极电极38，设置在子集电极层32以及隔离层32a上。第一绝缘层41例如为SiN(氮化硅)层。第一绝缘层41可以是单层，或者也可以层叠有多个氮化物层或者氧化物层。第一绝缘层41也可以具有SiN层与树脂层的层叠结构。
发射极布线46、基极布线47(参照图3)以及集电极布线48设置在第一绝缘层41上。发射极布线46、基极布线47以及集电极布线48例如为Au(金)膜。发射极布线46、基极布线47以及集电极布线48的厚度例如为1μm左右。在第一绝缘层41，分别与发射极电极36、基极电极37以及集电极电极38对应地设置接触孔H1、H2等。发射极布线46经由接触孔H2与发射极电极36连接。集电极布线48经由接触孔H1与集电极电极38连接。此外，虽然省略了图示，但基极布线47也经由设置于第一绝缘层41的接触孔与基极电极37连接。
第二绝缘层42覆盖发射极布线46、基极布线47以及集电极布线48，设置在第一绝缘层41上。第二绝缘层42是SiN单层膜，或者是在SiN单层膜上形成有树脂层的层叠结构。第二绝缘层42也可以是层叠多个氮化物层或者氧化物层而成的层叠膜。第二绝缘层42是所谓的钝化膜。在第二绝缘层42，在与发射极布线46以及集电极布线48分别重叠的位置设置有接触孔H4、H6。发射极布线46以及集电极布线48在接触孔H4、H6的底面露出。
对于半导体元件3而言，在一个化合物半导体基板31(晶圆)上形成多个，通过切割等而单片化并作为半导体晶片搭载于支承基板81。
第一树脂层21设置在半导体元件3的第二绝缘层42上。在第一树脂层21上设置再布线层5。再布线层5具有第一发射极再布线层54、第二发射极再布线层56、第一集电极再布线层55、第二集电极再布线层57、第一应力缓和层51以及第二应力缓和层52。
第一发射极再布线层54以及第一集电极再布线层55设置于第一树脂层21上侧。在第一树脂层21，在与发射极布线46以及集电极布线48分别重叠的位置设置有接触孔H3、H5。第一树脂层21的接触孔H3与第二绝缘层42的接触孔H4连通。另外，第一树脂层21的接触孔H5与第二绝缘层42的接触孔H6连通。
第一应力缓和层51与第一发射极再布线层54接触地设置于第一发射极再布线层54的下侧。换言之，在与化合物半导体基板31的表面垂直的方向上，第一应力缓和层51设置于第一发射极再布线层54与发射极层35之间。另外，第一应力缓和层51设置于接触孔H3、H4的底面以及侧面。在未设置接触孔H3、H4的区域，第一应力缓和层51设置在第一树脂层21与第一发射极再布线层54之间。第一发射极再布线层54以及第一应力缓和层51经由接触孔H3、H4与发射极布线46电连接。由此，第一发射极再布线层54经由发射极电极36与发射极层35电连接。
第二应力缓和层52与第一集电极再布线层55接触地设置于第一集电极再布线层55的下侧。换言之，在与化合物半导体基板31的表面垂直的方向上，第二应力缓和层52设置于第一集电极再布线层55与集电极层33之间。第二应力缓和层52设置于接触孔H5、H6的底面以及侧面。另外，在未设置接触孔H5、H6的区域，第二应力缓和层52设置于第一树脂层21与第一集电极再布线层55之间。第一集电极再布线层55以及第二应力缓和层52经由接触孔H5、H6与集电极布线48电连接。由此，第一集电极再布线层55经由集电极电极38与集电极层33电连接。
如图4所示，第一应力缓和层51设置于第一发射极再布线层54的下表面的整个区域。但是，第一应力缓和层51也可以设置为与第一发射极再布线层54部分重叠，至少设置于接触孔H3、H4的底面即可。第二应力缓和层52也相同地，也可以设置为与第一集电极再布线层55部分重叠，至少设置于接触孔H5、H6的底面即可。
第一发射极再布线层54以及第一集电极再布线层55例如使用Cu(铜)或者Al(铝)等金属材料。第一发射极再布线层54以及第一集电极再布线层55的膜厚例如为5μm以上20μm以下左右。第一应力缓和层51以及第二应力缓和层52是高熔点金属或者其化合物、合金，例如是TiW(钨钛)、Ti(钛)、W(钨)、WSi(硅化钨)等。第一应力缓和层51以及第二应力缓和层52可以是单层，也可以是层叠多层不同的材料而成的层叠膜。
第二树脂层22覆盖第一发射极再布线层54以及第一集电极再布线层55且设置在第一树脂层21上。在第二树脂层22，在与第一发射极再布线层54以及第一集电极再布线层55分别重叠的位置设置有接触孔H7、H8。第一发射极再布线层54以及第一集电极再布线层55分别在接触孔H7、H8的底面露出。
第三树脂层23、第二发射极再布线层56以及第二集电极再布线层57设置在第二树脂层22上。第二发射极再布线层56以及第二集电极再布线层57设置于第三树脂层23的开口部分。第二发射极再布线层56经由接触孔H7与第一发射极再布线层54连接。第二集电极再布线层57经由接触孔H8与第一集电极再布线层55连接。在第二发射极再布线层56以及第二集电极再布线层57，分别设置凸块9。
通过以上那样的结构，半导体元件3的发射极层35以及集电极层33经由再布线层5的各再布线与凸块9电连接。
接下来，参照图3，对半导体元件3的发射极层35与第一发射极再布线层54的配置关系进行说明。此外，在图3中省略了第一应力缓和层51以及第二应力缓和层52的图示。另外，在图3中，用双点划线表示第一发射极再布线层54、第一集电极再布线层55、第二发射极再布线层56以及第二集电极再布线层57。
如图3所示，分别各设置有2个集电极层33、基极层34以及发射极层35。即，半导体元件3设置有2个具有集电极层33、基极层34以及发射极层35的单位晶体管。也设置有多个分别设置于集电极层33、基极层34以及发射极层35的集电极电极38、基极电极37以及发射极电极36。在图3中，多个集电极层33、多个基极层34以及多个发射极层35沿第二方向Dy排列。另外，在第二方向Dy上，依次设置有集电极电极38、发射极电极36、基极电极37、集电极电极38、发射极电极36、基极电极37、集电极电极38。2个基极电极37、2个发射极电极36以及3个集电极电极38的在第一方向Dx上的位置重叠设置。
在这里，第一方向Dx以及第二方向Dy是与化合物半导体基板31的表面平行的方向，第一方向Dx与第二方向Dy正交。另外，在图3中，分别设置有各2个集电极层33、基极层34以及发射极层35，但半导体元件3也可以分别具有3个以上的单位晶体管。在该情况下，集电极电极38、基极电极37以及发射极电极36的数量能够与单位晶体管的数量对应地适当地变更。
如图3所示，2个发射极层35与第一发射极再布线层54重叠设置。在俯视时，2个发射极层35位于第一发射极再布线层54的外周的内侧。在俯视时，与发射极层35几乎相同位置的2个发射极电极36也与第一发射极再布线层54重叠设置。即，在晶体管的半导体层的发射极层35的正上方设置第一发射极再布线层54。另外，该2个发射极层35分离地设置，相互不连接。并且，发射极布线46也分离地设置，分别与2个发射极层35对应地独立设置。换句话说，2个发射极层35在发射极布线46处相互不连接。
如图4所示，2个发射极层35经由第一发射极再布线层54以及第一应力缓和层51相互电连接。即，2个单位晶体管通过第一发射极再布线层54连接成一个。由此，半导体元件3的多个单位晶体管作为一个晶体管发挥功能。
在本实施方式中，第一发射极再布线层54与设置于半导体元件3的内部的发射极布线46设置在不同的层。而且，多个发射极层35与共用的第一发射极再布线层54连接。由此，无需在半导体元件3的内部设置连接多个发射极层35的布线。更具体而言，无需设置2层以上由Au形成的发射极布线46等。因此，能够降低半导体元件3的制造成本。
如图3所示，第一发射极再布线层54也与2个基极电极37以及3个集电极电极38重叠设置。半导体元件3的集电极布线48设置于不与第一发射极再布线层54重叠的位置。集电极布线48沿着第二方向Dy、即集电极电极38的排列方向设置。集电极布线48具有沿第一方向Dx延伸的3个集电极连接布线48a。3个集电极连接布线48a分别与3个集电极电极38连接。其结果是，3个集电极电极38与共用的集电极布线48连接。
第一集电极再布线层55设置于不与第一发射极再布线层54重叠的位置，至少一部分与集电极布线48重叠。由此，能够将集电极布线48和第一集电极再布线层55电连接。
此外，第二发射极再布线层56的至少一部分与第一发射极再布线层54重叠设置即可。第二集电极再布线层57也同样地，其至少一部分与第一集电极再布线层55重叠设置即可。设置第二发射极再布线层56以及第二集电极再布线层57的位置、形状等能够根据所连接的凸块9的位置等适当地变更。本实施方式的半导体装置1具有第一发射极再布线层54、第二发射极再布线层56、第一集电极再布线层55以及第二集电极再布线层57。因此，提高凸块9与半导体元件3的连接的自由度。因此，半导体装置1能够不依赖于凸块9的形状、配置地、容易地进行半导体元件3与凸块9的连接。
此外，发射极层35设置于第一发射极再布线层54的外周的内侧，但也可以发射极层35的至少一部分与第一发射极再布线层54重叠设置。若发射极层35具有设置于比第一发射极再布线层54的外周靠外侧的部分，则来自发射极层35的散热性稍微降低。但是，即使在该情况下，发射极层35的一部分也被第一发射极再布线层54覆盖，而能够从接近的第一发射极再布线层54散热。
如图3所示，在基极电极37的一端，设置有基极连接部37a。基极连接部37a沿第二方向Dy延伸，并且在第一方向Dx上与发射极电极36相邻配置。基极布线47经由基极连接部37a与基极电极37连接。另外，基极布线47经由基底电极44与电阻元件45连接。2个基极布线47、2个基底电极44以及2个电阻元件45分别与2个基极电极37对应地设置。
并且，2个电阻元件45与共用的第一信号供给布线43A连接。另外，与2个基底电极44重叠地设置共用的第二信号供给布线43B。在基底电极44与第二信号供给布线43B的层间设置有SiN膜。由此，基底电极44与第二信号供给布线43B成为MIM(Metal-Insulator-Metal：金属-绝缘体-金属)结构，在基底电极44与第二信号供给布线43B之间形成MIM电容。朝向基极层34的高频信号从第二信号供给布线43B供给。另外，朝向基极层34的DC偏置电流从第一信号供给布线43A经由电阻元件45供给。电阻元件45具有晶体管的电流稳定化的效果。电阻元件45例如能够使用TaN(氮化钽)、NiCr(镍铬)等材料。
此外，虽然省略了图示，但第二信号供给布线43B经由设置于再布线层5的第二基极再布线层与凸块9连接。由此，从凸块9向第二信号供给布线43B供给高频信号。同样地，第一信号供给布线43A例如经由偏置电路等与设置于再布线层5的第一基极再布线层连接。由此，从凸块9向第一信号供给布线43A供给成为DC偏置电流的信号。
接下来，对表面安装部件100与凸块9的连接结构进行说明。如图5所示，再布线层5还具有第一SMD再布线层58、第二SMD再布线层59以及第三应力缓和层53。第一SMD再布线层58、第二SMD再布线层59以及第三应力缓和层53分别与图4所示的第一发射极再布线层54、第二发射极再布线层56以及第一应力缓和层51设置于相同层。第一SMD再布线层58设置于第一树脂层21上侧。在第一树脂层21，在与表面安装部件100的端子重叠的位置设置有接触孔H9。
第三应力缓和层53与第一SMD再布线层58接触地设置于第一SMD再布线层58的下侧。换言之，在与支承基板81的表面垂直的方向上，第三应力缓和层53设置在第一SMD再布线层58与表面安装部件100之间。第一SMD再布线层58以及第三应力缓和层53经由接触孔H9与表面安装部件100电连接。
在第二树脂层22，在与第一SMD再布线层58重叠的位置设置有接触孔H10。第一SMD再布线层58在接触孔H10的底面露出。第二SMD再布线层59设置在第二树脂层22上。第二SMD再布线层59经由接触孔H10与第一SMD再布线层58连接。在第二SMD再布线层59设置凸块9。通过以上那样的结构，设置于支承基板81的表面安装部件100经由再布线层5与凸块9电连接。
接下来，对作用于半导体元件3的热应力进行说明。如图4所示，本实施方式的半导体装置1在第一发射极再布线层54的下层部设置有第一应力缓和层51。第一应力缓和层51是上述的高熔点金属。高熔点金属的热膨胀系数是接近发射极层35等GaAs层的热膨胀系数的值。由此，能够使作用于半导体元件3的发射极层35的热应力缓和。
图6是表示第一实施方式的第一应力缓和层的厚度与应力变化率的关系的曲线图。图6的曲线图1按照第一应力缓和层51的每种材料示出第一应力缓和层51的厚度t1(参照图4)与应力变化率的关系。作为第一应力缓和层51的材料，使用Mo(钼)、Ta(钽)、Ti(钛)、W(钨)。图6的应力变化率表示通过模拟评价出的结果。此外，作为模拟的条件，进行图3以及图4所示的晶体管结构以及再布线结构下的评价。对于发射极层35而言，俯视时的形状被设定为长度(第二方向Dy的长度)4μm、宽度(第一方向Dx的长度)30μm。第一发射极再布线层54为Cu，俯视时的形状为长度300μm、宽度80μm，厚度为10μm。图6示有计算在从安装时的典型的温度230℃下降到150℃时产生的热应力的结果。
如图6所示，图1的横轴表示第一应力缓和层的厚度t1。纵轴表示发射极层35中的热应力的变化量。热应力的变化量通过以第一应力缓和层51的厚度t1为t1＝0的情况下的热应力为基准的相对值来表示。如图6所示，即使在作为第一应力缓和层51而使用了Mo、Ta、Ti、W中的任意一个的情况下，随着第一应力缓和层51的厚度t1加厚，作用于发射极层35热应力降低。在第一应力缓和层51的厚度t1为100nm(0.1μm)以上的情况下，能够使应力变化率降低约3％以上。特别是，在作为第一应力缓和层51而使用Mo、W的情况下，厚度t1为100nm以上，能够使应力变化率降低约5％以上。在这里，确认出：若通过配置第一应力缓和层51来使在发射极层35中产生的热应力降低2％，则双极晶体管的通电寿命延长约35倍。因此，优选厚度t1为100nm(0.1μm)以上。
在作为第一应力缓和层51而使用Mo、W的情况下，与作为第一应力缓和层51而使用Ta、Ti的情况相比，能够降低应力变化率。在厚度t1大于约200nm的情况下，作为第一应力缓和层51而使用W的情况下的应力变化率比使用Mo的情况下的应力变化率小。例如，在厚度t1为300nm时，示出应力变化率按照Ti、Ta、Mo、W的顺序依次变小的趋势。另外，厚度t1为0nm以上且300nm以下的范围内的应力变化率的斜率比厚度t1大于300nm的范围内的应力变化率的斜率大。
由于Mo、Ta、Ti、W等金属的热膨胀系数为接近发射极层35等GaAs层的热膨胀系数的值，所以作用于发射极层35热应力降低。即，第一应力缓和层51由具有厚膜的金属形成并作为缓和层作用，能够抑制由第一发射极再布线层54的Cu与发射极层35等GaAs层的热膨胀系数的差异引起的热应力。另外，如图6所示，高熔点金属中的热膨胀系数较小的W的应力变化率最小。即，W的应力降低量最大。存在通过作为第一应力缓和层51而使用热膨胀系数较小的材料，能够抑制热应力的可能性。
在图6中，对作为第一发射极再布线层54的材料而使用Cu的情况进行了说明，但在使用Al的情况下也相同。Al的热膨胀系数为23ppm/℃，与Cu相同，比发射极层35等GaAs层的热膨胀系数大。另外，作为第一应力缓和层51的其它材料，能够使用Cr(铬)。作为第一应力缓和层51的其它材料，也可以是W、Mo、Ti、Ta、Cr的合金、化合物。化合物包括例如TaN、WSi、TiW等高熔点金属的氮化物或者硅化合物(硅化物)等。第一应力缓和层51也可以为这些材料的层叠膜。即使在使用这些高熔点金属的化合物、合金的情况下，也与图6相同地能够抑制热应力。在使用高熔点金属的化合物、合金的情况下，优选为包含热应力抑制的效果较高的W或者Mo的化合物、合金。
像这样，本实施方式的半导体装置1通过在第一发射极再布线层54的下层部设置有第一应力缓和层51，能够抑制作用于半导体元件3的发射极层35的热应力。对于半导体装置1而言，例如即使在半导体元件3的组装工序、安装工序等中产生了温度变化的情况下，也能够抑制在GaAs等晶体管的半导体区域和第一发射极再布线层54中产生热应力。
如上述那样，热应力由发射极层35等(GaAs层、InGaP层等)的热膨胀系数与第一发射极再布线层54等再布线层的热膨胀系数之差引起。例如，GaAs层的热膨胀系数为6ppm/℃。另外，InGaP层的热膨胀系数也为5～6ppm/℃，接近GaAs层的热膨胀系数。与此相对，构成各种再布线层的Cu的热膨胀系数为17ppm/℃，比GaAs层以及InGaP层大。在本实施方式中，能够通过第一应力缓和层51抑制热应力，所以能够抑制在半导体活性层(特别是发射极层35、基极层34)产生损伤。由此，能够防止如下情况：半导体装置1由于针对半导体层的损伤而在半导体层中产生结晶缺陷等，其结果是，在高温下的通电动作时，双极晶体管的电流放大率在短时间内降低。由此，具备双极晶体管的半导体装置1的可靠性提高。
在本实施方式中，由于设置有第一应力缓和层51，所以即使在俯视时与第一发射极再布线层54重叠的位置配置发射极层35，也能够缓和热应力。在这里，发射极层35是双极晶体管的发热区域。由于在双极晶体管中产生的热通过第一发射极再布线层54有效地散热，所以对于半导体装置1而言，即使特别是功率晶体管用途的双极晶体管，也能够抑制温度上升。其结果是，半导体装置1能够抑制双极晶体管的性能的降低，提高高频特性。
另外，在第一发射极再布线层54与发射极层35之间设置有第一应力缓和层51。因此，即使在作为第一发射极再布线层54而使用以Cu为主体的材料的情况下，也能够抑制Cu因制造中途的热处理等而扩散并到达发射极层35、基极层34等半导体区域。由此，半导体装置1能够抑制Cu污染，能够抑制晶体管特性的劣化。
在图6中，对第一应力缓和层51进行了说明，但在第二应力缓和层52(参照图4)以及第三应力缓和层53中也能够得到相同的效果。即，半导体装置1能够通过第二应力缓和层52，抑制作用于子集电极层32以及集电极层33的热应力。半导体装置1能够通过第三应力缓和层53，抑制作用于表面安装部件100的热应力。
此外，图3～图6所示的半导体装置1的结构能够适当地变更。例如，也可以省略图4所示的发射极电极36、基极电极37以及集电极电极38。在该情况下，半导体装置1能够为发射极布线46与发射极层35直接接触的结构。同样地，半导体装置1能够为基极布线47、集电极布线48分别与基极层34、子集电极层32直接接触的结构。
(第一实施方式的第一变形例)
图7是表示第一实施方式的第一变形例的半导体装置的简要剖面结构的剖视图。此外，图7示意性地并关联地示出了半导体装置1的设置有半导体元件3的部分和设置有表面安装部件100的部分。此外，在以下的说明中，对于与在上述的实施方式中说明了的结构相同的构成要素标注相同的附图标记并省略重复的说明。
如图7所示，在本变形例的半导体装置1A中，覆盖半导体元件3以及表面安装部件100的下表面以及侧面地设置有第一树脂层21。在半导体元件3以及表面安装部件100的上表面设置有第四树脂层24。换句话说，在本变形例中，未设置有支承基板81以及粘合层82、83(参照图4、图5)。因此，能够抑制半导体装置1A的封装高度。
第四树脂层24设置于再布线层5与半导体元件3之间，并且设置于再布线层5与表面安装部件100之间。在第四树脂层24，在与发射极布线46以及集电极布线48分别重叠的位置设置有接触孔H3A、H5A。另外，在第四树脂层24，在与表面安装部件100的端子重叠的位置设置有接触孔H9a。第四树脂层24的接触孔H3A与第二绝缘层42的接触孔H4连通。另外，第四树脂层24的接触孔H5A与第二绝缘层42的接触孔H6连通。
第一发射极再布线层54以及第一应力缓和层51经由接触孔H3A、H4与发射极布线46电连接。由此，第一发射极再布线层54经由发射极电极36与发射极层35电连接。同样地，第一集电极再布线层55以及第二应力缓和层52经由接触孔H5A、H6与集电极布线48电连接。第一SMD再布线层58以及第三应力缓和层53经由接触孔H9a与表面安装部件100电连接。
在本变形例中，半导体元件3的上表面以及表面安装部件100的上表面与第四树脂层24接触。半导体元件3的上表面的高度方向的位置与表面安装部件100的上表面的高度方向的位置与第四树脂层24的下表面的位置一致。换句话说，半导体元件3与再布线层5之间的间隔和表面安装部件100与再布线层5之间的间隔相等。因此，对于半导体装置1A而言，即使在半导体元件3的高度与表面安装部件100的高度不同的情况下，也能够容易地进行与再布线层5的各种布线的连接。
(第一实施方式的第二变形例)
图8是表示第一实施方式的第二变形例的半导体装置的简要剖面结构的剖视图。如图8所示，在本变形例的半导体装置1B中，再布线层5A具有第一发射极再布线层54、第一集电极再布线层55以及第二树脂层22。换句话说，半导体装置1B能够省略图5所示的第二发射极再布线层56、第二集电极再布线层57以及第三树脂层23。另外，半导体装置1B也能够省略图5所示的第二SMD再布线层59。
如图8所示，第一发射极再布线层54经由设置于第二树脂层22的接触孔H7与凸块9连接。另外，第一集电极再布线层55经由设置于第二树脂层22的接触孔H8与凸块9连接。虽然省略了图示，但表面安装部件100(参照图5)也通过第一SMD再布线层58与凸块9连接。
本变形例的半导体装置1B能够减少再布线层5A的层叠数。因此，能够抑制半导体装置1B的封装高度。另外，半导体装置1B能够将半导体元件3与凸块9的连接工序以及表面安装部件100与凸块9的连接工序简单化来抑制制造成本。
(第一实施方式的第三变形例)
图9是表示第一实施方式的第三变形例的半导体装置的简要剖面结构的剖视图。如图9所示，在本变形例的半导体装置1C中，在半导体元件3A的第一绝缘层41上设置有第一树脂层21。再布线层5B设置在第一树脂层21上。即，半导体装置1C能够省略图4所示的发射极布线46、集电极布线48、第二绝缘层42等。
在本变形例中，第一发射极再布线层54A以及第一应力缓和层51经由接触孔H2、H3与发射极电极36连接。另外，第一集电极再布线层55A以及第二应力缓和层52经由接触孔H1、H5A与集电极电极38连接。在本变形例中，多个发射极电极36通过第一发射极再布线层54A以及第二发射极再布线层56A电连接。同样地，多个集电极电极38通过第一集电极再布线层55A以及第二集电极再布线层57A而相互电连接。
对于再布线层5B而言，与发射极电极36连接的再布线层、与集电极电极38连接的再布线层以及与基极电极37连接的再布线层(未图示)根据需要被配置为在俯视时交叉。例如，多个集电极电极38与共用的第一集电极再布线层55A连接。第一集电极再布线层55A的俯视时的结构能够为与图3所示的集电极布线48相同的结构。第二集电极再布线层57A经由接触孔H1与第一集电极再布线层55A连接。凸块9经由接触孔H8与第二集电极再布线层57A连接。
多个第一发射极再布线层54A以及多个第一应力缓和层51与多个发射极电极36对应地分离地设置。第二发射极再布线层56A经由接触孔H7与多个第一发射极再布线层54A连接。由此，多个发射极电极36与共用的第二发射极再布线层56A电连接。凸块9经由接触孔H7a与第二发射极再布线层56A连接。在俯视时，第二发射极再布线层56A的至少一部分与第一发射极再布线层54A重叠设置。另外，在俯视时，第二发射极再布线层56A与第一集电极再布线层55A的一部分交叉设置。
本变形例的半导体装置1C能够通过再布线层5B的各再布线层实现基于设置于半导体元件3A的发射极布线46、集电极布线48(参照图4)等的连接结构。因此，半导体装置1C能够省略例如由Au等形成的发射极布线46、集电极布线48等，所以能够抑制半导体元件3A的制造成本。此外，图9所示的再布线层5B的结构是一个例子，能够适当地变更。
(第一实施方式的第四变形例)
图10是表示第一实施方式的第四变形例的半导体装置的简要剖面结构的剖视图。如图10所示，在本变形例的半导体装置1D中，第一应力缓和层51设置于接触孔H3、H4的底面H4a。第一发射极再布线层54经由设置于底面H4a的第一应力缓和层51与发射极布线46电连接。另外，第一发射极再布线层54中的未设置有第一应力缓和层51的部分被设置在第一树脂层21上。
同样地，第二应力缓和层52设置于接触孔H5、H6的底面H6a。第一集电极再布线层55经由设置于底面H6a的第二应力缓和层52与集电极布线48电连接。第一集电极再布线层55中的未设置有第二应力缓和层52的部分被设置在第一树脂层21上。
由于第一应力缓和层51设置于连接第一发射极再布线层54与发射极电极36的区域，所以能够有效地抑制作用于发射极层35的热应力。如本变形例那样，即使在第一应力缓和层51设置为与第一发射极再布线层54的一部分重叠的情况下，半导体装置1D也能够抑制作用于发射极层35的热应力。
(第二实施方式)
图11是表示第二实施方式的半导体装置的简要剖面结构的剖视图。图12是表示第二实施方式的发射极电极的厚度与应力变化率的关系的曲线图。如图11所示，在本实施方式的半导体装置1E中，再布线层5C不具有第一应力缓和层51、第二应力缓和层52(参照图4)。即，第一发射极再布线层54设置在第一树脂层21上，经由接触孔H3、H4与发射极布线46直接接触。第一集电极再布线层55也设置在第一树脂层21上，并经由接触孔H5、H6与集电极布线48直接接触。
半导体元件3B的发射极电极36A使用高熔点金属或者其化合物、合金。发射极电极36A使用与上述的第一应力缓和层51相同的材料，特别是优选为W或者Mo、包含W或者Mo的化合物、合金。发射极电极36A设置在发射极层35上。发射极电极36A在与化合物半导体基板31的表面垂直的方向上，设置在第一发射极再布线层54与发射极层35之间。由此，发射极电极36A能够抑制作用于发射极层35的热应力。在本实施方式中，由于发射极电极36A与发射极层35接触地设置，所以能够有效地抑制作用于发射极层35的热应力。
图12的曲线图2按照发射极电极36A的每种材料示出了发射极电极36A的厚度t2(参照图11)与应力变化率的关系。作为发射极电极36A的材料，使用了Mo、W。图12的应力变化率表示通过模拟评价出的结果。此外，对于模拟的条件而言，将第一应力缓和层51的厚度t2设为t2＝0，其它条件与第一实施方式相同。另外，图12的纵轴通过以发射极电极36A的厚度t2为t2＝0的情况下的热应力为基准的相对值来表示。
如图12所示，即使在作为发射极电极36A而使用Mo、W中的任意一个的情况下，也随着发射极电极36A的厚度t2加厚，而作用于发射极层35的热应力降低。在发射极电极36A的厚度t2为100nm(0.1μm)以上的情况下，能够使应力变化率降低至少2％以上。特别是，在作为发射极电极36A而使用W的情况下，通过厚度t1为100nm以上，能够使应力变化率降低约5％以上。
作为发射极电极36A而使用W的情况下的应力变化率的斜率比使用Mo的情况下的应力变化率的斜率大。在作为发射极电极36A而使用W的情况下，与作为发射极电极36A而使用Mo的情况相比，能够降低应力变化率。因此，更为优选作为发射极电极36A而使用W。此外，在图12中，示出了作为发射极电极36A而使用Mo、W的例子，但作为其它材料，也可以与第一实施方式相同，为Mo、W的化合物、合金、Ti、Ta、Cr或者Ti、Ta、Cr的合金、化合物。
如以上那样，在本实施方式中，示出了通过作为发射极电极36A而使用高熔点金属或者其化合物、合金，从而半导体装置1E能够抑制作用于发射极层35的热应力。另外，并不局限于发射极电极36A，也可以作为集电极电极38以及基极电极37的材料，而使用与发射极电极36A相同的高熔点金属或者其化合物、合金。
另外，作为本实施方式的变形例，也可以在图11中，不设置发射极电极36A，而发射极布线46直接与发射极层35接触。即，半导体装置1E为发射极布线46兼作发射极电极的结构，从而能够降低制造成本。即使在该情况下，若通过对发射极布线46的下层部的金属使用上述的高熔点金属来作为应力缓和层，则可得到与第二实施方式相同的效果。
(第三实施方式)
图13是表示第三实施方式的半导体装置的简要剖面结构的剖视图。图14是表示第三实施方式的第一应力缓和层的厚度与应力变化率的关系的曲线图。在本实施方式的半导体装置1F中，第一应力缓和层51A设置于半导体元件3C的发射极布线46之下。第一应力缓和层51A设置于第一绝缘层41与发射极布线46之间。第一应力缓和层51A设置于接触孔H2的底面以及侧面，与发射极电极36接触。由此，发射极布线46经由第一应力缓和层51A与发射极电极36电连接。
第二应力缓和层52A设置于半导体元件3C的集电极布线48以及集电极连接布线48a之下。第二应力缓和层52A设置于第一绝缘层41与集电极布线48之间。另外，第二应力缓和层52A设置于第一绝缘层41与集电极连接布线48a之间。第二应力缓和层52A设置于接触孔H1的底面以及侧面，与集电极电极38接触。由此，集电极布线48经由第二应力缓和层52A与集电极电极38电连接。
在本实施方式中，第一应力缓和层51A在与化合物半导体基板31的表面垂直的方向上，设置于第一发射极再布线层54与发射极层35之间。由此，第一应力缓和层51A能够抑制作用于发射极层35的热应力。
图14的曲线图3按照第一应力缓和层51A的每种材料，示出了第一应力缓和层51A的厚度t3(参照图13)与应力变化率的关系。作为第一应力缓和层51A的材料，使用了Mo、W。图14的应力变化率表示通过模拟进行评价的结果。此外，对于模拟的条件而言，将第一应力缓和层51A的厚度t3设为t3＝0，其它条件与第一实施方式相同。另外，图14的纵轴通过以第一应力缓和层51A的厚度t3为t3＝0的情况下的热应力为基准的相对值来表示。
如图14所示，即使在作为第一应力缓和层51A而使用Mo、W的任意一个的情况下，也随着第一应力缓和层51A的厚度t3加厚，而作用于发射极层35的热应力降低。在第一应力缓和层51A的厚度t3为100nm(0.1μm)以上的情况下，应力变化率减少至少2％以上。若厚度t3为100nm，则在作为第一应力缓和层51A而使用Mo的情况下，与使用W的情况相比，应力变化率降低。
在厚度t3比约530nm小的范围内，作为第一应力缓和层51A而使用Mo的情况下的应力变化率比使用W的情况下的应力变化率小。在厚度t3为约530nm以上的范围内，作为第一应力缓和层51A而使用W的情况下的应力变化率比使用Mo的情况下的应力变化率小。作为第一应力缓和层51A而使用W的情况下的应力变化率的斜率在厚度t3为300nm以上的范围内也为恒定。在较薄地形成第一应力缓和层51A的情况下，更为优选使用Mo。在较厚地形成第一应力缓和层51A的情况下，更为优选使用W。此外，在图14中，示出了作为第一应力缓和层51A而使用Mo、W的例子，但作为其它材料，也可以与第一实施方式相同，为Mo、W的化合物、合金、Ti、Ta、Cr或者Ti、Ta、Cr的合金、化合物。
如以上那样，即使在本实施方式中，也示出了通过作为第一应力缓和层51A而使用高熔点金属或者其化合物、合金，从而半导体装置1F能够抑制作用于发射极层35的热应力。另外，作为第二应力缓和层52A的材料，也可以使用与第一应力缓和层51A相同的高熔点金属或者其化合物、合金。第一应力缓和层51A以及第二应力缓和层52A能够在与发射极布线46以及集电极布线48的形成工序相同的工序中形成。因此，半导体装置1F能够抑制半导体元件3的制造成本。
(第三实施方式的变形例)
图15是表示第三实施方式的变形例的半导体装置的简要剖面结构的剖视图。在本实施方式的半导体装置1G中，第一应力缓和层51B设置在半导体元件3D的发射极布线46上。第一应力缓和层51B设置在发射极布线46与第二绝缘层42之间。第一应力缓和层51B在接触孔H3、H4的底面露出并与第一发射极再布线层54连接。
第二应力缓和层52B设置在半导体元件3C的集电极布线48以及集电极连接布线48a上。第二应力缓和层52B设置在第二绝缘层42与集电极布线48之间。另外，第二应力缓和层52B设置在第二绝缘层42与集电极连接布线48a之间。第二应力缓和层52B在接触孔H5、H6的底面露出，并与第一集电极再布线层55连接。
在本实施方式中，第一应力缓和层51B在与化合物半导体基板31的表面垂直的方向上，设置在第一发射极再布线层54与发射极层35之间。第一应力缓和层51B的材料能够使用上述的高熔点材料等。由此，与图13、图14相同，第一应力缓和层51B能够抑制作用于发射极层35的热应力。
(第四实施方式)
图16是表示第四实施方式的半导体元件的简要剖面结构的剖视图。图17是表示第四实施方式的半导体装置的简要剖面结构的剖视图。如图16所示，半导体元件3E与第一实施方式相同地，具有化合物半导体基板31和半导体层6。半导体层6包含子集电极层32、集电极层33、基极层34、发射极层35等。在第二绝缘层42上设置有再布线层5D。
再布线层5D具有第一发射极再布线层54B、第一集电极再布线层55B、第一应力缓和层51C、第二应力缓和层52C、第五树脂层25以及第六树脂层26。第五树脂层25以及第六树脂层26依次层叠在第二绝缘层42上。在第五树脂层25上设置有第一应力缓和层51C以及第一发射极再布线层54B。
第一应力缓和层51C与第一发射极再布线层54B接触地设置于第一发射极再布线层54B之下。第一应力缓和层51C设置于第二绝缘层42的接触孔H2以及第五树脂层25的接触孔H14的底面以及侧面。由此，第一应力缓和层51C以及第一发射极再布线层54B与发射极布线46电连接。其结果是，多个发射极电极36与共用的第一发射极再布线层54B电连接。
第二应力缓和层52C以及第一集电极再布线层55B也设置在第五树脂层25上。第二应力缓和层52C与第一集电极再布线层55B接触地设置于第一集电极再布线层55B之下。第二应力缓和层52C设置于第二绝缘层42的接触孔H6以及第五树脂层25的接触孔H15的底面以及侧面。由此，第二应力缓和层52C以及第一集电极再布线层55B与集电极布线48电连接。其结果是，多个集电极电极38与共用的第一集电极再布线层55B电连接。
第六树脂层26覆盖第一发射极再布线层54B以及第一集电极再布线层55B地设置在第五树脂层25上。第一发射极再布线层54B经由接触孔H16与凸块39连接。第一集电极再布线层55B经由接触孔H17与凸块39连接。凸块39是半导体元件3E的安装用端子。
在一个化合物半导体基板31(晶圆)上形成多个半导体元件3E以及再布线层5D。半导体元件3E以及再布线层5D通过切割等被单片化并作为半导体晶片搭载于支承基板81A(参照图17)。
如图17所示，半导体装置1H具有支承基板81A、半导体元件3E以及表面安装部件100。支承基板81A例如能够使用形成有多层布线层的树脂基板。被单片化后的半导体元件3E经由再布线层5D以及凸块39安装于支承基板81A。在本实施方式中，安装为从支承基板81A开始依次配置再布线层5D、半导体层6、化合物半导体基板31。另外，表面安装部件100经由凸块109安装于支承基板81A。树脂层2设置为覆盖半导体元件3E以及表面安装部件100。
在半导体元件3E，设置形成于相同的晶圆上的再布线层5D和凸块39。因此，半导体装置1H能够通过以往的倒装芯片安装等容易地进行半导体元件3E的安装。
此外，上述的实施方式是为了容易地理解本发明的例示，并不用于限定地解释本发明。本发明能够不脱离其主旨地进行变更/改进，并且其等价物也包括于本发明。
半导体装置1、1A、…、1H能够采用下述的方式。
(1)本发明的一个侧面的半导体装置具有：半导体元件，具有包括设置于化合物半导体基板的集电极层、基极层以及发射极层的双极晶体管、以及分别与上述集电极层、上述基极层及上述发射极层接触的集电极电极、基极电极及发射极电极；
保护层(第一树脂层21)，设置于上述半导体元件的一个面；
发射极再布线层，经由设置于上述保护层的接触孔与上述发射极电极电连接；以及
应力缓和层，在与上述化合物半导体基板的表面垂直的方向上，设置于上述发射极再布线层与上述发射极层之间。
由此，通过设置应力缓和层，能够抑制由发射极再布线层的热膨胀系数与发射极层的热膨胀系数的差异引起的热应力。因此，能够抑制因热应力而在发射极层产生损伤，能够防止双极晶体管的电流放大率在短时间内降低。由此，具备双极晶体管的半导体装置的可靠性提高。
(2)在上述(1)所记载的半导体装置中，上述半导体元件具有：
多个上述发射极层；以及
分别设置于多个上述发射极层的多个上述发射极电极，
多个上述发射极层与共用上述发射极再布线层电连接。
由此，由于设置有设置于半导体元件的一个面的发射极再布线层，所以无需在半导体元件的内部设置连接多个发射极层的布线。半导体元件无需设置2层以上由Au等形成的发射极布线。因此，能够降低半导体元件的制造成本。
(3)在上述(1)或上述(2)所记载的半导体装置中，
上述发射极层的至少一部在俯视时与上述发射极再布线层重叠设置。
由此，由于在双极晶体管中产生的热被发射极再布线层有效地散热，所以对于半导体装置而言，即使特别是功率晶体管用途的双极晶体管，也能够抑制温度上升。其结果是，半导体装置能够抑制双极晶体管的性能的降低，能够提高高频特性。
(4)在上述(1)～上述(3)中的任意一项所记载的半导体装置中，
上述应力缓和层包含钨、钼、钽、钛、铬的金属中的任意一个以上，或者具有包含上述金属中的任意一个以上的化合物、或者包含上述金属中的任意一个以上的合金中的任意一个。
由此，通过作为应力缓和层而使用上述的高熔点材料，半导体装置能够有效地抑制作用于发射极层的热应力。
(5)在上述(1)～上述(4)中的任意一项所记载的半导体装置中，
上述应力缓和层的厚度为100nm以上。
由此，通过使应力缓和层的厚度为100nm以上，半导体装置能够有效地抑制作用于发射极层的热应力。
(6)在上述(2)所记载的半导体装置中，
上述半导体元件具有按照多个上述发射极电极的每个上述发射极电极分离地设置的多个发射极布线，
多个上述发射极层分别经由上述发射极布线与上述发射极再布线层电连接。
由此，针对多个上述发射极电极的每一个设置有半导体元件所包括的发射极布线。因此，无需将设置于半导体元件的内部的发射极布线、集电极布线、基极布线设置多层。因此，半导体装置能够降低半导体元件的制造成本。
(7)在上述(1)～上述(5)中的任意一项所记载的半导体装置中，
上述应力缓和层在与上述化合物半导体基板的表面垂直的方向上，设置于上述发射极再布线层与上述保护层之间。
由此，通过设置应力缓和层，能够抑制作用于发射极层的热应力。另外，应力缓和层被设置于与发射极层分离的位置，从而能够抑制在再布线层中使用的Cu扩散至发射极层。
(8)在上述(7)所记载的半导体装置中，
上述应力缓和层设置于至少与上述接触孔的底面重叠的区域。
由此，由于应力缓和层设置于连接再布线层与发射极电极的区域，所以能够抑制作用于发射极层的热应力。
(9)在上述(7)或上述(8)所记载的半导体装置中，
上述应力缓和层在上述接触孔的底面与上述发射极电极直接接触。
由此，由于在半导体元件的内部，不设置与发射极电极等连接的布线，所以半导体装置能够降低半导体元件的制造成本。
(10)在上述(1)～上述(5)中的任意一项所记载的半导体装置中，
上述应力缓和层是上述发射极电极。
由此，由于发射极电极设置为与发射极层接触，所以能够有效地抑制作用于发射极层的热应力。
(11)在上述(1)～上述(5)中的任意一项所记载的半导体装置中，
上述半导体元件具有：
第一绝缘层，覆盖上述集电极电极、上述基极电极以及上述发射极电极；
发射极布线，设置于上述第一绝缘层上，并且与上述发射极电极接触地设置，
上述应力缓和层设置于上述发射极布线。
由此，由于应力缓和层能够在与发射极布线的形成工序相同的工序中形成，所以半导体装置能够抑制半导体元件的制造成本。
(12)在上述(1)～上述(11)中的任意一项所记载的半导体装置中，具有：
支承基板；以及
凸块，与上述发射极再布线层连接，
上述半导体元件经由凸块与上述支承基板连接。
由此，半导体元件能够使用以往的安装方法容易地安装于支承基板。

Claims (12)

1.一种半导体装置，具有：
半导体元件，具有包括设置于化合物半导体基板的集电极层、基极层以及发射极层的双极晶体管、以及分别与所述集电极层、所述基极层及所述发射极层接触的集电极电极、基极电极及发射极电极；
保护层，设置于所述半导体元件的一个面；
发射极再布线层，经由设置于所述保护层的接触孔与所述发射极电极电连接；以及
应力缓和层，在与所述化合物半导体基板的表面垂直的方向上，设置于所述发射极再布线层与所述发射极层之间。
2.根据权利要求1所述的半导体装置，其中，
所述半导体元件具有：
多个所述发射极层；以及
分别设置于多个所述发射极层的多个所述发射极电极，
多个所述发射极层与共用的所述发射极再布线层电连接。
3.根据权利要求1或2所述的半导体装置，其中，
所述发射极层的至少一部分在俯视时与所述发射极再布线层重叠设置。
4.根据权利要求1～3中的任意一项所述的半导体装置，其中，
所述应力缓和层包含钨、钼、钽、钛、铬的金属中的任意一个以上，或者所述应力缓和层具有包含所述金属中的任意一个以上的化合物、或者包含所述金属中的任意一个以上的合金中的任意一个。
5.根据权利要求1～4中的任意一项所述的半导体装置，其中，
所述应力缓和层的厚度为100nm以上。
6.根据权利要求2所述的半导体装置，其中，
所述半导体元件具有按照多个所述发射极电极的每个所述发射极电极分离地设置的多个发射极布线，
多个所述发射极层分别经由所述发射极布线与所述发射极再布线层电连接。
7.根据权利要求1～5中的任意一项所述的半导体装置，其中，
在与所述化合物半导体基板的表面垂直的方向上，所述应力缓和层设置于所述发射极再布线层与所述保护层之间。
8.根据权利要求7所述的半导体装置，其中，
所述应力缓和层设置于至少与所述接触孔的底面重叠的区域。
9.根据权利要求7或8所述的半导体装置，其中，
所述应力缓和层在所述接触孔的底面与所述发射极电极直接接触。
10.根据权利要求1～5中的任意一项所述的半导体装置，其中，
所述应力缓和层是所述发射极电极。
11.根据权利要求1～5中的任意一项所述的半导体装置，其中，
所述半导体元件具有：
第一绝缘层，覆盖所述集电极电极、所述基极电极以及所述发射极电极；以及
发射极布线，设置在所述第一绝缘层上，并且与所述发射极电极接触地设置，
所述应力缓和层设置于所述发射极布线。
12.根据权利要求1～11中的任意一项所述的半导体装置，其中，具有：
支承基板；以及
凸块，与所述发射极再布线层连接，
所述半导体元件经由凸块与所述支承基板连接。
CN201910146109.9A 2018-02-27 2019-02-27 半导体装置 Pending CN110197849A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018033813A JP2019149485A (ja) 2018-02-27 2018-02-27 半導体装置
JP2018-033813 2018-02-27

Publications (1)

Publication Number Publication Date
CN110197849A true CN110197849A (zh) 2019-09-03

Family

ID=67683967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910146109.9A Pending CN110197849A (zh) 2018-02-27 2019-02-27 半导体装置

Country Status (3)

Country Link
US (1) US10892350B2 (zh)
JP (1) JP2019149485A (zh)
CN (1) CN110197849A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113225034A (zh) * 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121735A (ja) 2018-01-10 2019-07-22 株式会社村田製作所 半導体装置
TWI754997B (zh) 2019-07-31 2022-02-11 日商村田製作所股份有限公司 半導體裝置及高頻模組
JP2021197474A (ja) 2020-06-16 2021-12-27 株式会社村田製作所 半導体装置
JP2021197473A (ja) * 2020-06-16 2021-12-27 株式会社村田製作所 半導体装置
JP2022091566A (ja) 2020-12-09 2022-06-21 株式会社村田製作所 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244274A (ja) * 2000-03-02 2001-09-07 Sharp Corp 半導体装置およびその製造方法および無線通信システム
CN1770437A (zh) * 2004-11-02 2006-05-10 台湾积体电路制造股份有限公司 接合垫结构
US20060197191A1 (en) * 2005-02-03 2006-09-07 Mon-Chin Tsai Chip structure and wafer structure
CN1961412A (zh) * 2004-03-30 2007-05-09 日本电气株式会社 半导体器件
JP2013026405A (ja) * 2011-07-20 2013-02-04 Hitachi Chem Co Ltd 半導体装置及びその製造方法
CN105679730A (zh) * 2014-12-04 2016-06-15 瑞萨电子株式会社 半导体器件及其制造方法
CN105849873A (zh) * 2014-01-10 2016-08-10 株式会社村田制作所 半导体装置
JP2016197618A (ja) * 2015-04-02 2016-11-24 住友電気工業株式会社 半導体素子及び半導体素子の製造方法
CN107483024A (zh) * 2016-06-08 2017-12-15 株式会社村田制作所 半导体装置及功率放大电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4589450B1 (ja) 2009-08-13 2010-12-01 株式会社ＳＫＬｉｎｋ 回路基板の製造方法
CN102484101A (zh) 2009-08-13 2012-05-30 SKLink株式会社 电路基板及其制造方法
JP6071009B2 (ja) 2014-11-27 2017-02-01 株式会社村田製作所 化合物半導体装置
JP2017022253A (ja) * 2015-07-10 2017-01-26 ソニー株式会社 固体撮像装置、製造方法、および電子機器
JP2018186144A (ja) * 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置及びパワーアンプモジュール
WO2019026851A1 (ja) * 2017-08-01 2019-02-07 株式会社村田製作所 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244274A (ja) * 2000-03-02 2001-09-07 Sharp Corp 半導体装置およびその製造方法および無線通信システム
CN1961412A (zh) * 2004-03-30 2007-05-09 日本电气株式会社 半导体器件
CN1770437A (zh) * 2004-11-02 2006-05-10 台湾积体电路制造股份有限公司 接合垫结构
US20060197191A1 (en) * 2005-02-03 2006-09-07 Mon-Chin Tsai Chip structure and wafer structure
JP2013026405A (ja) * 2011-07-20 2013-02-04 Hitachi Chem Co Ltd 半導体装置及びその製造方法
CN105849873A (zh) * 2014-01-10 2016-08-10 株式会社村田制作所 半导体装置
CN105679730A (zh) * 2014-12-04 2016-06-15 瑞萨电子株式会社 半导体器件及其制造方法
JP2016197618A (ja) * 2015-04-02 2016-11-24 住友電気工業株式会社 半導体素子及び半導体素子の製造方法
CN107483024A (zh) * 2016-06-08 2017-12-15 株式会社村田制作所 半导体装置及功率放大电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113225034A (zh) * 2020-02-05 2021-08-06 株式会社村田制作所 功率放大电路、半导体器件

Also Published As

Publication number Publication date
US10892350B2 (en) 2021-01-12
JP2019149485A (ja) 2019-09-05
US20190267479A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
CN110197849A (zh) 半导体装置
US11532736B2 (en) Semiconductor device
US11621678B2 (en) Semiconductor device and power amplifier module
KR102327745B1 (ko) 반도체 장치 및 그의 제조 방법
CN103229291B (zh) 半导体器件
US10566303B2 (en) Semiconductor element
US6605870B2 (en) Pressure-contact type semiconductor device
US11189685B2 (en) Resistance element and manufacturing method of resistance element
CN110998807B (zh) 半导体装置
US11183586B2 (en) Cascode transistor device
US11264515B2 (en) Resistor element
CN115360161B (zh) 一种半导体装置及其形成方法
US10971591B2 (en) Power semiconductor device
JP2013077850A (ja) 半導体装置および半導体装置ユニット
JP7180842B2 (ja) 半導体装置
CN113224010A (zh) 半导体结构
JP2019192833A (ja) 半導体装置
JP2002064032A (ja) キャパシタとこのキャパシタを有する半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination