CN107483024A - 半导体装置及功率放大电路 - Google Patents

半导体装置及功率放大电路 Download PDF

Info

Publication number
CN107483024A
CN107483024A CN201710141157.XA CN201710141157A CN107483024A CN 107483024 A CN107483024 A CN 107483024A CN 201710141157 A CN201710141157 A CN 201710141157A CN 107483024 A CN107483024 A CN 107483024A
Authority
CN
China
Prior art keywords
layer
contact layer
semiconductor device
emitter
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710141157.XA
Other languages
English (en)
Other versions
CN107483024B (zh
Inventor
大部功
吉田茂
井手野馨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107483024A publication Critical patent/CN107483024A/zh
Application granted granted Critical
Publication of CN107483024B publication Critical patent/CN107483024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H03F1/0238—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

本发明提供一种在低输出功率及高输出功率时都维持较高的功率附加效率、同时提高可靠性的半导体装置。半导体装置包括：半导体基板，其具有相对的第一及第二主面；第一双极晶体管，其形成在半导体基板的第一主面侧，具有第一发射极层；以及第二双极晶体管，其形成在半导体基板的第一主面侧，具有第二发射极层、以及从该第二发射极层沿第一主面的法线方向进行层叠的电阻层。

Description

半导体装置及功率放大电路
技术领域
本发明涉及半导体装置及功率放大电路。
背景技术
便携式电话等移动通信设备中，为了放大向基站发送的射频(RF：RadioFrequency)信号的功率而使用功率放大电路。功率放大电路中，一般使用功率附加效率及线性优良的异质结双极晶体管(HBT：Heterojunction Bipolar Transistor)来作为放大元件。例如，专利文献1中公开了一种在B～AB类模式下工作的第一HBT(Q1)与在C类模式下工作的第二HBT(Q2)在同一半导体芯片上并联连接的功率放大电路。
现有技术文献
专利文献
专利文献1：日本专利特开第2008-35487号公报
发明内容
发明所要解决的技术问题
专利文献1所公开的结构在低输出功率时仅HBT(Q1)工作，伴随着输出功率的增加，HBT(Q2)的集电极电压上升，从而HBT(Q2)也工作，因此在低输出功率时及高输出功率时都达成高功率附加效率。然而，该结构存在由于高输出功率时HBT(Q2)的集电极电压上升而引起HBT的破坏等的可能性，因此在功率放大电路的可靠性上存在问题。
本发明是鉴于这样的情况而做出的，其目的在于提供一种在低输出功率及高输出功率时都维持较高的功率附加效率、同时提高可靠性的半导体装置。
解决技术问题的技术方案
为了达成这样的目的，本发明的一方面所涉及半导体装置包括：半导体基板，其具有相对的第一及第二主面；第一双极晶体管，其形成在半导体基板的第一主面侧，具有第一发射极层；以及第二双极晶体管，其形成在半导体基板的第一主面侧，具有第二发射极层、以及从该第二发射极层沿所述第一主面的法线方向进行层叠的电阻层。
发明效果
根据本发明，能够提供一种在低输出功率时及高输出功率时都维持较高的功率附加效率、同时提高可靠性的半导体装置。
附图说明
图1是作为本发明第一实施方式的半导体装置100A的俯视图。
图2是图1中示出的A-A线剖面图。
图3是作为本发明第一实施方式的半导体装置100A的俯视图。
图4是图3中示出的B-B线剖面图。
图5是图3中示出的C-C线剖面图。
图6是图3中示出的D-D线剖面图。
图7A是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。
图7B是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。
图7C是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。
图7D是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。
图7E是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。
图7F是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。
图7G是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。
图7H是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。
图7I是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。
图7J是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。
图7K是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。
图8是作为本发明第一实施方式的半导体装置100A中用于测量集电极电流密度的测量电路的电路图。
图9是将作为本发明第一实施方式的半导体装置100A中的集电极电流密度的测量结果示出的图表。
图10是作为本发明第二实施方式的半导体装置100B的剖面图。
图11是作为本发明第三实施方式的半导体装置100C的剖面图。
图12是将作为本发明一实施方式的功率放大电路1000的结构的一示例示出的图。
具体实施方式
以下，参照附图，对本发明的实施方式进行具体说明。再者，对相同要素标记相同标号并省略重复说明。
＝＝第一实施方式＝＝
首先，参照图1及图2，对作为本发明第一实施方式的半导体装置进行说明。在此，图1是作为本发明第一实施方式的半导体装置100A的俯视图，图2是图1中示出的A-A线剖面图。
如图1所示，半导体装置100A包含半导体基板1以及多个单位晶体管110、120。再者，在图1及图2中为了说明而示出了两个单位晶体管110、四个单位晶体管120，但单位晶体管的个数不限于此。
半导体基板1例如由GaAs构成，对应于GaAs的结晶方位具有：平行于结晶方位[0-11]的长边方向、平行于结晶方位[011]的短边方向、以及平行于结晶方位[100]的厚度方向(参照图1)。另外，具有：平行于面方向(100)且具有近似矩形形状的第一主面、以及与该第一主面相对的第二主面。再者,本说明书中为了记载的简便而将负方向的坐标表示为“-1”来代替划线。以下，以该结晶方位为基准，对半导体装置的各结构进行说明。半导体的材料不限于GaAs，也可以是Si、InP、SiC、GaN等。
在板状的半导体基板1的第一主面侧([100]方向)形成多个单位晶体管110、120。多个单位晶体管110并联连接而构成HBT(Q1)(第一双极晶体管)，多个单位晶体管120并联连接而构成HBT(Q2)(第二双极晶体管)。并联连接的单位晶体管110、120的个数(即，HBT的叉指个数)无特别限定。虽然图1所示的示例中在一个半导体基板1上将多个单位晶体管110沿[0-11]方向排列而配置、将多个单位晶体管120沿[01-1]方向排列而配置，但各单位晶体管的形成位置不限于此。另外，在多个单位晶体管110与多个单位晶体管120之间形成绝缘槽30。接着，参照图2，对各单位晶体管110、120的结构进行具体说明。再者，以下的说明中，有时为了简便而对于相同工序所形成的层用相同标号进行表示。
单位晶体管110形成在半导体基板1的第一主面上。单位晶体管110包含子集电极层2、集电极层3、基极层4、发射极层5a、接触层6a、电极、布线等。
半导体基板1的第一主面上沿[100]方向(半导体基板1的第一主面的法线方向)依次层叠了子集电极层2、集电极层3、基极层4、发射极层5a、接触层6a各层(参照图2)。
子集电极层2形成在半导体基板1的第一主面上。子集电极层2的材料无特别限定，例如可列举具有结晶构造的材料。子集电极层2与集电极层3共同作为集电极来发挥功能。
集电极层3形成在子集电极层2上。集电极层3的材料无特别限定，例如可列举具有结晶构造的材料。本实施方式中，子集电极层2及集电极层3例如含有GaAs作为主要成分。再者，集电极层3的GaAs的结晶方位例如与半导体基板1的GaAs的结晶方位一致。
再者，含有GaAs的集电极层3整体可以是n型半导体，也可以是p型半导体。在集电极层3是n型半导体的情况下，单位晶体管110为npn接合。另外，在集电极层3是p型半导体的情况下，单位晶体管110为pnp接合。然而，由于GaAs的空穴迁移率比电子迁移率低(电子迁移率约为0.85m2/Vs，空穴迁移率约为0.04m2/Vs)，所以从n型半导体的频率特性优于pnp接合的观点来看，优选为n型半导体。以下，本实施方式中集电极层3为n型半导体。再者，为了使集电极层3为n型半导体，要向集电极层3掺杂Si、S、Se、Te、Sn等掺杂剂。另外，为了使集电极层3为p型半导体，要向集电极层3掺杂C、Mg、Be、Zn、Cd等掺杂剂。本实施方式中，例如能够使子集电极层2的Si掺杂浓度为5×1018cm-3、膜厚为0.6μm，使集电极层3的Si掺杂浓度为1×1016cm-3、膜厚为1.0μm。
基极层4形成在集电极层3上。基极层4的材料无特别限定，例如可以是GaAs、AlGaAs、InGaAs、GaAsSb、GaAsPBi、GaInNAs、GaAsBi、GaAsN、GaAsBiN等材料，也可以是将这些材料进行组合的多层基极结构或者缓变基极构造等。本实施方式中，基极层4例如含有与子集电极层2及集电极层3一样的材料GaAs来作为主要成分。
另外，被作为基极层4的主要成分的GaAs可以是n型半导体，也可以是p型半导体。本实施方式中，由于集电极层3为n型半导体，所以基极层4的GaAs为p型半导体。能够使基极层4的C掺杂浓度为5×1019cm-3、膜厚为96nm。
发射极层5a(第一发射极层)形成在基极层4上。发射极层5a的材料只要是半导体则无特别限定。然而，本实施方式中，由于发射极层5a与基极层4异质接合，所以，优选地用以与基极层4的主要成分晶格匹配的材料为主要成分的半导体来构成发射极层5a。本实施方式中，发射极层5a为n型半导体，例如含有InGaP来作为主要成分。能够使发射极层5a的InP摩尔比为0.48、Si掺杂浓度为4×1017cm-3、膜厚为35nm。
接触层6a(第一接触层)形成在发射极层5a上。接触层6a的材料无特别限定，例如可以是GaAs、AlGaAs、InGaAs等材料，也可以是将这些材料进行组合的多层膜。本实施方式中，接触层6a为n型半导体，例如含有GaAs作为主要成分。能够使接触层6a的Si掺杂浓度为5×1018cm-3、膜厚为50nm。再者，优选地，接触层6a为低电阻，优选使Si掺杂浓度为1×1018cm-3左右以上。
集电极11在子集电极层2上夹着集电极层3而分别(一对)形成在子集电极层2的宽度方向([0-11][01-1]方向)的两侧。再者，集电极11也可以在子集电极层2上形成在集电极层3的任一侧。集电极11的材料无特别限定，例如是Ti/Pt、Ti/Pt/Au、WSi、AuGe/Ni/Au等。本实施方式中，能够使集电极11为AuGe(膜厚60nm)/Ni(膜厚10nm)/Au(膜厚200nm)。再者，“/”表示层叠构造。例如，“Ti/Pt”示出了在Ti上层叠了Pt的构造。在以下的说明中也是一样的。
基极12形成在基极层4上。基极12的材料无特别限定，例如是Ti/Pt、Ti/Pt/Au、WSi、AuGe/Ni/Au等。本实施方式中，能够使基极12为Ti(膜厚50nm)/Pt(膜厚50nm)/Au(膜厚200nm)。
发射极13形成在接触层6a上。发射极13的材料无特别限定，例如是Mo/Ti/Pt/Au、WSi、AuGe/Ni/Au等。本实施方式中，能够使发射极13为Mo(膜厚10nm)/Ti(膜厚5nm)/Pt(膜厚30nm)/Au(膜厚200nm)。
集电极布线14、基极布线15以及发射极布线16各自分别形成在集电极11、基极电极12以及发射极13上。金属焊盘17、18、19用来与HBT外部进行电连接。
单位晶体管120形成在半导体基板1的第一主面上。单位晶体管120为在单位晶体管110的结构中接触层6a与发射极13之间沿[100]方向依次层叠了隧穿势垒层7、发射极镇流电阻层8、接触层9各层的结构。
接触层6b(第二接触层)形成在发射极层5b(第二发射极层)上。发射极层5b及接触层6b与单位晶体管110中的发射极层5a及接触层6a一样，因此省略具体说明。
隧穿势垒层7形成在接触层6b上。隧穿势垒层7的材料无特别限定，例如可列举具有结晶构造的材料。本实施方式中，隧穿势垒层7为n型半导体，例如含有InGaP作为主要成分。能够使隧穿势垒层7的InP摩尔比为0.48、Si掺杂浓度为5×1018cm-3、膜厚为3nm。
发射极镇流电阻层8形成在隧穿势垒层7上。发射极镇流电阻层8的材料无特别限定，例如可列举具有结晶构造的材料。本实施方式中，发射极镇流电阻层8为n型半导体，例如含有AlGaAs作为主要成分。能够使发射极镇流电阻层8的AlAs摩尔比为0.33、Si掺杂浓度为1×1017cm-3、膜厚为120nm。再者，本说明书中，发射极镇流电阻层8具有比接触层6b(第二接触层)高的电阻率。例如，能够使发射极镇流电阻层8的掺杂浓度为5×1017cm-3以下。另外，发射极镇流电阻层8也可以是多层膜。
接触层9(第三接触层)形成在发射极镇流电阻层8上。接触层9的材料无特别限定，与接触层6a、6b一样，例如可以是GaAs、AlGaAs、InGaAs等材料，也可以是将这些材料进行组合的多层膜。本实施方式中，接触层9为n型半导体，例如含有GaAs作为主要成分。能够使接触层9的Si掺杂浓度为5×1018cm-3、膜厚为50nm。再者，优选地，接触层9与接触层6a、6b一样为低电阻，优选使Si掺杂浓度为1×1018cm-3左右以上。
发射极13形成在接触层9上。再者，在接触层9与发射极13之间还可以包括低电阻的接触层。接触层例如是含有InGaAs作为主要成分的n型半导体，能够使接触层的InAs摩尔比为0.5、Si掺杂浓度为1×1019cm-3、膜厚为50nm。其他电极、布线以及金属焊盘与单位晶体管110一样，因此省略具体说明。
通过上述结构，半导体装置100A中，发射极层5a之上不包括发射极镇流电阻层的单位晶体管110和包括发射极镇流电阻层8的单位晶体管120被安装在同一基板上。在此，例如若使同一基板上所有单位晶体管都包括发射极镇流电阻层，则存在以下问题，即，尤其在集电极电压比较低的情况下，由于发射极镇流电阻层的插入，集电极电流的电流量(≈发射极电流的电流量)减少。另外，相反若使同一基板上所有单位晶体管都不包括发射极镇流电阻层，则存在以下问题，即，在集电极电压比较高的情况下，大电流流至集电极，集电极发射极间电压超过耐受电压，从而单位晶体管被破坏。
一方面，本实施方式中，通过根据集电极电压来切换进行工作的单位晶体管，从而能够保持晶体管的放大特性、同时抑制晶体管的破坏。具体而言，能够在集电极电压比较低(例如，在晶体管的耐受电压以下)的情况下使不包括发射极镇流电阻层的单位晶体管110工作，在集电极电压比较高(例如，在晶体管的耐受电压以上)的情况下使包括发射极镇流电阻层的单位晶体管120工作。由此，能够提供一种在低输出功率及高输出功率时都维持较高的功率附加效率、同时提高可靠性的半导体装置。另外，通过在与单位晶体管相同的基板上具备发射极镇流电阻层8，从而与在半导体装置100A的外部设置发射极镇流电阻的情况相比，能够抑制由多个单位晶体管间的偏差引起的部分性的热失控等不良状况的发生。具体而言，HBT(Q2)中，流过各单位晶体管120的电流量不均等，因此存在电流集中到一部分单位晶体管120的情况。在这种情况下，即使在半导体装置100A的外部设置发射极镇流电阻层，也只是抑制HBT(Q2)整体的电流量，而不能有效地抑制该一部分单位晶体管120中的电流量。另一方面，本实施方式中，由于在半导体装置100A内部的各单位晶体管120中设置了发射极镇流电阻层8，所以能够有效地抑制大电流集中地产生在一部分单位晶体管120中。
再者，在单位晶体管120是npn型双极晶体管的情况下，从基于量子力学隧道效应的电子通过的观点来看，优选地，使单位晶体管120的隧穿势垒层7的膜厚为1nm以上10nm以下。此外，在单位晶体管120是pnp型双极晶体管的情况下，特别是从基于量子力学隧道效应的空穴通过的观点来看，优选地，使单位晶体管120的隧穿势垒层7的膜厚为1nm以上3nm以下。
接着，参照图3～图6，对作为本发明第一实施方式的半导体装置100A中的单位晶体管110、120的结构进行具体说明。在此，图3是作为本发明第一实施方式的半导体装置100A的俯视图，图4是图3中示出的B-B线剖面图，图5是图3中示出的C-C线剖面图，图6是图3中示出的D-D线剖面图。再者，图3～图6将后文所述的半导体装置的制造工序之中图7E所示工序后的半导体装置中的单位晶体管110、120每个分别示出一个来作为示例。另外，图3是单位晶体管110、120的面方向(100)的俯视图。
在图4～图6中，各层的剖面为锐角或钝角的台面形状是因为由于湿法蚀刻的速度因结晶方位而不同。图4～图6所示的尺寸L1C、L2C、L1、L2、W1C、W2C、W1、W2、H1、H2(μm)分别如下所示。
L1C：单位晶体管110的接触层6a中[100]方向侧的面的[0-11]方向的长度
L2C：单位晶体管120的接触层9中[100]方向侧的面的[0-11]方向的长度
L1：单位晶体管110的接触层6a中[-100]方向侧的面(接触发射极层5a的面)的[0-11]方向的长度
L2：单位晶体管120的接触层6b中[-100]方向侧的面(接触发射极层5b的面)的[0-11]方向的长度
W1C：单位晶体管110的接触层6a中[100]方向侧的面的[011]方向的长度
W2C：单位晶体管120的接触层9中[100]方向侧的面的[011]方向的长度
W1：单位晶体管110的接触层6a中[-100]方向侧的面(接触发射极层5a的面)的[011]方向的长度
W2：单位晶体管120的接触层6b中[-100]方向侧的面(接触发射极层5b的面)的[011]方向的长度
H1：单位晶体管110的接触层6a的[100]方向的长度
H2：单位晶体管120的接触层6b、隧穿势垒层7、发射极镇流电阻层8、以及接触层9的[100]方向的各个长度的总和
单位晶体管110的有效发射极面积为L1×W1，单位晶体管120的有效发射极面积为L2×W2。一般，从IC设计的容易性和提高成品率等观点来看，优选地，使各单位晶体管的发射极面积大致相等(即，L1×W1≈L2×W2)。从而，优选地，满足下述(式1)及(式2)的条件。
L1C＜L2C (式1)
W1C＞W2C (式2)
更具体而言，优选地，进一步满足下述(式3)及(式4)的条件。
L2C≈L1C+1.42×(H2－H1) (式3)
W2C≈W1C－1.42×(H2－H1) (式4)
再者，在使制造工序中的偏差为±1μm的情况下，也可以满足下述的(式5)及(式6)来代替上述的(式3)及(式4)。
L1C+1.42×(H2－H1)－1≦L2C≦L1C+1.42×(H2－H1)+1 (式5)
W1C－1.42×(H2－H1)－1≦W2C≦W1C－1.42×(H2－H1)+1 (式6)
通过满足上述条件，能够以低成本制造半导体装置100A。再者，(式1)～(式6)中的单位为μm。另外，(式3)～(式6)是单位晶体管110、120中接触层6a、6b、9等的剖面的台面角度θ为54.7度的情况，(式3)～(式6)中的值可随该台面角度而适当变动(参照图4～图6)。
接着，参照图7A～图7K，对作为本发明第一实施方式的半导体装置100A的制造方法进行说明。在此，图7A～图7K是将作为本发明第一实施方式的半导体装置100A的制造方法的步骤示出的图。图7A～图7K所示的图示出了与图1中的A-A剖面图一样的方向。再者，以下的说明中，由于各要素的材料的详情与上述半导体装置100A的说明是一样的，所以将其省略。
首先，如图7A所示，在半导体基板101上依次使子集电极层102、集电极层103、基极层104、发射极层105、接触层106、隧穿势垒层107、发射极镇流电阻层108以及接触层109成膜，从而得到层叠构件200。层叠构件200包含由多个单位晶体管110(相当于图1所示的单位晶体管110)来形成HBT(Q1)的第一区域r1、以及由多个单位晶体管120(相当于图1所示的单位晶体管120)来形成HBT(Q2)的第二区域区r2。对于该层叠，例如使用有机金属气相外延法等。再者，半导体基板101的第一主面(相当于图1所示的半导体基板1的第一主面)的面方向可以在(100)±4度的范围内。
接着，如图7B所示，将第一区域r1和第二区域r2之中未形成单位晶体管120的区域中的接触层109、发射极镇流电阻层108去除，从而使隧穿势垒层107的表面(隧穿势垒层107的[100]方向的主面，下同)露出。对于该去除例如能够使用光刻法(光刻胶未图示)以及湿法蚀刻法。再者，可以使湿法蚀刻液的组成为磷酸：过氧化氢水：水＝1:2:40，由此能够在隧穿势垒层107的表面使蚀刻停止。这样，隧穿势垒层107也可以具有使蚀刻停止的功能。
接着，如图7C所示，将图7B中的光刻胶作为掩模，来去除露出到表面的隧穿势垒层107，从而使接触层106的表面露出。对于该去除例如能够使用湿法蚀刻法。再者，可以使湿法蚀刻液为盐酸，由此能够在接触层106的表面使蚀刻停止。
接着，如图7D所示，在第一区域r1之中形成单位晶体管110的区域和第二区域r2的接触层109上，形成发射极113。对于发射极的形成例如可以使用光刻法、蒸镀、剥离法等。
接着，如图7E所示，去除露出到表面的接触层106，从而使发射极层105的表面露出。对于该去除例如能够使用光刻法以及湿法蚀刻法。再者，可以使湿法蚀刻液的组成为磷酸：过氧化氢水：水＝1:2:40，由此能够在发射极层105的表面使蚀刻停止。
接着，如图7F所示，在形成在第一区域r1及第二区域r2的接触层106的两侧，形成贯穿发射极层105而到达基极层104的基极112。对于基极的形成例如可以使用光刻法、蒸镀、剥离法等。
接着，如图7G所示，将不需要的发射极层105去除，从而使基极层104的表面露出。对于该去除例如能够使用湿法蚀刻法。再者，可以使湿法蚀刻液为盐酸，由此能够在基极层104的表面使蚀刻停止。
接着，如图7H所示，将图7G中的光刻胶作为掩模，来去除基极层104及集电极层103，从而使子集电极层102的表面露出。对于该去除例如能够使用湿法蚀刻法。再者，可以使湿法蚀刻液的组成为磷酸：过氧化氢水：水＝1:2:40，可以通过时间控制来进行蚀刻。
接着，如图7I所示，在子集电极层102上的规定区域形成集电极111。集电极例如通过与基极一样的方法来形成。
接着，如图7J所示，形成用于将第一区域r1及第二区域r2电分离的绝缘槽130。绝缘槽130例如贯穿子集电极层102而到达半导体基板101。绝缘槽例如通过光刻法及湿法蚀刻来形成。
最后，如图7K所示，形成将单位晶体管间的集电极相互连接的集电极布线114、将基极相互连接的基极布线115、将发射极相互连接的发射极布线116、以及用于单位晶体管与外部的电连接的金属焊盘117、118、119(金属焊盘118、119对应于图1所示的金属焊盘18、19，在图7K中省略图示)。该布线及电极例如通过与基极一样的方法来形成。
根据上述制造方法，能够制造半导体装置100A，该半导体装置100A在第一区域r1包括不具有隧穿势垒层107、发射极镇流电阻层108以及接触层109的多个单位晶体管110，在第二区域r2包括具有隧穿势垒层107、发射极镇流电阻层108以及接触层109的多个单位晶体管120。再者，半导体装置100A的制造方法不限于此。
接着，参照图8及图9，对作为本发明第一实施方式的半导体装置100A的测量结果进行说明。
图8是作为本发明第一实施方式的半导体装置中用于测量集电极电流密度的测量电路300的电路图。另外，图9是将作为本发明第一实施方式的半导体装置100A中的集电极电流密度的测量结果示出的图表。
如图8所示，测量电路300包括电流源310、电压源320、电流计330、电压计340、以及单位晶体管110或单位晶体管120。在测量电路300中，从电流源310向单位晶体管110或单位晶体管120的基极提供规定电平的电流，从电压源320向集电极提供规定电平的电压。另外，通过电流计330及电压计340来测量单位晶体管的集电极电流及基极电压。在测量中，将单位晶体管的集电极电压固定为规定的值并使基极电流增加直至该单位晶体管破坏，取得将此时的集电极电流除以发射极面积后的值(以下，也称为非破坏最大集电极电流密度)。
在图9所示的图表中，纵轴示出了非破坏最大集电极电流密度(kA/cm2)，横轴示出了集电极电压(V)。该图表是使单位晶体管110、120各自的温度环境为-30度、+25、+85度时的测量结果。如图9所示，在单位晶体管的集电极电压约为6V以下的情况下，与单位晶体管120相比，单位晶体管110能够使更多的电流流过。即，与单位晶体管120相比，单位晶体管110能够使每个单位晶体管的输出功率较大。另一方面，在单位晶体管的集电极电压约为6V以上的情况下，与单位晶体管110相比，单位晶体管120能够使更多的电流流过。即，与单位晶体管110相比，单位晶体管120能够使每个单位晶体管的输出功率较大。
根据以上结果，例如通过在集电极电压为规定的电压值(例如，6V左右)以下的情况下使HBT(Q1)工作、在集电极电压在规定的电压值(例如，6V左右)以上的情况下将进行工作的HBT从HBT(Q1)切换到HBT(Q2)，从而与仅使用HBT(Q1)的情况相比在集电极电压高于规定的电压值时非破坏最大集电极电流密度增加。从而可知能够提供一种在低输出功率及高输出功率时都维持较高的功率附加效率、同时提高可靠性的半导体装置。
＝＝第二实施方式＝＝
接着，参照图10，对作为本发明第二实施方式的半导体装置进行说明。图10是作为本发明第二实施方式的半导体装置100B的剖面图。该剖面图关于半导体装置100B示出了与图2中示出的图1的A-A线剖面图方向相同的剖面图。
半导体装置100B与图2所示的半导体装置100A相比，包括两层构造的接触层9A、9B来代替单位晶体管120中的接触层9。具体而言，在发射极镇流电阻层8与发射极13之间，在发射极镇流电阻层8上沿[100]方向依次层叠了接触层9A、9B。
在本实施方式中，接触层9A为n型半导体，例如含有AlGaAs作为主要成分。能够使接触层9A的Si掺杂浓度为5×1018cm-3、膜厚为30nm。另外，接触层9B为n型半导体，例如含有GaAs作为主要成分。能够使接触层9B的Si掺杂浓度为5×1018cm-3、膜厚为20nm。
另外，在本实施方式中，接触层9A中的AlAs摩尔比被形成为越靠近接触层9B越低。具体而言，例如，假设接触层9A的AlAs摩尔比为X，则X被形成为呈线性变化，使得在接触层9A与发射极镇流电阻层8接触的界面上X＝0.33、与接触层9B接触的界面上X＝0。由此，在图2所示的半导体装置100A中，发射极镇流电阻层8与接触层9的界面上发生的传导带端的能量不连续被消除，从而电子变得易流动。另外，在这样的结构中也能够获得与半导体装置100A一样的效果。
＝＝第三实施方式＝＝
接着，参照图11，对作为本发明第三实施方式的半导体装置进行说明。图11是作为本发明第三实施方式的半导体装置100C的剖面图。该剖面图关于半导体装置100C示出了与图2中示出的图1的A-A线剖面图方向相同的剖面图。
半导体装置100C与图2所示的半导体装置100A相比，包括两层构造的发射极镇流电阻层8A、8B来代替单位晶体管120中的发射极镇流电阻层8。具体而言，在隧穿势垒层7与接触层9之间，在隧穿势垒层7上沿[100]方向依次层叠了发射极镇流电阻层8A、8B。
在本实施方式中，发射极镇流电阻层8A为n型半导体，例如含有AlGaAs作为主要成分。能够使发射极镇流电阻层8A的AlAs摩尔比为0.33、Si掺杂浓度为1×1017cm-3、膜厚为120nm。另外，发射极镇流电阻层8B为n型半导体，例如含有AlGaAs作为主要成分。能够使发射极镇流电阻层8B的Si掺杂浓度为1×1017cm-3、膜厚为30nm。
另外，在本实施方式中，发射极镇流电阻层8B中的AlAs摩尔比被形成为越靠近接触层9越低。具体而言，例如，假设发射极镇流电阻层8B的AlAs摩尔比为Y，则Y被形成为呈线性变化，使得在发射极镇流电阻层8B与发射极镇流电阻层8A接触的界面上Y＝0.33、与接触层9接触的界面上Y＝0。由此，在图2所示的半导体装置100A中，发射极镇流电阻层8与接触层9的界面上发生的传导带端的能量不连续被消除，从而电子变得易流动。另外，在这样的结构中也能够获得与半导体装置100A一样的效果。
＝＝应用例＝＝
接着，参照图12，对将半导体装置100A应用于功率放大电路的示例进行说明。
图12是将作为本发明一实施方式的功率放大电路1000的结构的一示例示出的图。功率放大电路1000将射频(RF：Radio Frequency)信号RFin放大，输出放大信号RFout。如图12所示，功率放大电路1000包括单位晶体管110、120、电阻元件R1、R2、电容器C1～C4、电感器L1、L2、开关SW1、电源电路1010以及偏置电路1020、1022。再者，为了说明方便，对于半导体装置1030所包括的单位晶体管，使用与上述半导体装置100A～100C的说明中使用的标号相同的标号。
虽然在图12中将半导体装置1030所包括的各要素每个示出了一个，但半导体装置1030分别具备多个上述单位晶体管110、120，并将它们并联连接，从而构成HBT(Q1)(放大元件)以及HBT(Q2)(放大元件)。另外，在本实施方式中，除单位晶体管110、120之外，例如还将电容器C1及电阻元件R1、R2也安装于同一芯片(半导体装置1030)。具体而言，由多个单元晶体管110、电容器C1以及电阻元件R1构成HBT(Q1)，由多个单位晶体管120以及电阻元件R2构成HBT(Q2)。
单位晶体管110(单位第一双极晶体管)中分别经由电容器C1向基极提供RF信号RFin，经由电感器L1向集电极提供电压Vlow，发射极接地。另外，经由电阻元件R1(基极镇流电阻)向单位晶体管110的基极提供偏置电压Vb1。由此，从单位晶体管110的集电极输出将RF信号RFin放大后的放大信号RFout。单位晶体管110例如被并联连接32个。
单位晶体管120(单位第二双极晶体管)中分别经由电容器C2向基极提供RF信号RFin，经由电感器L2向集电极提供电压Vhigh，发射极经由电阻元件R2(发射极镇流电阻)接地。另外，向单位晶体管120的基极提供偏置电压Vb2。由此，从单位晶体管120的集电极输出将RF信号RFin放大后的放大信号RFout。单位晶体管120例如被并联连接48个。
电源电路1010例如由降压升压转换器(升降压DC-DC转换器)构成，输出低于规定电平(例如，6V左右)的电压Vlow(第一电压)或者高于规定电平(例如，6V左右)的电压Vhigh(第二电压)。另外，通过开关SW1来切换提供目标，使得电压Vlow被提供给单位晶体管110的集电极，电压Vhigh被提供给单位晶体管120的集电极。电压Vlow、Vhigh分别是单位晶体管110、120的集电极偏压，例如能够使电压Vlow为3.5V左右，使电压Vhigh为8.0V左右。
电阻元件R1是单位晶体管110的基极镇流电阻，电阻元件R2是单位晶体管120的发射极镇流电阻。为了使被排列了多个的单位晶体管均等地工作，而将电阻元件R1、R2配置在各个单位晶体管的附近。即，电阻元件R2对应于图2所示的发射极镇流电阻层8。再者，单位晶体管120也与单位晶体管100一样，可以具有基极镇流电阻。
电容器C1～C4是将RF信号的直流分量去除的耦合电容器。
电感器L1、L2使抑制高频信号与电源电路1010耦合的扼流电感器。
偏置电路1020、1022分别生成向单位晶体管110、120的基极提供的偏置电压Vb1、Vb2或者偏置电流。具体而言，偏置电路1020例如包括双极晶体管Tr1a、Tr2a、Tr3a、电阻元件R3a、开关SWa、以及电流源Ja。再者，由于偏置电路1022的结构与偏置电路1020一样，所以省略具体说明。
双极晶体管Tr1a、Tr2a以及电流源Ja被构成为生成规定电平的电压。具体而言，双极晶体管Tr1a的集电极与基极连接(以后，称为二极管连接)，从电流源Ja经由开关SWa向双极晶体管Tr1a的集电极提供定电流，双极晶体管Tr1a的发射极被连接到双极晶体管Tr2a的集电极。双极晶体管Tr2a被二极管连接，双极晶体管Tr2a的集电极被连接到双极晶体管Tr1a的发射极，双极晶体管Tr2a的发射极接地。由此，在双极晶体管Tr1a的集电极，产生规定电平的电压(例如，2.6V左右)。再者，也可以使用二极管来代替双极晶体管Tr1a、Tr2a。
双极晶体管Tr3a中，向集电极提供电源电压，基极被连接到双极晶体管Tr1a的基极，发射极被连接到电阻元件R3a的一端。双极晶体管Tr3a中，当开关SWa为接通时，从发射极经由电阻元件R3a向单位晶体管110的基极提供偏置电压Vb1。
通过将偏置电路1020、1022所包括的开关SWa、SWb的接通及关断互补地切换，从而能够切换输出的偏置电压Vb1、Vb2，以使单位晶体管110、120中一方单位晶体管导通、并使另一方单位晶体管截止。由此，能够使不进行动作的单位晶体管截止，从而减少消耗功率。
根据上述结构，功率放大电路1000例如通过在放大信号RFout的功率较小的情况下向单位晶体管110侧的集电极提供电压Vlow、向基极提供偏置电压Vb1，来使单位晶体管110导通以进行RF信号RFin的放大。另一方面，通过在放大信号RFout的功率较大的情况下向单位晶体管120侧的集电极提供电压Vhigh、向基极提供偏置电压Vb2，来使单位晶体管120导通以进行RF信号RFin的放大。这样，通过当集电极电压为规定电平(例如，6V左右)以上时仅使单位晶体管120工作来代替单位晶体管110，从而能够抑制单位晶体管的破坏、同时获得较大的输出功率。从而，能够提供一种在低输出功率及高输出功率时都维持较高的功率附加效率、同时提高可靠性的半导体装置。
再者，能够由按金属/SiN/金属的顺序多层层叠的MIM电容来构成电容器C1，由以TaN为主要成分的薄膜来构成电阻元件R1，使半导体装置1030为集成了电容器C1和电阻元件R1的单片微波集成电路(MMIC：Monolithic Microwave Integrated Circuit)。
另外，也可以在图12所示的功率放大电路1000中应用半导体装置100B、100C来代替半导体装置100A。
以上，对本发明的示例性的实施方式进行了说明。半导体装置100A、100B、100C的半导体基板1上包括，具有发射极层5a的第一双极晶体管(Q1)、和具有发射极层5b及发射极镇流电阻层8的第二双极晶体管(Q2)。由此，例如通过在集电极电压为规定的电压值以下的情况下使HBT(Q1)工作、在集电极电压在规定的电压值以上的情况下将进行工作的HBT切换到HBT(Q2)，从而与仅使用HBT(Q1)的情况相比，非破坏最大集电极电流密度增加。从而，能够提供一种在低输出功率及高输出功率时都维持较高的功率附加效率、同时提高可靠性的半导体装置。
另外，第一及第二双极晶体管Q1、Q2无特别限定，例如可以是异质结双极晶体管。
另外，可以如图2所示，第一双极晶体管Q1的发射极层5a上层叠有接触层6a，第二双极晶体管Q2的发射极层5b上依次层叠有接触层6b、隧穿势垒层7、发射极镇流电阻层8以及接触层9。再者，第一及第二双极晶体管的结构不限于此。
另外，半导体基板1以及接触层6a、6b、9的材料无特别限定，例如可以以GaAs为主要成分。
另外，发射极层5a、5b以及隧穿势垒层7的材料无特别限定，例如可以以InGaP为主要成分。
另外，发射极镇流电阻层8的材料无特别限定，例如可以以AlGaAs为主要成分。
另外，隧穿势垒层7的膜厚无特别限定，例如可以为1nm以上10nm以下，或者可以为1nm以上3nm以下。
另外，半导体基板1在俯视第一主面时具有近似矩形形状，使所述半导体基板的长边方向为[0-11]方向、短边方向为[011]方向、第一主面的法线方向为[100]方向，使接触层6a的[100]方向侧的面的[0-11]方向的长度为L1C(μm)、接触层9的[100]方向侧的面的[0-11]方向的长度为L2C(μm)、接触层6a的[100]方向侧的面的[011]方向的长度为W1C(μm)、接触层9的[100]方向侧的面的[011]方向的长度为W2C(μm)，则可以满足L1C＜L2C且W1C＞W2C。由此，能够减少半导体装置的制造成本。
另外，使接触层6a的[100]方向的相反侧的面的[0-11]方向的长度为L1(μm)、接触层9的[100]方向的相反侧的面的[0-11]方向的长度为L2(μm)、接触层6a的[100]方向的相反侧的面的[011]方向的长度为W1(μm)、接触层9的[100]方向的相反侧的面的[011]方向的长度为W2(μm)、接触层6a的[100]方向的长度为H1(μm)、接触层6b、隧穿势垒层7、发射极镇流电阻层8、以及接触层9的[100]方向各自的长度的总和为H2(μm)，则可以满足L1C+1.42×(H2－H1)－1≦L2C≦L1C+1.42×(H2－H1)+1且W1C－1.42×(H2－H1)－1≦W2C≦W1C－1.42×(H2－H1)+1。由此，能够减少半导体装置的制造成本。
另外，第一及第二双极晶体管Q1、Q2可以是放大无线频率信号的放大元件。
另外，功率放大电路1000包含多个单位晶体管110和多个单位晶体管120，向多个单位晶体管110的各集电极提供Vlow(第一电压)，向多个单位晶体管120的各集电极提供Vhigh(第二电压)。由此，能够提供一种在低输出功率及高输出功率时都维持较高的功率附加效率、同时提高可靠性的功率放大电路。
以上说明的各实施方式，用于使本发明容易理解，而不用于限定解释本发明。在不脱离本发明的主旨的范围内可进行变更或改良，并且其等效物包含在本发明内。即，只要具备本发明的特征，本领域技术人员对各实施方式施加适当设计变更而得到的方案也包含于本发明的范围内。例如，各实施方式所具备的各要素及其配置、材料、条件、形状、大小等并不限定于示例的内容，可以进行适当变更。另外，只要技术上可行，各实施方式所具备的各要素能够进行组合，只要包含本发明的特征，组合了这些要素的方案也包含在本发明的范围内。
标号说明
100A、100B、100C 半导体装置
110、120 单位晶体管
1、101 半导体基板
2、102 子集电极层
3、103 集电极层
4、104 基极层
5a、5b、105 发射极层
6a、6b、106 接触层
7、107 隧穿势垒层
8、8A、8B、108 发射极镇流电阻层
9、9A、9B、109 接触层
11、111 集电极
12、112 基极
13、113 发射极
14、114 集电极布线
15、115 基极布线
16、116 发射极布线
17、18、19、117、118、119 金属焊盘
30、130 绝缘槽
200 层叠构件
300 测量电路
310 电流源
320 电压源
330 电流计
340 电压计
1000 功率放大电路
1010 电源电路
1020、1022 偏置电路
1030 半导体装置
SW1、SWa、SWb 开关
C1、C2、C3、C4 电容器
R1、R2、R3a、R3b 电阻元件
L1、L2 电感器
Tr1a、Tr2a、Tr3a、Tr1b、Tr2b、Tr3b 双极晶体管
Ja、Jb 电流源
r1 第一区域
r2 第二区域

Claims (13)

1.一种半导体装置，其特征在于，包括：
半导体基板，其具有相对的第一及第二主面；
第一双极晶体管，其形成在所述半导体基板的所述第一主面侧，具有第一发射极层；以及
第二双极晶体管，其形成在所述半导体基板的所述第一主面侧，具有第二发射极层、以及从该第二发射极层沿所述第一主面的法线方向进行层叠的电阻层。
2.如权利要求1所述的半导体装置，其特征在于，
第一及第二双极晶体管是异质结双极晶体管。
3.如权利要求1或2所述的半导体装置，其特征在于，
所述第一双极晶体管中，从所述第一发射极层沿所述法线方向层叠第一接触层；
所述第二双极晶体管中，从所述第二发射极层沿所述法线方向依次层叠第二接触层、隧穿势垒层、所述电阻层以及第三接触层。
4.如权利要求3所述的半导体装置，其特征在于，
所述半导体基板和所述第一、第二以及第三接触层以GaAs为主要成分。
5.如权利要求3或4所述的半导体装置，其特征在于，
所述第一及第二发射极层和所述隧穿势垒层以InGaP为主要成分。
6.如权利要求3至5的任一项所述的半导体装置，其特征在于，
所述电阻层以AlGaAs为主要成分。
7.如权利要求3至6的任一项所述的半导体装置，其特征在于，
所述隧穿势垒层的厚度为1nm以上10nm以下。
8.如权利要求3至7的任一项所述的半导体装置，其特征在于，
所述隧穿势垒层的厚度为1nm以上3nm以下。
9.如权利要求3至8的任一项所述的半导体装置，其特征在于，
所述半导体基板在俯视所述第一主面时具有近似矩形形状，
使所述半导体基板的长边方向为[0-11]方向、短边方向为[011]方向、所述法线方向为[100]方向，
使所述第一接触层的[100]方向侧的面的[0-11]方向的长度为L1C(μm)、
所述第三接触层的[100]方向侧的面的[0-11]方向的长度为L2C(μm)、
所述第一接触层的[100]方向侧的面的[011]方向的长度为W1C(μm)、
所述第三接触层的[100]方向侧的面的[011]方向的长度为W2C(μm)，则
L1C＜L2C
且
W1C＞W2C。
10.如权利要求3至9的任一项所述的半导体装置，其特征在于，
所述半导体基板在俯视所述第一主面时具有近似矩形形状，
使所述半导体基板的长边方向为[0-11]方向、短边方向为[011]方向、所述法线方向为[100]方向，
使所述第一接触层的[100]方向侧的面的[0-11]方向的长度为L1C(μm)、
所述第三接触层的[100]方向侧的面的[0-11]方向的长度为L2C(μm)、
所述第一接触层的[100]方向的相反侧的面的[0-11]方向的长度为L1(μm)、
所述第二接触层的[100]方向的相反侧的面的[0-11]方向的长度为L2(μm)、
所述第一接触层的[100]方向侧的面的[011]方向的长度为W1C(μm)、
所述第三接触层的[100]方向侧的面的[011]方向的长度为W2C(μm)、
所述第一接触层的[100]方向的相反侧的面的[011]方向的长度为W1(μm)、
所述第二接触层的[100]方向的相反侧的面的[011]方向的长度为W2(μm)、
所述第一接触层的[100]方向的长度为H1(μm)、
所述第二接触层、所述隧穿势垒层、所述电阻层、以及所述第三接触层的[100]方向各自的长度的总和为H2(μm)，则
L1C+1.42×(H2－H1)－1≦L2C≦L1C+1.42×(H2－H1)+1
且
W1C－1.42×(H2－H1)－1≦W2C≦W1C－1.42×(H2－H1)+1。
11.如权利要求3至10的任一项所述的半导体装置，其特征在于，
所述电阻层具有比所述第二接触层更高的电阻率。
12.一种功率放大电路，其特征在于，使用了如权利要求1至11的任一项所述的半导体装置，
所述第一及第二双极晶体管是放大无线频率信号的放大元件。
13.如权利要求12所述的功率放大电路，其特征在于，
所述第一双极晶体管包含多个单位第一双极晶体管；
所述第二双极晶体管包含多个单位第二双极晶体管；
向所述多个单位第一双极晶体管的各集电极提供第一电压；
向所述多个单位第二双极晶体管的各集电极提供高于所述第一电压的第二电压。
CN201710141157.XA 2016-06-08 2017-03-10 半导体装置及功率放大电路 Active CN107483024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016114537A JP2017220584A (ja) 2016-06-08 2016-06-08 半導体装置及び電力増幅回路
JP2016-114537 2016-06-08

Publications (2)

Publication Number Publication Date
CN107483024A true CN107483024A (zh) 2017-12-15
CN107483024B CN107483024B (zh) 2021-03-16

Family

ID=60573176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710141157.XA Active CN107483024B (zh) 2016-06-08 2017-03-10 半导体装置及功率放大电路

Country Status (4)

Country Link
US (2) US9997516B2 (zh)
JP (1) JP2017220584A (zh)
CN (1) CN107483024B (zh)
TW (1) TWI636550B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110197849A (zh) * 2018-02-27 2019-09-03 株式会社村田制作所 半导体装置
CN110739305A (zh) * 2018-07-19 2020-01-31 株式会社村田制作所 半导体装置
CN111725207A (zh) * 2019-03-19 2020-09-29 株式会社村田制作所 半导体装置以及放大器模块

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5907480B2 (ja) * 2013-07-31 2016-04-26 株式会社村田製作所 バイポーラトランジスタ及び半導体装置並びにバイポーラトランジスタの製造方法
JP2017220584A (ja) * 2016-06-08 2017-12-14 株式会社村田製作所 半導体装置及び電力増幅回路
US10109724B2 (en) * 2017-02-22 2018-10-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier
JP2020031191A (ja) * 2018-08-24 2020-02-27 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ及び半導体装置
EP3671856B1 (en) * 2018-12-21 2023-01-25 IMEC vzw A method for forming a group iii-v heterojunction bipolar transistor on a group iv substrate and corresponding heterojunction bipolar transistor device
TWI754997B (zh) * 2019-07-31 2022-02-11 日商村田製作所股份有限公司 半導體裝置及高頻模組
JP2021132100A (ja) * 2020-02-19 2021-09-09 株式会社村田製作所 高周波電力増幅素子
JP2022036468A (ja) * 2020-08-24 2022-03-08 株式会社村田製作所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050156194A1 (en) * 2004-01-19 2005-07-21 Isao Ohbu Heterojunction bipolar transistor and method for manufacturing the same, and power amplifier using the same
CN1855493A (zh) * 2005-03-28 2006-11-01 三洋电机株式会社 有源元件以及开关电路装置
US20070257275A1 (en) * 2000-04-24 2007-11-08 Taylor Geoff W Imaging Method Utilizing Thyristor-Based Pixel Elements
US20130320402A1 (en) * 2012-06-01 2013-12-05 Win Semiconductors Corp. pHEMT HBT INTEGRATED EPITAXIAL STRUCTURE AND A FABRICATION METHOD THEREOF
CN103872107A (zh) * 2012-12-18 2014-06-18 株式会社村田制作所 异质结双极晶体管、使用其的功率放大器及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260784A (ja) * 1999-03-12 2000-09-22 Sharp Corp へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法
JP2006032450A (ja) 2004-07-13 2006-02-02 Matsushita Electric Ind Co Ltd バイポーラトランジスタを用いた電力増幅器とその製造方法
JP5011549B2 (ja) * 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
JP2008035487A (ja) 2006-06-19 2008-02-14 Renesas Technology Corp Ｒｆ電力増幅器
JP2009032869A (ja) * 2007-07-26 2009-02-12 Sumitomo Chemical Co Ltd ヘテロ接合バイポーラトランジスタ
US9905678B2 (en) * 2016-02-17 2018-02-27 Qorvo Us, Inc. Semiconductor device with multiple HBTs having different emitter ballast resistances
JP2017220584A (ja) * 2016-06-08 2017-12-14 株式会社村田製作所 半導体装置及び電力増幅回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070257275A1 (en) * 2000-04-24 2007-11-08 Taylor Geoff W Imaging Method Utilizing Thyristor-Based Pixel Elements
US20050156194A1 (en) * 2004-01-19 2005-07-21 Isao Ohbu Heterojunction bipolar transistor and method for manufacturing the same, and power amplifier using the same
CN1855493A (zh) * 2005-03-28 2006-11-01 三洋电机株式会社 有源元件以及开关电路装置
US20130320402A1 (en) * 2012-06-01 2013-12-05 Win Semiconductors Corp. pHEMT HBT INTEGRATED EPITAXIAL STRUCTURE AND A FABRICATION METHOD THEREOF
CN103872107A (zh) * 2012-12-18 2014-06-18 株式会社村田制作所 异质结双极晶体管、使用其的功率放大器及其制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CUI JIE等: ""A High-Linearity InGaP/GaAs HBT Power Amplifier for IEEE 802.11a/n"", 《JOURNAL OF SEMICONDUCTORS》 *
G.-B. GAO等: ""Emitter ballasting resistor design for, and current handling capability of AlGaAs/GaAs power heterojunction bipolar transistors"", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
常玉春 等: ""垂直发射极镇流电阻在HBT中的发射极电流集边效应中的作用"", 《半导体学报》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110197849A (zh) * 2018-02-27 2019-09-03 株式会社村田制作所 半导体装置
CN110739305A (zh) * 2018-07-19 2020-01-31 株式会社村田制作所 半导体装置
CN110739305B (zh) * 2018-07-19 2023-10-03 株式会社村田制作所 半导体装置
CN111725207A (zh) * 2019-03-19 2020-09-29 株式会社村田制作所 半导体装置以及放大器模块

Also Published As

Publication number Publication date
US9997516B2 (en) 2018-06-12
US10249620B2 (en) 2019-04-02
TW201743434A (zh) 2017-12-16
TWI636550B (zh) 2018-09-21
JP2017220584A (ja) 2017-12-14
US20180269206A1 (en) 2018-09-20
US20170359030A1 (en) 2017-12-14
CN107483024B (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
CN107483024A (zh) 半导体装置及功率放大电路
JP4977313B2 (ja) ヘテロ接合バイポーラトランジスタ
JP6315300B2 (ja) ヘテロ接合バイポーラトランジスタ
JP5660115B2 (ja) ヘテロ接合バイポーラトランジスタ、これを用いた電力増幅器、及びヘテロ接合バイポーラトランジスタの製造方法
US6943387B2 (en) Semiconductor device, manufacturing thereof and power amplifier module
TWI752598B (zh) 放大電路之單位單元及功率放大器模組
US20060138459A1 (en) Semiconductor device, manufacturing method of the same and electronic device
TW200411927A (en) Semiconductor device
JP2005259755A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
US11557664B2 (en) Heterojunction bipolar transistor including ballast resistor and semiconductor device
JP2004289640A (ja) 半導体回路
JP2006108655A (ja) 半導体装置、高周波増幅器および携帯情報端末
JP2007035809A (ja) 半導体装置及びその製造方法
JP2636811B2 (ja) バイポ−ラトランジスタ及びその製造方法
JP2003303827A (ja) 半導体装置及びその製造方法
Cui et al. First demonstration of monolithic InP-based HBT amplifier with PNP active load
US20060054932A1 (en) Semiconductor device, high-frequency amplifier and personal digital assistant
JP2007294782A (ja) 半導体装置
JP2011155281A (ja) ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器
JPH09134926A (ja) バイポーラ半導体装置
JP2015065294A (ja) 半導体装置および電力増幅器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant