CN110190121A - 具有瞬时剂量率辐射加固结构的横向soi高压器件 - Google Patents

具有瞬时剂量率辐射加固结构的横向soi高压器件 Download PDF

Info

Publication number
CN110190121A
CN110190121A CN201910456675.XA CN201910456675A CN110190121A CN 110190121 A CN110190121 A CN 110190121A CN 201910456675 A CN201910456675 A CN 201910456675A CN 110190121 A CN110190121 A CN 110190121A
Authority
CN
China
Prior art keywords
type impurity
region
well region
dose rate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910456675.XA
Other languages
English (en)
Other versions
CN110190121B (zh
Inventor
周锌
赵凯
师瑞鑫
乔明
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910456675.XA priority Critical patent/CN110190121B/zh
Publication of CN110190121A publication Critical patent/CN110190121A/zh
Application granted granted Critical
Publication of CN110190121B publication Critical patent/CN110190121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种具有瞬时剂量率辐射加固结构的横向SOI高压器件，包括第二型掺杂杂质半导体衬底、第一型掺杂杂质漂移区、第二型掺杂杂质阱区、第二型掺杂杂质接触区、第一型掺杂杂质源区、第一型掺杂杂质阱区、第一型掺杂杂质漏区、栅氧化层、埋氧层、栅电极、源电极和漏电极；多个绝缘埋层覆盖第一型掺杂杂质漂移区和第二型掺杂杂质阱区的交界处；本发明提供的横向高压器件可减少瞬时光电流的产生并避免寄生效应引起器件的烧毁，以此来提高器件抗瞬时剂量率辐射的能力。

Description

具有瞬时剂量率辐射加固结构的横向SOI高压器件
技术领域
本发明属于半导体功率器件领域，具体涉及一种具有瞬时剂量率辐射加固结构的横向SOI高压器件。
背景技术
以高压LDMOS为代表的可集成功率器件以易集成、开关速度快等优点广泛应用于各种电力电子系统中，在运载火箭、卫星、空间站等航空航天、军事国防领域占据重要地位。这些领域的电路系统在工作中经常面临着宇宙空间辐射或核爆等各种辐射的冲击，由此产生的瞬时剂量率辐射效应会在极短的时间内，在器件中引起较强的瞬态光电流。光电流在器件中流动可能导致错误信号的输出；引起寄生器件开启；情况更为严重时会使得器件烧毁，造成灾难性的后果。
发明内容
本发明针对瞬时剂量率辐射效应会在极短的时间内，在器件中引起较强的瞬态光电流的致使器件性能退化甚至失效的问题，提出了一种具有瞬时剂量率辐射加固结构的横向高压器件。该器件在漂移区和源端阱区形成的PN结部分增加部分氧化层，从而减少瞬时剂量率辐射产生的电子空穴对的数目，来降低光电流，有效地避免了寄生晶体管开启。
为实现上述发明目的，本发明技术方案如下：
一种具有瞬时剂量率辐射加固结构的横向SOI高压器件，包括第二型掺杂杂质半导体衬底30、所述第二型掺杂杂质半导体衬底30之上的埋氧层20、所述埋氧层20之上的第一型掺杂杂质漂移区40和第二型掺杂杂质阱区31；第一型掺杂杂质漂移区40形成于第二型掺杂杂质阱区31右侧；还包括第二型掺杂杂质阱区31内部的第二型掺杂杂质接触区32和第一型掺杂杂质源区42、所述第一型掺杂杂质漂移区40内右侧的第一型掺杂杂质阱区41、第一型掺杂杂质阱区41之中的第一型掺杂杂质漏区43，多个绝缘埋层覆盖第一型掺杂杂质漂移区40和第二型掺杂杂质阱区31的交界处；还包括第一型掺杂杂质漂移区40之中的浅槽隔离层21、形成于所述第二型掺杂杂质阱区31与第一型掺杂杂质漂移区40的上方的栅氧化层22、形成于所述栅氧化层22之上的栅电极51、形成于所述第二型掺杂杂质接触区32和第一型掺杂杂质源区42上方的的源电极50，形成于所述第一型掺杂杂质漏区43上方的漏电极52。
作为优选方式，所述多个绝缘埋层由上至下依次变厚，多个绝缘埋层位于第一型掺杂杂质漂移区40和第二型掺杂杂质阱区31交界处。
作为优选方式，所述多个绝缘埋层的左边缘延伸至源电极50正下方。
作为优选方式，所述第二型掺杂杂质阱区31和第一型掺杂杂质阱区41都不与埋氧层20相交；绝缘埋层中最靠近埋氧层20的第一绝缘埋层231形成于第二型掺杂杂质阱区31底部，第一绝缘埋层231左侧延伸至器件左侧边缘源电极50正下方，其余绝缘埋层左侧不延伸至器件左侧边缘源电极50正下方。
作为优选方式，所述的第一型掺杂杂质为施主型时，第二型掺杂杂质为受主型，此时，电极相对于源极偏置在正电位；所述第一型掺杂杂质为受主型时，第二型掺杂杂质为施主型，此时，电极相对于源极偏置在负电位。
作为优选方式，所述第一型掺杂杂质漏区43替换为第二型掺杂杂质集电区33，当替换为第二型掺杂杂质集电区33时，所述横向高压器件为横向绝缘栅双极性晶体管。
作为优选方式，绝缘埋层的材料为二氧化硅、高K或低K材料。
作为优选方式，所述栅氧化层22两侧分别与第一型掺杂杂质源区42和浅槽隔离层21相连，且部分覆盖第一型掺杂杂质源区42和浅槽隔离层21。
作为优选方式，所述浅槽隔离层21右侧边缘被第一型掺杂杂质阱区41包围。
进一步地，所述栅电极51材料为多晶硅。
进一步地，所述源电极50和漏电极52材料为金属。
本发明的有益效果为：
1、本发明提供的具有瞬时剂量率辐射加固结构的横向高压器件在第一型掺杂杂质漂移区40和第二型掺杂杂质阱区31交界处形成绝缘埋层，位于交界面两侧，并包含交界面，减少了第一型掺杂杂质漂移区40和第二型掺杂杂质阱区31形成的PN结的结面积，因此减少了瞬时剂量率产生的电子空穴对的数目，降低了光电流的强度，有效地避免了寄生晶体管开启。
2、本发明所述的横向高压器件可基于标准金属氧化物半导体工艺实现，具有良好的兼容性。
附图说明
图1为常规的横向SOI高压器件的二维示示意图。
图2为本发明实施例1的二维整体结构示意图。
图3为本发明实施例2提供的一种具有瞬时剂量率辐射加固结构的横向SOI高压器件的二维示意图。
图4为本发明实施例3提供的一种具有瞬时剂量率辐射加固结构的横向SOI高压器件的二维示意图。
图5为本发明实施例4提供的一种具有瞬时剂量率辐射加固结构的横向SOI高压器件的二维示意图。
其中，20为埋氧层，21为浅槽隔离层，22为栅氧化层，23为绝缘介质埋层，30为第二型掺杂杂质半导体衬底，31为第二型掺杂杂质阱区，32为第二型掺杂杂质接触区，33为第二型掺杂杂质集电区，40为第一型掺杂杂质漂移区，41为第一型掺杂杂质阱区，42为第一型掺杂杂质源区，43为第一型掺杂杂质漏区，50为源电极，51为栅电极，52为漏电极，231为第一绝缘埋层，232为第二绝缘埋层，233为第三绝缘埋层，234为第4绝缘埋层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图2所示，本实施例的一种具有瞬时剂量率辐射加固结构的横向SOI高压器件，包括第二型掺杂杂质半导体衬底30、所述第二型掺杂杂质半导体衬底30之上的埋氧层20、所述埋氧层20之上的第一型掺杂杂质漂移区40和第二型掺杂杂质阱区31；第一型掺杂杂质漂移区40形成于第二型掺杂杂质阱区31右侧；还包括第二型掺杂杂质阱区31内部的第二型掺杂杂质接触区32和第一型掺杂杂质源区42、所述第一型掺杂杂质漂移区40内右侧的第一型掺杂杂质阱区41、第一型掺杂杂质阱区41之中的第一型掺杂杂质漏区43，4个绝缘埋层231-234覆盖第一型掺杂杂质漂移区40和第二型掺杂杂质阱区31的交界处；还包括第一型掺杂杂质漂移区40之中的浅槽隔离层21、形成于所述第二型掺杂杂质阱区31与第一型掺杂杂质漂移区40的上方的栅氧化层22、形成于所述栅氧化层22之上的栅电极51、形成于所述第二型掺杂杂质接触区32和第一型掺杂杂质源区42上方的的源电极50，形成于所述第一型掺杂杂质漏区43上方的漏电极52。
进一步地，所述栅氧化层22两侧分别与第一型掺杂杂质源区42和浅槽隔离层21相连，且部分覆盖第一型掺杂杂质源区42和浅槽隔离层21。
进一步地，所述浅槽隔离层21右侧边缘被第一型掺杂杂质阱区41包围。
进一步地，所述栅电极51材料为多晶硅。
进一步地，所述源电极50和漏电极52材料为金属。
进一步地，绝缘埋层的材料可为二氧化硅，高K或低K材料。
进一步地，所述的第一型掺杂杂质为施主型时，第二型掺杂杂质为受主型，此时，电极相对于源极偏置在正电位；所述第一型掺杂杂质为受主型时，第二型掺杂杂质为施主型，此时，电极相对于源极偏置在负电位。
实施例2
如图3所示，本实施例与实施例1的区别为：所述多个绝缘埋层由上至下依次变厚，多个绝缘埋层位于第一型掺杂杂质漂移区40和第二型掺杂杂质阱区31交界处。这样有效地减少了器件受到瞬时剂量率辐射之后产生电子空穴对的区域，即是减少了器件受到瞬时剂量率辐射之后产生电子空穴对的的数目，减少了光电流。
实施例3
如图4所示，本实施与实施例1的区别为：所述第二型掺杂杂质阱区31和第一型掺杂杂质阱区41都不与埋氧层20相交；绝缘埋层中最靠近埋氧层20的第一绝缘埋层231形成于第二型掺杂杂质阱区31底部，第一绝缘埋层231左侧延伸至器件左侧边缘源电极50正下方，其余绝缘埋层左侧不延伸至器件左侧边缘源电极50正下方。
实施例4
如图5所示，本实施例与实施例1的区别为：所述第一型掺杂杂质漏区43替换为第二型掺杂杂质集电区33；当为第一型掺杂杂质漏区43时，所述横向高压器件为横向扩散金属氧化物场效应晶体管(LDMOS)，当替换为第二型掺杂杂质集电区33时，所述横向高压器件为横向绝缘栅双极性晶体管(LIGBT)。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种具有瞬时剂量率辐射加固结构的横向SOI高压器件，其特征在于：包括第二型掺杂杂质半导体衬底(30)、所述第二型掺杂杂质半导体衬底(30)之上的埋氧层(20)、所述埋氧层(20)之上的第一型掺杂杂质漂移区(40)和第二型掺杂杂质阱区(31)；第一型掺杂杂质漂移区(40)形成于第二型掺杂杂质阱区(31)右侧；还包括第二型掺杂杂质阱区(31)内部的第二型掺杂杂质接触区(32)和第一型掺杂杂质源区(42)、所述第一型掺杂杂质漂移区(40)内右侧的第一型掺杂杂质阱区(41)、第一型掺杂杂质阱区(41)之中的第一型掺杂杂质漏区(43)，多个绝缘埋层覆盖第一型掺杂杂质漂移区(40)和第二型掺杂杂质阱区(31)的交界处；还包括第一型掺杂杂质漂移区(40)之中的浅槽隔离层(21)、形成于所述第二型掺杂杂质阱区(31)与第一型掺杂杂质漂移区(40)的上方的栅氧化层(22)、形成于所述栅氧化层(22)之上的栅电极(51)、形成于所述第二型掺杂杂质接触区(32)和第一型掺杂杂质源区(42)上方的的源电极(50)，形成于所述第一型掺杂杂质漏区(43)上方的漏电极(52)。
2.根据权利要求1所述的具有瞬时剂量率辐射加固结构的横向SOI高压器件，其特征在于：所述多个绝缘埋层由上至下依次变厚，多个绝缘埋层位于第一型掺杂杂质漂移区(40)和第二型掺杂杂质阱区(31)交界处。
3.根据权利要求1所述的具有瞬时剂量率辐射加固结构的横向SOI高压器件，其特征在于：所述多个绝缘埋层的左边缘延伸至源电极(50)正下方。
4.根据权利要求1所述的具有瞬时剂量率辐射加固结构的横向SOI高压器件，其特征在于：所述第二型掺杂杂质阱区(31)和第一型掺杂杂质阱区(41)都不与埋氧层(20)相交；绝缘埋层中最靠近埋氧层(20)的第一绝缘埋层(231)形成于第二型掺杂杂质阱区(31)底部，第一绝缘埋层(231)左侧延伸至器件左侧边缘源电极(50)正下方，其余绝缘埋层左侧不延伸至器件左侧边缘源电极(50)正下方。
5.根据权利要求1至4任意一项所述的具有瞬时剂量率辐射加固结构的横向SOI高压器件，其特征在于：所述的第一型掺杂杂质为施主型时，第二型掺杂杂质为受主型，此时，电极相对于源极偏置在正电位；所述第一型掺杂杂质为受主型时，第二型掺杂杂质为施主型，此时，电极相对于源极偏置在负电位。
6.根据权利要求1至4任意一项所述的具有瞬时剂量率辐射加固结构的横向SOI高压器件，其特征在于：所述第一型掺杂杂质漏区(43)替换为第二型掺杂杂质集电区(33)，当替换为第二型掺杂杂质集电区(33)时，所述横向高压器件为横向绝缘栅双极性晶体管。
7.根据权利要求1所述的具有瞬时剂量率辐射加固结构的横向SOI高压器件，其特征在于：绝缘埋层的材料为二氧化硅、高K或低K材料。
8.根据权利要求1所述的具有瞬时剂量率辐射加固结构的横向SOI高压器件，其特征在于：所述栅氧化层(22)两侧分别与第一型掺杂杂质源区(42)和浅槽隔离层(21)相连，且部分覆盖第一型掺杂杂质源区(42)和浅槽隔离层(21)。
9.根据权利要求1所述的具有瞬时剂量率辐射加固结构的横向SOI高压器件，其特征在于：所述浅槽隔离层(21)右侧边缘被第一型掺杂杂质阱区(41)包围。
CN201910456675.XA 2019-05-29 2019-05-29 具有瞬时剂量率辐射加固结构的横向soi高压器件 Active CN110190121B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910456675.XA CN110190121B (zh) 2019-05-29 2019-05-29 具有瞬时剂量率辐射加固结构的横向soi高压器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910456675.XA CN110190121B (zh) 2019-05-29 2019-05-29 具有瞬时剂量率辐射加固结构的横向soi高压器件

Publications (2)

Publication Number Publication Date
CN110190121A true CN110190121A (zh) 2019-08-30
CN110190121B CN110190121B (zh) 2023-04-25

Family

ID=67718520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910456675.XA Active CN110190121B (zh) 2019-05-29 2019-05-29 具有瞬时剂量率辐射加固结构的横向soi高压器件

Country Status (1)

Country Link
CN (1) CN110190121B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113030688A (zh) * 2021-03-09 2021-06-25 中国科学院国家空间科学中心 半导体器件瞬态剂量率效应激光模拟装置及评估系统
CN113161422A (zh) * 2021-05-19 2021-07-23 电子科技大学 低辐射漏电的高压ldmos器件结构
CN113270423A (zh) * 2021-05-08 2021-08-17 电子科技大学 一种抗辐射soi器件及制造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007061531A2 (en) * 2005-10-14 2007-05-31 Silicon Space Technology Corporation Radiation hardened isolation structures and fabrication methods
US20080268585A1 (en) * 2007-01-31 2008-10-30 Andreas Gehring Soi device having a substrate diode with process tolerant configuration and method of forming the soi device
CN101488524A (zh) * 2009-02-27 2009-07-22 东南大学 高压n型绝缘体上硅的金属氧化物半导体管
CN101923596A (zh) * 2010-09-08 2010-12-22 北京大学 一种估算集成电路辐照效应的方法
JP2011054772A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置
US20150069509A1 (en) * 2013-09-06 2015-03-12 SK Hynix Inc. Semiconductor device
US20150145039A1 (en) * 2013-11-26 2015-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having drain side contact through buried oxide
CN105115994A (zh) * 2015-07-22 2015-12-02 武汉数字派特科技有限公司 一种数字pet能量参数化校正方法及系统
CN106611778A (zh) * 2017-01-10 2017-05-03 电子科技大学 一种新型的抗辐照器件结构
CN106684136A (zh) * 2017-02-27 2017-05-17 电子科技大学 一种soi横向绝缘栅双极晶体管
CN106876456A (zh) * 2017-02-28 2017-06-20 电子科技大学 低关断损耗双栅soi‑ligbt器件结构
CN109411541A (zh) * 2018-10-31 2019-03-01 电子科技大学 一种具有低比导通电阻的横向高压器件

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007061531A2 (en) * 2005-10-14 2007-05-31 Silicon Space Technology Corporation Radiation hardened isolation structures and fabrication methods
US20080268585A1 (en) * 2007-01-31 2008-10-30 Andreas Gehring Soi device having a substrate diode with process tolerant configuration and method of forming the soi device
CN101488524A (zh) * 2009-02-27 2009-07-22 东南大学 高压n型绝缘体上硅的金属氧化物半导体管
JP2011054772A (ja) * 2009-09-02 2011-03-17 Renesas Electronics Corp 半導体装置
CN101923596A (zh) * 2010-09-08 2010-12-22 北京大学 一种估算集成电路辐照效应的方法
US20150069509A1 (en) * 2013-09-06 2015-03-12 SK Hynix Inc. Semiconductor device
US20150145039A1 (en) * 2013-11-26 2015-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having drain side contact through buried oxide
CN105115994A (zh) * 2015-07-22 2015-12-02 武汉数字派特科技有限公司 一种数字pet能量参数化校正方法及系统
CN106611778A (zh) * 2017-01-10 2017-05-03 电子科技大学 一种新型的抗辐照器件结构
CN106684136A (zh) * 2017-02-27 2017-05-17 电子科技大学 一种soi横向绝缘栅双极晶体管
CN106876456A (zh) * 2017-02-28 2017-06-20 电子科技大学 低关断损耗双栅soi‑ligbt器件结构
CN109411541A (zh) * 2018-10-31 2019-03-01 电子科技大学 一种具有低比导通电阻的横向高压器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113030688A (zh) * 2021-03-09 2021-06-25 中国科学院国家空间科学中心 半导体器件瞬态剂量率效应激光模拟装置及评估系统
CN113030688B (zh) * 2021-03-09 2021-10-08 中国科学院国家空间科学中心 半导体器件瞬态剂量率效应激光模拟装置及评估系统
CN113270423A (zh) * 2021-05-08 2021-08-17 电子科技大学 一种抗辐射soi器件及制造方法
CN113161422A (zh) * 2021-05-19 2021-07-23 电子科技大学 低辐射漏电的高压ldmos器件结构

Also Published As

Publication number Publication date
CN110190121B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
CN110190121A (zh) 具有瞬时剂量率辐射加固结构的横向soi高压器件
US11854909B2 (en) Semiconductor structure and method for manufacturing thereof
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
US20140054695A1 (en) High Side Gate Driver Device
US20190081045A1 (en) High-voltage semiconductor device
CN103730449B (zh) 半导体装置用的先进法拉第屏蔽
CN109904237A (zh) 具有瞬时剂量率辐射加固结构的横向soi高压器件
CN102163574A (zh) 绝缘体上硅器件及其制造方法
CN107331707A (zh) 具有抗单粒子效应的vdmos器件
KR101571615B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN113594256B (zh) 一种高压抗单粒子辐照的psoi ldmos器件结构
CN104752500B (zh) 射频ldmos器件及工艺方法
CN109671706B (zh) 一种基于p型外延的jcd集成器件及其制备方法
JPS61248459A (ja) 相補形ｍｉｓ半導体集積回路
US10256340B2 (en) High-voltage semiconductor device and method for manufacturing the same
JP4458112B2 (ja) 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ
US8698194B2 (en) Semiconductor integrated circuit with high withstand voltage element forming trench isolation on substrate
JPS61290753A (ja) 相補形ｍｉｓ半導体集積回路装置
CN109671707B (zh) 一种集成vdmos的jcd集成器件及其制备方法
Cham et al. A study of the trench surface inversion problem in the trench CMOS technology
CN112186028A (zh) 一种集成npn穿通三极管的屏蔽栅mosfet器件
CN102208449A (zh) 一种soi体接触mos晶体管及其形成方法
CN102184911A (zh) 大功率高频器件密勒寄生电容屏蔽结构
CN106206565A (zh) 二极管与二极管串电路
Wu et al. Study of the single-event burnout triggering criteria and hardening of the 550 V SOI lateral-IGBT

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant