CN110190034A - 包括具有经由开口安装的芯片和部件的载体的封装 - Google Patents

包括具有经由开口安装的芯片和部件的载体的封装 Download PDF

Info

Publication number
CN110190034A
CN110190034A CN201910132595.9A CN201910132595A CN110190034A CN 110190034 A CN110190034 A CN 110190034A CN 201910132595 A CN201910132595 A CN 201910132595A CN 110190034 A CN110190034 A CN 110190034A
Authority
CN
China
Prior art keywords
carrier
encapsulation
electronic chip
contact openings
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910132595.9A
Other languages
English (en)
Other versions
CN110190034B (zh
Inventor
T·沙夫
T·迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110190034A publication Critical patent/CN110190034A/zh
Application granted granted Critical
Publication of CN110190034B publication Critical patent/CN110190034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种封装(100)，其包括：载体(102)；至少一个电子芯片(104)，其安装在载体(102)的一侧上；包封体(108)，其至少部分地包封所述至少一个电子芯片(104)并且部分地包封载体(102)；以及至少一个部件(110)，其经由至少一个接触开口(116)附接到载体(102)的相对的另一侧。

Description

包括具有经由开口安装的芯片和部件的载体的封装
技术领域
本发明涉及封装、电子装置、制造封装的方法、使用的方法、以及器件。
背景技术
可以将封装表示为包封的电子芯片，其具有延伸至包封体之外的电连接并且安装到电子外设(例如，在印刷电路板上)。
封装成本是该行业的重要驱动因素。与此相关的是性能、尺寸以及可靠性。不同的封装解决方案是各种各样的，并且必须解决应用需求。有些应用要求高性能，而对于其它应用，可靠性是最优先考虑的，但它们都要求尽可能最低的成本。
发明内容
可能需要以简单且可靠的方式制造具有高功能水平的封装。
根据示例性实施例，提供了一种封装，其包括：载体；安装在载体的一侧上的至少一个电子芯片；至少部分地包封所述至少一个电子芯片并且部分地包封载体的包封体；以及经由至少一个接触开口附接到载体的相对的另一侧的至少一个部件。
根据另一个示例性实施例，提供了一种封装，其包括：载体；安装在载体上的电子芯片；至少部分地包封电子芯片并且部分地部分载体的包封体；以及部件，其经由包封体中的至少一个接触开口附接到载体，以便在电子芯片和部件之间建立导电连接。
根据另一个示例性实施例，提供了一种电子装置，其包括安装基底(特别是印刷电路板，PCB)、以及安装在安装基底上的具有以上所提到的特征的封装。
根据另一个示例性实施例，提供了一种制造封装的方法，其中，所述方法包括：将至少一个电子芯片安装在载体的一侧上；通过包封体至少部分地包封至少一个电子芯片并且部分地包封载体；以及此后通过开口将至少一个部件附接到载体的相对的另一侧。
根据另一个示例性实施例，提供了一种制造封装的方法，其中，所述方法包括将电子芯片安装在载体上；通过包封体至少部分地包封电子芯片并且部分地包封载体；以及此后通过开口将部件附接到载体，以便在电子芯片和部件之间建立导电连接。
根据另一个示例性实施例，具有以上所提到的特征的封装用于DC-DC转换器(特别是具有集成驱动器和/或控制器)。例如，这种DC-DC转换器可以用于微载荷点应用。
根据另一个示例性实施例，提供了一种与用于形成封装的另一器件相连接的器件，其中，器件包括：载体；安装在载体的一侧上的至少一个电子芯片；至少部分地包封至少一个电子芯片并且部分地包封载体的包封体；以及至少一个接触开口，其被配置为将另一器件的至少一个部件电连接到载体的相对的另一侧。
根据本发明的示例性实施例，提供了一种封装架构，其中，电子芯片(半导体管芯)安装在(特别是焊接到)载体(例如，引线框架)的第一表面上，以形成第一子组件。第一子组件被包封(例如，被制模)，以使得一个、二个或者更多个接触开口形成在载体的第二表面。在该包封之后，可以在一个或多个接触开口处安装部件或者包括这种部件的第二子组件。通过使用包围至少一个电子芯片的一个或多个接触开口来附接至少一个部件，可以实现组装的高简便性和封装的高可靠性。同时，由于至少一个电子芯片已经在所定义的位置处被固定就位在包封体内，所以事实是在附接至少一个部件时就已经包封了至少一个电子芯片，从而获得了适当的位置精度。更有利的是，所描述的制造架构非常简单且快捷，并且允许获得具有集成部件功能的紧凑封装。在实施例中，提供了一种半导体封装，在该半导体封装上，通过一个或多个开口、凹陷或者具体而言延伸穿过包封体的贯通孔来组装(优选通过焊接)另一部件。在载体的器件的顶部上组装(优选但不一定是同样独立地包封)部件(例如，诸如电感器的无源器件)，例如，采用表面安装器件(SMD)形式的芯片和包封体已被证明是一种非常有效的电气架构，其同时确保了节省空间的设计。通过以上所描述的办法，特别地，可以以低工作量制造优选被配置作为微载荷点应用的DC-DC转换器。
进一步的示例性实施例的描述
以下，将解释封装、电子装置、器件、以及方法的进一步的示例性实施例。
在本申请的上下文中，术语“封装”可以特别表示具有至少一个外部电接触部的至少一个至少部分包封的电子芯片。
术语“电子芯片”可以特别表示在其表面部分中具有至少一个集成电路元件(例如，二极管或者晶体管)的半导体芯片。电子芯片可以是裸管芯，也可以是已经封装或者包封的。
在本申请的上下文中，术语“包封体”可以特别表示包围(例如，密闭地包围)电子芯片和载体的部分以提供机械保护、电绝缘、并且任选地有助于操作期间的热去除的充分电绝缘、并且优选地导热的材料。例如，这种包封体可以是模制化合物。
在本申请的上下文中，术语“载体”可以特别表示充当用于一个或多个芯片的支撑物并且也可以有助于芯片与一个或多个部件之间的电互连的导电结构。换句话说，载体可以实现机械支撑功能和电连接功能。
在本申请的上下文中，术语“部件”可以特别表示可以连接到载体以向封装提供其电子功能的任何电子构件。特别地，部件可以是诸如电感器(特别是线圈)、电容器(例如，陶瓷电容器)、欧姆电阻、电感、二极管、变压器等无源部件。特别地，可以将不能够通过另一个电信号控制电流的部件表示为无源部件。然而，部件也可以是有源部件，特别地，有源部件可以是能够通过另一个电信号控制电流的部件。有源部件可以是具有放大信号或者产生功率增益的能力的模拟电子滤波器、振荡器、晶体管或者不同的集成电路元件。特别地，部件可以是任何表面安装器件(SMD)，可以是传感器、发光二极管或者激光二极管。在另一个实施例中，部件也是封装，特别是包封的另一电子芯片。
在本申请的上下文中，术语“微载荷点”(即，微-POL，μPOL)可以特别表示用于较小载荷的电源(例如，电压供应源或者电流源)。例如，其可以表示这种电源：其通过放置接近其使用点的个体电源调节器(例如，线性或者DC-DC)来解决高性能半导体(例如，微控制器或者ASIC)所要求的高峰值电流需求和低噪声边限的挑战。
在实施例中，封装被配置为微载荷点封装。例如，这种微载荷点应用可以被配置为DC/DC电压转换器(特别是由半桥实现)。可以利用低负荷(例如，用于操作计算机中的Wi-Fi模块)并且利用相对低的电流值(例如，在1A和10A之间的范围内)对这种微载荷点应用进行操作。因此，与处理器或者对应应用所需的电流要求(例如，要求100A的电流)相比，微载荷点应用可以具有显著较低的电流要求。
在实施例中，至少一个接触开口可以形成在包封体中，并且可以被配置为穿过从其外表面向上延伸至载体的包封体部分并且被包封体材料横向包围的贯通孔。这种一个或多个接触开口可以形成在与其中包封了至少一个电子芯片的包封体的另一部分相对或者背离的包封体的部分中。
在实施例中，载体是金属载体，特别是引线框架。在本申请的上下文中，术语“引线框架”可以特别表示被配置为片状金属结构的载体的优选示例，其可以被穿孔或图案化，以便形成用于安装芯片的引线框架区段、以及作为用于在芯片安装在引线框架上时将封装电连接到电子环境的引脚区段的连接引线。在实施例中，引线框架可以是能够例如通过冲压或者蚀刻被图案化的金属板(特别是，由铜制造)。将载体形成为引线框架是成本高效的并且是机械和电气方面高度有利的配置，其中，芯片与部件的低欧姆连接可以与引线框架的鲁棒的支撑能力相结合。另外，引线框架可以有助于封装的导热性，并且可以去除由于引线框架的金属(特别是铜)材料的高导热性所导致的在芯片和部件的操作期间所产生的热量。由于其简单性，引线框架或者任何其它金属载体可以是优选的。
在实施例中，至少一个电子芯片包括由控制器电路、驱动器电路、以及功率半导体电路组成的组中的至少一个。可以将所有这些电路集成到一个半导体芯片中，或者单独集成在不同芯片中。例如，可以通过芯片实现对应的功率半导体应用，其中，这种功率半导体芯片的集成电路元件可以包括至少一个晶体管(特别是MOSFET、金属氧化物半导体场效应晶体管)、至少一个二极管等。特别地，可以制造实现了半桥功能、全桥功能等的电路。
在实施例中，通过单独的包封体(即，可以在物理上与芯片和载体的包封体不同的另一包封体)至少部分地嵌入至少一个部件。换句话说，在封装中可以提供两个单独的包封体，并且可以执行两个单独的包封工序。例如，可能通过第一包封体(例如，第一模制化合物)将至少一个电子芯片与载体的一部分包封在一起。另外，还可能在将至少一个部件附接到包封的电子芯片之前包封至少一个部件的一部分。
在实施例中，封装包括至少部分包封载体、至少一个电子芯片、包封体以及至少一个部件的公共或总体包封体。因此，也可能一方面包封(特别地，通过另一模制工序，更特别地，通过二次模制工序)载体的已组装的子组件、芯片以及包封体，另一方面也可能通过又一个包封体来包封部件和另一包封体，作为用于机械地保护封装的所有构成部分的鲁棒的外壳。
在实施例中，至少一个电子芯片和载体的包封体和/或至少一个部件的单独的包封体和/或总体包封体中的任一者包括模制化合物。因此，相应的包封体可以包括模制件，特别是塑料模制件。例如，可以通过将一个或多个主体放置在上模制工具和下模制工具之间并且向其中注入液体模制材料，来提供对应的包封主体(特别是具有载体、部件的芯片)。在模制材料固化之后，完成了包封体的形成。如果希望的话，可以利用改进其特性(例如，其热去除特性)的颗粒物来填充模制件。
在一个实施例中，形成至少一个接触开口中的至少一个作为包封体中的接触开口(例如，参见图5和图10)。另外或者替代地，可以由载体的弯曲部分来定义至少一个接触开口中的至少一个(例如，参见图9，左手侧)。另外或者替代地，可以由镀敷结构定义至少一个接触开口中的至少一个(例如，参见图9，右手侧)。于是，在某些实施例中，可以将部件附接于其上的一个或多个接触开口可以是刻痕，特别是包封体中的刻痕。然而，它们也可以被体现为引线框架或者其它载体的弯折部分，和/或通过镀敷来体现。因此，接触开口中的至少一个也可以是平面的，或甚至是突起的。
在实施例中，至少一个电子芯片包括连接到载体的至少一个导电连接元件。例如，至少一个导电连接元件包括由至少一个柱(特别是至少一个铜柱)、焊料凸块、或者焊料球组成的组中的至少一个。特别优选的是实施多个(优选为铜)柱，即，导电(例如，圆柱形)结构或者杆状物，以用于在芯片和载体之间建立导电连接。利用这种柱，有可能在电子芯片和载体之间获得充分大的距离，以避免不希望的电耦合路径。特别是，可以将优选提供有一个或多个柱的至少一个电子芯片安装(优选为焊接)到载体(特别是诸如引线框架的芯片载体)之下的包封的(特别是模制的)封装子组件中，并且可以将部件安装(例如，焊接)在该封装子组件的顶部，以完成封装的形成。例如，这种柱可以是通过在电子芯片上进行镀敷而形成的圆柱状或者杆状结构。例如，这种柱可以具有至少0.2、特别是至少0.5、更特别地是至少1的高宽比(即，长度与直径之间的比率)。具有充分高的高宽比的柱有利于所描述的目的，因为它们能够固定并电接触下方布置的芯片，而没有形成不希望的电路径的风险。
在实施例中，相对于包封体暴露至少一个电子芯片的至少一个主表面(特别是，背离部件的下主表面。换句话说，可以利用包封体仅部分地覆盖至少一个电子芯片，以使电子芯片的至少表面部分保持不被包封体材料覆盖。特别是，有可能暴露至少一个电子芯片的金属焊盘、至少一个电子芯片的半导体表面、和/或附接到至少一个电子芯片的散热器。允许至少一个电子芯片延伸到包封体之外促进并且简化了热去除，这对于功率半导体应用是极为重要的。作为散热器，例如有可能将具有高导热性的金属板(例如，由铜或者铝制造的)附接到电子芯片的被包封体材料覆盖并且暴露于封装环境的主表面，从而能够经由散热器从封装去除或者消散在封装的操作期间由至少一个电子芯片所产生的热量。
在实施例中，封装包括将至少一个电子芯片与载体电连接的至少一条接合线。接合线可以具有圆细丝形状或者扁平带形状，以使得接合线也可以被配置为接合带。通过一条或多条接合线建立连接是可以实施由铜和/或铝制成的接合线的简单工序。
作为通过一条或多条接合线的这种连接的另一替代方案，有可能通过提供一个或多个线夹来形成连接。在本申请的上下文中，术语“线夹”可以特别表示三维弯曲的连接元件，其包括导电材料并且是具有被连接到至少一个电子芯片和载体的区段的整体。
在实施例中，至少一个接触开口延伸至载体的导电部分，其中，至少一个导电接触部(特别是焊接接触部)延伸到至少一个接触开口中，以在至少一个部件和载体的导电部分之间建立导电连接。例如，至少一个部件可以包括延伸到至少一个接触开口中的至少一个导电接触部。通过采取该措施，有可能利用简单的焊接工序经由一个或多个接触开口将预先包封的部件与预先包封的电子芯片连接。这是非常简单的组装工序，具有高度的位置精度。这安全地防止了封装的所提到的子组件的错误组装。
在实施例中，至少一个电子芯片安装在载体的指状物结构上(而不是平面芯片焊盘上)。于是，在所描述的实施例中，并不是在使电子芯片的全部表面处于载体的管芯焊盘上的情况下安装电子芯片的整个主表面，这与该导电指状物相反，该导电指状物仅部分地支撑电子芯片的主表面，并且仅可以被引导至相应的芯片焊盘或者芯片的相应的导电连接元件。通过采取该措施，提供了也实现了以简单的方式形成复杂的电耦合路径的高度紧凑的配置。
在实施例中，载体的中心安装部分与至少一个电子芯片电连接，并且载体的外围安装部分与至少一个部件电连接。载体的这种中心(以及优选地主要)部分提供了可以用于接触一个或多个电子芯片的多条引线。横向边缘处的一条或多条剩余引线可以用于连接一个或多个部件。于是，可以提供依然允许建立更复杂的电耦合架构的非常紧凑的配置。
在实施例中，至少一个电子芯片和至少一个部件直接安装(特别是直接焊接、烧结或者胶合)在同一单个载体的两个相对主表面上。换句话说，焊接的材料、烧结材料和/或胶(特别是导电胶)可以是处于一方面的至少一个电子芯片和另一方面的载体之间的唯一的材料。对应地，焊接的材料、烧结材料和/或胶(特别是导电胶)可以是处于一方面的至少一个部件和另一方面的载体之间的唯一的材料。
在实施例中，彼此背离的至少一个电子芯片和至少一个部件的主表面(特别是全部主表面)中的至少一个被包封体材料完全覆盖，或者可以暴露于环境。特别地，所提到的主表面可以没有另一载体。于是，可以为至少一个电子芯片和至少一个部件仅提供单个载体，从而使所制造的封装紧凑并使制造工艺简单。
在实施例中，在被定向为朝向至少一个部件(例如，被朝向至少一个部件弯折)的至少一个接触开口处，载体包括至少一个局部升高部。于是，将要与部件的接触部直接电接触的载体的相应部分局部提升允许以低工作量和低深度形成至少一个接触开口或者凹陷，由此简化了制造工序并使电连接是高度可靠的。通过对应地弯折载体的相应部分，可以以简单的方式制造载体的相应的局部升高部分。
在实施例中，所述方法包括通过焊接来连接至少一个电子芯片和载体、和/或至少一个部件和载体、和/或封装和安装基底。如以上所提到的，烧结和胶合是焊接的替代方案。
优选地，所述方法包括：形成具有至少一个接触开口(特别是两个接触开口)的包封体，暴露载体的导电部分，以及将至少一个导电接触部(例如，其可以从至少一个部件延伸)插入对至少一个接触开口中，以由此在至少一个部件和至少一个电子芯片之间建立导电连接。所提到的工序是仅经由载体在芯片和部件之间建立可靠电连接的非常简单的工艺。
在实施例中，形成具有至少一个接触开口的包封体包括在包封期间、特别是通过膜辅助的模制来保护至少一个接触开口不受包封体的材料的影响。膜辅助的模制可以在模制件中实施一个或两个(例如，基于特氟隆的)膜，在加载材料之前，可以将所述膜向下吸入到其内表面上。当将具有预先安装的至少一个电子芯片的载体插入到包封工具(例如，模制形式)中时，其中要形成接触开口的封闭体积的部分可以被诸如膜的虚设材料临时覆盖。提供这种虚设材料阻止了在包封工艺期间包封体材料流入到至少一个接触开口的区域中。当在包封之后去除了虚设材料时，已经形成了一个或多个接触开口。
在另一个实施例中，形成具有至少一个接触开口的包封体包括在包封之后、特别是通过激光处理来去除已经形成的包封体的材料，以形成至少一个接触开口。例如，可以允许包封材料流到具有预先安装的至少一个电子芯片的载体的任何表面上。在完成包封工序之后，可以执行材料去除工序，以用于专门从一个或多个接触开口去除包封体的材料。这可以通过激光处理而精确并简单地完成。然而，也可以通过机械处理(例如，通过钻孔或者研磨)或者通过化学处理(例如，通过蚀刻)从一个或多个接触开口的位置去除包封体材料。
在实施例中，安装基底和至少一个部件位于至少一个电子芯片的相对的两侧上。特别地，安装基底可以被定位为紧邻至少一个电子芯片，并且背离至少一个部件。因此，至少一个包封的电子芯片和安装基底之间的传导路径的长度可以被保持为短。
在实施例中，载体的至少一条引线被朝向安装基底弯折。对应地，所述方法可以包括将载体的至少一条引线朝向至少一个电子芯片弯折，优选地使得至少一条弯折的引线的端部(特别是其自由端部或者腿)至少延伸到至少一个电子芯片的水平面。更特别地，至少一条弯折的引线的端部在向下方向上可以比至少一个电子芯片延伸得更深，或者可以延伸超过至少一个电子芯片。这使得空间消耗保持较小。换句话说，所提到的一条或多条引线可以背离至少一个附接部件而弯折。这使得至少一个包封的部件的组装工艺变得简单。
特别是，可以根据鸥翼配置(例如，比较图1和图5)、C-翼配置(比较图10的左手侧)、以及J-翼配置(比较图10的右手侧)弯折相应引线的延伸超过包封体的部分。鸥翼配置具有低竖直高度的优点，并且允许制造扁平封装。C-翼配置在横向方向上保持小的空间要求，并且提供了允许(例如，热感应的)机械负荷或者张力的均衡的弹性特性。J-翼配置也在横向方向上保持小的空间要求。
在实施例中，封装被配置为有引线封装。有引线封装(参见图1或者图5或者图10)包括延伸超过包封体的载体的引线。优选地，载体可以包括被背离部件向下弯折的至少一条引线。另外，至少一条弯折的引线可以在向下的方向上至少延伸到至少一个电子芯片的较低水平，或者甚至超过该水平。该配置特别紧凑，并且允许容易地连接封装与安装基底(例如PCB)。
在另一个实施例中，封装被配置为无引线封装。例如，图9中示出了无引线封装。无引线封装基本上不包括延伸到载体之外、超过包封体的引线。
在实施例中，封装的一个或多个电子芯片是功率半导体芯片。特别地，对于功率半导体芯片，电可靠性和机械完整性是所描述的制造工序可能会遇到的重要问题。能够被单片集成在这种半导体功率芯片中的可能集成电路元件是场效应晶体管(例如，绝缘栅双极晶体管或者金属氧化物半导体场效应晶体管)、二极管等。利用这种构成部分，有可能提供用于汽车应用、高频应用等的封装。能够由这种和其它功率半导体芯片和封装构成的电路的示例是半桥、全桥等。
作为用于半导体芯片的衬底或者晶片，可以使用半导体衬底，优选地使用硅衬底。替代地，可以提供氧化硅或者另一个绝缘体衬底。也有可能实施锗衬底或者III-V-半导体材料。例如，可以采用GaN或者SiC技术实施示例性实施例。
结合附图根据以下描述和所附权利要求，本发明的上述与其它目的、特性以及优点将变得显而易见，在附图中，由相似的附图标记表示相似的部分或元件。
附图说明
附图被包括以提供对本发明的示例性实施例的进一步理解并构成说明书的一部分，附图示出了本发明的示例性实施例。
在附图中：
图1示出了根据示例性实施例的具有有引线封装的电子装置的截面图。
图2至图5示出了根据示例性实施例的在制造图5中所示的封装期间所获得的结构的截面图。
图6示出了根据图5的封装的具有柱型连接元件的电子芯片的顶视图。
图7示出了根据图2的截面图的示出了连接到载体的图6的电子芯片的顶视图。
图8示出了根据图5的封装的顶视图。
图9示出了根据示例性实施例的无引线封装的截面图。
图10示出了根据示例性实施例的有引线封装的截面图。
具体实施方式
图中的图示是示意性的，并且不是按比例的。
在将参照附图更详细地描述示例性实施例之前，将总结一些总体的考虑，已经基于这些考虑开发了示例性实施例。
根据示例性实施例，可以提供具有一个或多个背负式(特别是无源)部件的芯片封装。
对于微载荷点(μPOL)应用，特别是对于较小载荷的电压供应源，典型的情况是，至少一个电子芯片(特别是一个或多个半导体芯片)被放置在一个或多个无源部件旁边。然而，这消耗了诸如印刷电路板(PCB)的安装基底上的宝贵的空间。这种互连也限制了电子功能的性能，特别是DC-DC转换器的性能。
常规方式是，将有源部件(即，一个或多个电子芯片)和无源部件(即，一个或多个电感器、电容器、或者电阻器)并排放置在PCB的主表面上或者PCB的相对侧上。
根据示例性实施例，提供了一种封装架构，其中，包封的芯片载体(特别是模制的引线框架)用于封装，并且在顶部上承载一个或多个背负式(特别是无源)部件(例如，电感器)。在这种封装中，可以利用柱(优选为铜柱)镀敷电子芯片(其可以包含控制器、驱动器、以及诸如用于半桥的功率-FET的一个或多个集成电路元件)。这些柱可以被放置并焊接到载体(例如，引线框架)的指定部分(特别是焊盘)。在包封(优选通过制模)之后，可以弯折载体的引线，以使得电子芯片定向为朝向载体的与安装基底相关的一侧(特别是PCB侧)。可以按照可以将(例如，无源)部件(例如，电感器)附接在封装的顶部的方式来提供与电子芯片相对的一侧上的包封体(例如，模制化合物)中的一个或多个接触开口。可以按照提供μPOL的完整功能的方式对该组合进行布线。
然而，本发明的示例性实施例不限于μPOL应用。不过，图中所示的实施例描述了这种应用，因为就μPOL应用而言，对应架构是高度有利的。
在实施例中，电子芯片(优选为具有铜柱)安装(特别是焊接)到诸如引线框架的载体。例如，这可以是扁平的或者包含下移安置(down-set)。所获得的子组件可以被包封(特别是制模)在非对称封装中。优选地，与电子芯片相对的一侧上的两个区域可以被保留开口(例如，通过膜辅助的模制)或者被后开口(例如，利用激光)。这两个区域可以在此后用作用于例如通过焊接或胶合来安装(例如，无源)部件(例如，电感器)的接触开口。例如，芯片载体的引线可以如图8中所示被配置。
在另一个实施例中，芯片的暴露部分可以提供在芯片背侧上。例如，这可以是硅部分或者金属化或者预先施加的散热器。通过将该暴露部分连接到安装基底(特别是连接到PCB)，芯片背侧可以连接到地电位或者另一个定义的电位。
在又一个实施例中，有可能提供至少一个其它或者附加的无源部件，例如，电容器(例如，自举电容器、陶瓷电容器等)或者电阻器(例如，用于修整热传感器)或者传感器(例如，热传感器)。
在另一个实施例中，电子芯片处的柱可以被省略并且可以由引线接合替代。电子芯片然后可以放置在载体的管芯焊盘上，并且利用一个或多个引线接合连接到其引线。在包封(特别是制模)之后，引线可以被弯折，以使得芯片的顶侧面向安装基底。另外，可以形成管芯焊盘的附加面积，以使得它们在封装顶侧上形成暴露的焊盘。
另一个实施例提供了无引线封装。先前的结构之一可以被模制，以使得引线不是外部的，但只按照无引线封装的方式形成焊盘。
图1示出了根据示例性实施例的具有模制有引线封装100的电子装置130的截面图。
电子装置130包括此处被配置为印刷电路板(PCB)的安装基底132。替代地，安装基底132也可以被配置为IMS(绝缘金属衬底)、DCB(直接铜接合)衬底、DAB(直接铝接合)衬底等。在安装基底132的上主表面上，形成例如铜的导电基底焊盘134。封装100通过连接结构136、特别是焊接结构安装在安装基底132的基底焊盘134上，连接结构136机械地和电气地将基底焊盘134与封装100的引线112耦合。从图1可以看出，封装100内部的安装基底132和无源部件110位于封装100内部的电子芯片104和载体102(其也包括引线112)的两个相对侧上。引线框架型芯片载体102的引线112的包封体外部部分朝向安装基底132向下弯折成鸥翼形状。引线112的端部区段焊接连接到基底焊盘134。
封装100(被组装在安装基底132上)包括由诸如铜的导电材料制造的引线框架型载体102。此处被体现为被配置用于升压转换器的智能功率半导体(其可以包括诸如控制器、驱动器等的功率半导体和集成电路(IC))的电子芯片104以导电方式安装在载体102的下主表面上。为此，电子芯片104的上主表面装备有多个导电连接元件114，它们在此处被体现为铜柱。这些连接元件114例如通过焊接而连接到载体102的下主表面。
此外，封装100包括完全包封安装了载体的电子芯片104的模制型包封体108。与此同时，包封体108包封载体102的部分，以使得仅有作为载体102的端部区段的引线112延伸超过包封体108。结果，封装100被配置为有引线封装100，其中，载体102包括突出到包封体108之外的多条引线112，它们被背离无源部件110向下弯折。
在形成包封体108的包封工序之后，以上所提到的、此处被体现为电感器的无源部件110附接到载体102的上主表面。在执行该附接工序之前，可以通过单独的另一包封体109任选地包封(例如，通过制模)无源部件110。于是，通过单独的包封体109部分地嵌入了无源部件110。因此，另一包封体109可以是不同于包封体108的主体。然而，替代地，有可能无源部件110(例如，电阻器)是未被包封的(特别是，是未被模制的)器件。无论是否被包封，部件110都可以被视为SMD(表面安装器件)部件。
然后，由无源部件110和另一包封体109构成的器件可以从上方附接到由电子芯片104、包封体108以及载体102构成的器件上。这两个子组件之间的连接可以通过焊接结构122(例如，焊接焊盘)形成，并且可以通过提供形成在下方器件的上表面部分中的开口(例如，接触开口，对比图3中的附图标记116)、结合形成在上方器件的下表面部分中的接触部(对比图5中的附图标记118)而简化。
通过该连接，无源部件110经由焊接结构122附接到载体102，以便经由载体102在电子芯片104和无源部件110之间建立导电连接。这实现了芯片104和部件110之间的电功能合作。
在所描述的实施例中，电子芯片104和无源部件110通过焊接而直接安装在同一单个载体102的两个相对的主表面上。在独立地通过包封体108包封电子芯片104并通过单独的另一包封体109包封无源部件110之后，实现了用于在无源部件110和电子芯片104之间建立导电接触的无源部件110在载体102上的附接。彼此背离的电子芯片104和无源部件110的所有主表面被包封体108的材料完全覆盖(在电子芯片104的情况下)，并且被另一单独的包封体109的材料完全覆盖(在无源部件110的情况下)。
从图1中也可以看出，封装100包括总体或者公共包封体179(例如，通过二次制模形成的模制化合物)，其包封由载体102、电子芯片104以及包封体108构成的第一器件、以及由部件110和另一包封体109构成的第二器件。于是，两个子组件的装配可能成为外部的另一封装工序的主要工作，以便将封装100的所有构成部分组合到整体包封体179的内部的一个单个整体。
图2至图5示出了根据另一个示例性实施例的在制造图5中所示的封装100期间所获得的结构的截面图。
参照图2，可以将具有位于其上主表面上并且向上延伸的连接元件114(其可以被体现为铜柱)的电子芯片104与引线框架型载体102的下主表面焊接连接。根据图2，载体102可以被体现为平面结构，其也可以替代地被弯折或者弯曲。于是，被配置为具有铜柱的管芯的电子芯片104连接到引线框架型载体102的下主表面，引线框架型载体102具有位于电子芯片104的中心部分上方的相邻引线框架指状物之间以及连接元件114之间的中断189。
参照图3，图3示出了通过将图2的结构插入在模制工具(未示出)中以及通过经由制模形成包封体108而获得的器件。可以执行制模工序以使得包封体108包括两个接触开口116，接触开口116延伸到包封体108中并且每个接触开口116暴露了载体102的相应的导电表面部分。换句话说，利用两个接触开口116形成包封体108，在相应开口116的相应底部，每个接触开口116暴露了载体102的相应的导电表面部分。
为了形成接触开口116，不同的选项是可能的。在一个实施例中，形成具有接触开口116的包封体108包括保护(例如，利用临时保护膜)接触开口116的区域以使其在包封工序期间不受包封体108的模制材料的影响。也可以根据膜辅助的模制来执行该工序，并且该工序从一开始就防止具有模制化合物材料的载体102的暴露部分的覆盖。在另一个实施例中，有可能在模制工序完成之后例如通过激光处理来去除包封体108的材料，以形成接触开口116(不具有以上所描述的保护)。在要形成的接触开口116的区域中有选择地利用激光光束进行处理，将专门去除这些区域中的包封体108的材料，从而能够形成接触开口116。
参照图4，载体102的引线112的突出到包封体108之外的部分被朝向安装基底132弯折，以建立鸥翼形状。引线112被向下弯折以在向下的方向上沿电子芯片104延伸，并且向上延伸至或甚至超过电子芯片104。
结果，获得了根据示例性实施例的器件171。器件171被配置为用于与另一器件173(图5中示出)电气和机械连接，以形成根据示例性实施例的封装100(也在图5中示出)。器件171包括载体102、安装在载体102的一侧上的电子芯片104、以及包封电子芯片104并包封载体102的部分的包封体108。接触开口116被配置为用于通过接触部118将另一器件173的部件110电连接到载体102的相对的另一侧(其中，接触部118可以形成器件171的部分，可以形成另一器件173的部分，或者可以被形成为与子组件171、173分开的部分)。
参照图5，具有预先包封的无源部件110的另一器件173在由接触开口116定义的载体102的暴露的上主表面处附接到器件171，预先包封的无源部件110已经被部分包封在另一包封体109中。替代地，也可以省略任选的另一包封体109，并且可以按照未包封状态安装部件110。在已经形成包封体108(即，由载体102和电子芯片104以及具有暴露的接触开口116的包封体108构成的已经包封的器件171)之后，执行所描述的工序。通过采取该措施，无源部件110经由与焊接主体或者无源部件110的接触部118协作的接触开口116而附接到载体102的暴露的上主表面部分，并且可以例如通过焊接而固定在那里。替代地，也可以在朝向包封在包封体108中的电子芯片104降低无源部件110之前在接触开口116中形成焊接主体118。接触部118和接触开口116被配置为互相对准，从而简化了两个子组件(即，一方面是具有芯片104和包封体108的载体102，并且另一方面是具有另一包封体109的无源部件110)的连接。这可以通过如下方式实现：将从无源部件110向下延伸的导电接触部118插入到形成在下方器件的上主表面处的接触开口116中，以由此通过焊接在无源部件110和电子芯片104之间建立导电连接。由此可以分别通过电子芯片104和无源部件110接触载体102的两个相对的主表面，并且载体102还形成了电子芯片104和无源部件110之间的电耦合。
图6示出了根据图5的封装100的具有柱型连接元件114的电子芯片104的顶视图。图7示出了根据图2的截面图的示出了连接到引线框架型载体102的图6的电子芯片104的顶视图。图8示出了根据图5的封装100的顶视图。
从图8可以看出，接触开口116暴露了载体102的相应的矩形面积。在图8的实施例中，引线框架型载体102包括14条(任何其它数量是可能的)引线112，在图8的视图中，引线112延伸到包封体108的两个相对侧之外，并且彼此平行地延伸。本领域技术人员将理解，作为图8中所示的配置的替代，许多其它引线配置是可能的。引线112可以延伸到包封体108的仅一侧之外，延伸到两侧(例如，相对侧，如图8中所示)之外，也可以从三侧或者从全部四侧延伸出来。
图9示出了根据另一个示例性实施例的无引线封装100的截面图。
与以上所描述的实施例相比，根据图9，载体102的引线112都不延伸超过包封体108。载体102的下横表面在封装100的底部被暴露以用于电接触的目的，由此建立了无引线配置。
作为与以上所描述的封装100的实施例的另一差别，图9的实施例包括接合线120(而不是从电子芯片104延伸的连接元件114)，接合线120将电子芯片104的焊盘186与载体102电连接。
作为与以上所描述的封装100的实施例的另一个差别，图9的实施例具有由载体102的暴露的弯曲部分定义的接触开口116(参见图9左手侧的附图标记183)。在这种实施例中，载体102也可以稍微突出到包封体108之外。除此之外，图9的实施例具有由镀敷结构181定义的另一接触开口116。例如，镀敷结构181可以完全处于形成在包封体108的表面中的开口中，或者可以突出成蘑菇状形式(未示出)。所描述的后一实施例可以通过在所有表面上镀敷充分厚的锡来制造。如所示，可以通过镀敷来沉积导电材料，以使得接触开口116被内衬有导电层，由此进一步简化并促进与对应的接触部118的可靠电连接。在优选实施例中，镀敷的接触部118可以被体现为诸如锡的镀敷的焊接材料。对于更简单的焊接工艺，目的可能是提供焊接容器并且使开口116平整。这在部件110的焊接之后将是不可见的，而是仅存在于子组件中。
图10示出了根据另一个示例性实施例的有引线封装100的截面图。
图10的实施例类似于图5的实施例。然而，根据图10，未提供另一包封体109。根据图10，部件110被横向焊接结构185横向接触，并且因此可以被配置作为例如SMD部件(特别是作为SMD电阻器)。在下文中，将描述图10和图5的两个实施例之间的另一主要差别。
图10的实施例被配置为具有沿离开部件110的方向向下弯折的引线112的有引线封装100。更确切地讲，引线112目前被沿向下的方向弯折到这种程度：它们向下延伸至电子芯片104或者超过电子芯片104。图10的左手侧的引线112形成有C-翼配置，而图10的右手侧的引线112被设计成J-翼配置。这两种配置提供了沿横向方向的高紧凑性。特别地，C-翼配置另外具有显著的弹性特性，这保护了封装100免遭因(例如，热感应的)机械载荷所导致的破坏。
从图10中也可以看出，电子芯片104的下主表面关于包封体108被暴露。此外，散热器197(此处，其被体现为具有高导热性的诸如铜板的金属板)附接到电子芯片104的暴露的下主表面。通过这种散热器197，可以通过散热器197有效地从封装100去除或者消散在封装100的操作期间所产生的、特别是来自电子芯片104(其可以是功率半导体芯片)的热能。
部件110也关于封装100的环境在其上主表面上被暴露。这在部件110具有要求暴露的表面的功能时特别有利。例如，暴露的部件110可以是经由暴露的上主表面发光的发光二极管，可以是激光二极管等。
从图10中也可以看出，载体102包括位于两个接触开口116处的两个局部升高部198。这两个局部升高部198被定向为朝向部件110(具有朝向芯片104的对应的刻痕)，并且因此使得有可能将接触开口116的深度减小至为0。这简化了接触开口116的制造。
此外，根据图10，将电子芯片104与载体102连接的连接元件114被体现为焊料凸块。
另外，另一无源部件184通过另一连接元件114安装在载体102的下主表面的另一个部分上，并且也由包封体108包封。由此，能够有效地将可用的空间用于进一步改善封装100的电功能。此外或者替代提供图10中所示的另一无源部件184，也有可能将一个或多个另一有源部件和/或一个或多个另一无源部件安装在载体102的主表面中的任一者上和/或封装100的外表面处。
应当指出，术语“包括”不排除其它元件或特征，并且“一”不排除多个。而且，结合不同实施例描述的元件可以被组合。还应该指出的是，附图标记不应被解释为限制权利要求的范围。此外，本申请的范围并非旨在限于说明书中描述的工艺、机器、制造、物质组成、手段、方法和步骤的特定实施例。因此，所附权利要求旨在将这种工艺、机器、制造、物质组成、手段、方法或步骤包括在其范围内。

Claims (22)

1.一种封装(100)，包括：
载体(102)；
至少一个电子芯片(104)，其安装在所述载体(102)的一侧上；
包封体(108)，其至少部分地包封所述至少一个电子芯片(104)并且部分地包封所述载体(102)；
至少一个部件(110)，其经由至少两个接触开口(116)附接到所述载体(102)的相对的另一侧，
其中，所述接触开口中的每者被包封体材料横向包围并且延伸达到所述载体(102)的导电部分，
其中，至少一个导电接触部(118)延伸到所述接触开口(116)中的每者中，以在所述部件(110)和所述载体(102)的所述导电部分之间建立导电连接。
2.根据权利要求1所述的封装(100)，其中，所述载体(102)是金属载体。
3.根据权利要求1或2所述的封装(100)，其中，所述至少一个部件(110)包括由无源部件和有源部件组成的组中的至少一个。
4.根据权利要求1至3中的任一项所述的封装(100)，被配置作为有引线封装(100)。
5.根据权利要求1至4中的任一项所述的封装(100)，其中，所述至少一个部件(110)至少部分地由单独的包封体(109)包封。
6.根据权利要求1至5中的任一项所述的封装(100)，其中，所述至少一个电子芯片(104)包括连接到所述载体(102)的至少一个导电连接元件(114)。
7.根据权利要求6所述的封装(100)，其中，所述至少一个导电连接元件(114)包括由至少一个柱、至少一个焊料凸块、以及至少一个焊料球组成的组中的至少一个。
8.根据权利要求1至7中的任一项所述的封装(100)，其中，所述至少一个电子芯片(104)的至少一个主表面相对于所述包封体(108)被暴露。
9.根据权利要求1至8中的任一项所述的封装(100)，其中，所述至少一个电子芯片(104)安装在所述载体(102)的指状物结构上。
10.根据权利要求1至9中的任一项所述的封装(100)，其中，所述至少一个电子芯片(104)和所述至少一个部件(110)被直接安装在同一单个载体(102)的两个相对的主表面上。
11.根据权利要求1至10中的任一项所述的封装(100)，其中，在被定向为朝向所述至少一个部件(110)的所述至少两个接触开口(116)中的至少一个处，所述载体(102)包括至少一个局部升高部(198)。
12.根据权利要求1至11中的任一项所述的封装(100)，包括至少部分地包封所述载体(102)、所述至少一个电子芯片(104)、所述包封体(108)以及所述至少一个部件(110)的公共包封体(179)。
13.根据权利要求1至12中的任一项所述的封装(100)，其中，所述至少两个接触开口(116)中的至少一个形成为由以下各项组成的组中的至少一个：
所述包封体(108)中的至少一个接触开口(116)；
由所述载体(102)的弯曲部分(183)定义的至少一个接触开口(116)；
由镀敷结构(181)定义的至少一个接触开口(116)。
14.一种电子装置(130)，包括：
安装基底(132)；
根据权利要求1至13中的任一项所述的封装(100)，其安装在所述安装基底(132)上。
15.根据权利要求14的电子装置(130)，其中，所述安装基底(132)和所述至少一个部件(110)位于所述至少一个电子芯片(104)的相对的两侧上。
16.根据权利要求14或15所述的电子装置(130)，其中，所述载体(102)的至少一条引线(112)朝向所述安装基底(132)弯折。
17.一种制造封装(100)的方法，所述方法包括：
将至少一个电子芯片(104)安装在载体(102)的一侧上；
由包封体(108)至少部分地包封所述至少一个电子芯片(104)并且部分地包封所述载体(102)；
形成具有暴露所述载体(102)的导电部分的至少两个接触开口(116)的所述包封体(108)，其中，所述接触开口中的每者被包封体材料横向包围；
通过所述至少两个接触开口(116)将至少一个部件(110)附接到所述载体(102)的相对的另一侧；
将至少一个导电接触部(118)插入到所述接触开口(116)中的每者中，以由此在所述部件(110)和所述至少一个电子芯片(104)之间建立导电连接。
18.根据权利要求17所述的方法，其中，所述方法包括通过焊接来连接由所述至少一个电子芯片(104)和所述载体(102)、所述至少一个部件(110)和所述载体(102)、以及所述封装(100)和安装基底(132)组成的组中的至少一对。
19.根据权利要求17或18所述的方法，其中，形成具有至少两个接触开口(116)的所述包封体(108)包括下列特性之一：
在所述包封期间保护所述至少两个接触开口(116)不受所述包封体(108)的材料的影响；或者
在所述包封之后去除所形成的包封体(108)的材料，以形成所述至少两个接触开口(116)。
20.根据权利要求17到19中的任一项所述的方法，其中，所述方法包括使所述载体(102)的至少一条引线(112)在向下方向上朝向所述至少一个电子芯片(104)弯折。
21.一种将根据权利要求1至13中的任一项所述的封装(100)用于DC-DC转换器的方法。
22.一种器件(171)，其与另一器件(173)连接以用于形成封装(100)，所述器件(171)包括：
载体(102)；
至少一个电子芯片(104)，其安装在所述载体(102)的一侧上；
包封体(108)，其至少部分地包封所述至少一个电子芯片(104)并且部分地包封所述载体(102)；
至少两个接触开口(116)，其被配置为用于将所述另一器件(173)的至少一个部件(110)附接并电连接到所述载体(102)的相对的另一侧，其中，所述接触开口中的每者被包封体材料横向包围。
CN201910132595.9A 2018-02-22 2019-02-22 包括具有经由开口安装的芯片和部件的载体的封装 Active CN110190034B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018103979.4 2018-02-22
DE102018103979.4A DE102018103979B4 (de) 2018-02-22 2018-02-22 Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung

Publications (2)

Publication Number Publication Date
CN110190034A true CN110190034A (zh) 2019-08-30
CN110190034B CN110190034B (zh) 2024-04-30

Family

ID=67481620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910132595.9A Active CN110190034B (zh) 2018-02-22 2019-02-22 包括具有经由开口安装的芯片和部件的载体的封装

Country Status (3)

Country Link
US (1) US10777491B2 (zh)
CN (1) CN110190034B (zh)
DE (1) DE102018103979B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872848B2 (en) 2018-10-25 2020-12-22 Infineon Technologies Ag Semiconductor package with leadframe interconnection structure
KR102248527B1 (ko) * 2019-05-02 2021-05-06 삼성전기주식회사 이미지 센서 패키지
US11901309B2 (en) * 2019-11-12 2024-02-13 Semiconductor Components Industries, Llc Semiconductor device package assemblies with direct leadframe attachment
DE102019131857B4 (de) * 2019-11-25 2024-03-07 Infineon Technologies Ag Ein halbleiterbauelement mit einer dose, in der ein halbleiterdie untergebracht ist, der von einer einkapselung eingebettet ist

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249736A (ja) * 1994-03-03 1995-09-26 Samsung Electron Co Ltd 半導体アセンブリ
US5744827A (en) * 1995-11-28 1998-04-28 Samsung Electronics Co., Ltd. Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
CN103367291A (zh) * 2012-03-28 2013-10-23 台湾积体电路制造股份有限公司 封装件层叠结构及其形成方法
CN104103609A (zh) * 2013-04-04 2014-10-15 英飞凌科技奥地利有限公司 封装及其制造方法
CN105390456A (zh) * 2014-08-28 2016-03-09 英飞凌科技股份有限公司 在电子器件的密封材料中埋置添加剂微粒
CN105609473A (zh) * 2014-08-01 2016-05-25 英飞凌科技股份有限公司 有安装构造及外部可访问电连接结构的密封电子芯片器件
CN106169466A (zh) * 2015-05-19 2016-11-30 联发科技股份有限公司 半导体封装组件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1199269C (zh) 1999-10-01 2005-04-27 精工爱普生株式会社 半导体装置及其制造方法和制造装置
US7384819B2 (en) * 2006-04-28 2008-06-10 Freescale Semiconductor, Inc. Method of forming stackable package
US8207607B2 (en) 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
US20100133682A1 (en) 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
TWI411051B (zh) 2009-12-02 2013-10-01 Mstar Semiconductor Inc 封裝層疊方法與結構及其電路板系統
US8269330B1 (en) 2011-04-22 2012-09-18 Cyntec Co., Ltd. MOSFET pair with stack capacitor and manufacturing method thereof
US10727168B2 (en) 2014-09-15 2020-07-28 Nxp B.V. Inter-connection of a lead frame with a passive component intermediate structure
DE102015116081A1 (de) 2015-09-23 2017-03-23 Infineon Technologies Ag Elektronisches Sensorbauelement mit einem Flip-Chip-montierten Halbleiterchip und einem Substrat mit einer Öffnung
US10381293B2 (en) 2016-01-21 2019-08-13 Texas Instruments Incorporated Integrated circuit package having an IC die between top and bottom leadframes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249736A (ja) * 1994-03-03 1995-09-26 Samsung Electron Co Ltd 半導体アセンブリ
US5744827A (en) * 1995-11-28 1998-04-28 Samsung Electronics Co., Ltd. Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
CN103367291A (zh) * 2012-03-28 2013-10-23 台湾积体电路制造股份有限公司 封装件层叠结构及其形成方法
CN104103609A (zh) * 2013-04-04 2014-10-15 英飞凌科技奥地利有限公司 封装及其制造方法
CN105609473A (zh) * 2014-08-01 2016-05-25 英飞凌科技股份有限公司 有安装构造及外部可访问电连接结构的密封电子芯片器件
CN105390456A (zh) * 2014-08-28 2016-03-09 英飞凌科技股份有限公司 在电子器件的密封材料中埋置添加剂微粒
CN106169466A (zh) * 2015-05-19 2016-11-30 联发科技股份有限公司 半导体封装组件及其制造方法

Also Published As

Publication number Publication date
DE102018103979A1 (de) 2019-08-22
US20190259688A1 (en) 2019-08-22
US10777491B2 (en) 2020-09-15
DE102018103979B4 (de) 2021-10-14
CN110190034B (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
CN110190034A (zh) 包括具有经由开口安装的芯片和部件的载体的封装
US8203848B2 (en) Circuit device and method of manufacturing the same
JP7030844B2 (ja) 露出した端子領域を有する樹脂封止パワー半導体モジュール
US20130181332A1 (en) Package leadframe for dual side assembly
US9852928B2 (en) Semiconductor packages and modules with integrated ferrite material
US11362008B2 (en) Power semiconductor module embedded in a mold compounded with an opening
CN110783302A (zh) 具有重叠的导电区域的半导体封装及其制造方法
US8633511B2 (en) Method of producing semiconductor device packaging having chips attached to islands separately and covered by encapsulation material
EP3474322B1 (en) Semiconductor device and method of manufacture
TWI751678B (zh) 具有集成電感器，電阻器和電容器的功率半導體封裝
EP3690937B1 (en) Cascode semiconductor device and method of manufacture
US20120025358A1 (en) Semiconductor element with semiconductor die and lead frames
CN108987352B (zh) 具有连接在载体层级处的部件的封装
CN111201597A (zh) 用于半导体封装件的无铆接引线紧固
US20230361011A1 (en) Molded power modules
JP4610426B2 (ja) 回路装置の製造方法
JP4676252B2 (ja) 回路装置の製造方法
CN116722002A (zh) 半导体封装和包括半导体封装的半导体装置模块
KR101464984B1 (ko) 규격화된 소형 아이피엠
CN115910554A (zh) 集成半导体装置隔离封装
CN117012743A (zh) 电子器件组件
CN112928088A (zh) 与夹和部分地设置在夹下方的导线连接的半导体裸片
CN112310007A (zh) 包括位于其封装体主体中的腔的半导体封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant