CN115910554A - 集成半导体装置隔离封装 - Google Patents

集成半导体装置隔离封装 Download PDF

Info

Publication number
CN115910554A
CN115910554A CN202211147559.8A CN202211147559A CN115910554A CN 115910554 A CN115910554 A CN 115910554A CN 202211147559 A CN202211147559 A CN 202211147559A CN 115910554 A CN115910554 A CN 115910554A
Authority
CN
China
Prior art keywords
transformer
layer
inductor
coil
ferrite material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211147559.8A
Other languages
English (en)
Inventor
E·通杰尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN115910554A publication Critical patent/CN115910554A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/02Casings
    • H01F27/022Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/24Magnetic cores
    • H01F27/255Magnetic cores made from particles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/046Printed circuit coils structurally combined with ferromagnetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2819Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45565Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1425Converter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及一种集成半导体装置隔离封装。在所描述的实例中,一种设备包含变压器(图3,306),其包含:隔离电介质层(311),其具有第一表面(312)及与所述第一表面相对的第二表面(310);第一电感器(307),其形成于所述第一表面上方,所述第一电感器包括第一铁氧体材料层(331)及至少部分由所述第一铁氧体材料层覆盖的第一线圈(313);及第二电感器(309),其形成于所述第二表面(310)上方,所述第二电感器包括第二铁氧体材料层(333)及至少部分由所述第二铁氧体材料层覆盖的第二线圈(321)。

Description

集成半导体装置隔离封装
技术领域
本发明大体上涉及封装半导体装置,且更特定来说,涉及封装半导体装置及半导体装置之间的集成隔离。
背景技术
对于在装置封装中具有内部隔离的集成半导体装置,半导体装置跨隔离势垒连接。例如,由具有由隔离电介质层间隔的线圈的电感器形成的变压器能够跨隔离组件传输功率,无需直接连接。实例包含DC-DC转换器,其中变压器驱动器半导体裸片接收用于驱动第一电感器的输入电压,第二电感器接收来自第一电感器的电磁能且耦合到输出与输入能成比例的DC电压的整流器半导体裸片。两个半导体裸片耦合到电隔离的功率及接地端子。在实例中,两个半导体裸片安装于封装衬底的隔离部分上,且包含两个电感器及两个电感器之间的隔离电介质层的变压器也安装于封装衬底上且与两个半导体装置电隔离。变压器可为具有隔离电介质层的层压结构,电感器具有在隔离电介质层的相对侧上形成于由电介质层压材料间隔的导体层中的线圈,且焊接掩模电介质材料可沉积于线圈及层压材料上方。为了提高变压器的性能,可通过将铁氧体层粘附到焊接掩模材料来将铁氧体层放置于两个线圈外部。裸片粘接材料可用于将铁氧体层粘附到层压结构及线圈上方。
用于包含上述层压变压器及铁氧体材料的封装中的裸片粘接可在制造中展现缺陷,包含空隙。这些空隙可导致包含部分放电效应的不均匀装置性能,从而导致半导体装置报废。在具有粘附到层压结构的铁氧体层的变压器中观察到的故障包含部分放电及裸片粘接无效。在一些变压器装置中也发现变压器与其它电路系统之间的不可接受电磁干扰(EMI)。需要与半导体装置封装在一起的可靠隔离装置。
发明内容
在所描述的实例中,一种设备包含变压器,其包含:隔离电介质层,其具有第一表面及与所述第一表面相对的第二表面;第一电感器,其形成于所述第一表面上方,所述第一电感器包括第一铁氧体材料层及至少部分由所述第一铁氧体材料层覆盖的第一线圈;及第二电感器,其形成于所述第二表面上方,所述第二电感器包括第二铁氧体材料层及至少部分由所述第二铁氧体材料层覆盖的第二线圈。
附图说明
图1说明具有隔离的DC-DC电路中的变压器的电路图。
图2说明在隔离铁心上方的层压材料中包含由线圈形成的电感器的变压器的横截面图,其中铁氧体材料粘附到层压材料的外侧。
图3说明布置的变压器的横截面图。
图4说明形成与布置一起使用的变压器的电感器的线圈的细节的投影图。
图5是布置的变压器的横截面图。
图6A到6F说明形成包含布置的变压器的封装半导体装置的选定步骤的一系列平面图及横截面图。
图7是与布置一起使用的小外形集成电路(SOIC)半导体装置封装的投影图。
图8说明在布置的变压器的模拟中获得的磁场密度的投影图。
图9说明用于形成布置的步骤的流程图。
具体实施方式
除非另有指示,否则不同图中的对应数字及符号通常指代对应部件。图不一定按比例绘制。
元件在本文中被描述为“耦合”。如本文中使用,术语“耦合”包含直接连接的元件及即使耦合中介元件或线但电连接的元件。
本文中使用术语“半导体裸片”。如本文中使用,半导体裸片可为例如双极晶体管的离散半导体装置、例如在单个半导体裸片上一起制造的一对功率FET开关的几个离散装置,或半导体裸片可为具有例如A/D转换器中的多个电容器的多个半导体装置的集成电路。半导体裸片可包含例如电阻器、电感器、滤波器的无源装置,或可包含例如晶体管的有源装置。半导体裸片可为具有经耦合以形成功能电路的数百或数千个晶体管的集成电路,例如微处理器或存储器装置。半导体裸片可为例如传感器的无源装置,实例传感器包含光电池、换能器及电荷耦合装置(CCD)。半导体装置可为微机电系统(MEMS)装置,例如数字微镜装置(DMD)。用于功率应用的半导体裸片包含离散功率晶体管、用于操作功率晶体管的栅极驱动器、实施功率电路系统所需的无源装置(例如电容器、电感器及电阻器)及包含增加可靠性及对系统的控制的保护传感器(例如浪涌电流传感器)的智能功率装置。在一些应用中,这些装置可由不同半导体材料制成,且可为安装于单个装置封装中的单独半导体裸片。在布置中,半导体裸片包含温度传感器。
本文中使用术语“封装电子装置”。封装电子装置具有电耦合到端子的至少一个半导体裸片且具有保护及覆盖半导体裸片的封装体。在一些布置中,可将多个半导体裸片封装在一起。例如,可将功率金属氧化物半导体(MOS)场效晶体管(FET)半导体裸片及第二半导体裸片(例如栅极驱动器裸片或控制器装置裸片)封装在一起以形成单个封装电子装置。例如无源装置的额外组件可包含于封装电子装置中。半导体裸片安装到提供导电引线的封装衬底上,导电引线的一部分形成封装电子装置的端子。半导体裸片可安装到封装衬底,其中有源装置表面背向封装衬底且背侧表面面向且安装到衬底。替代地,半导体裸片可倒装芯片安装,其中有源表面面向衬底表面,且半导体裸片通过导电柱或焊球安装到衬底的引线。封装电子装置可具有在模制工艺中由热固性环氧树脂形成或通过使用在室温为液体且随后固化的环氧树脂、塑料或树脂来形成的封装体。封装体可为封装电子装置提供密封封装。封装体可使用囊封工艺在模具中形成,然而,在囊封期间衬底的引线的一部分未被覆盖,这些暴露引线部分为封装电子装置提供暴露端子。
本文中使用术语“封装衬底”。封装衬底是经布置以接收半导体裸片且在完成半导体封装中支撑半导体裸片的衬底。封装衬底包含导电引线框,其可由铜、铝、不锈钢及合金(例如合金42及铜合金)形成。引线框可包含用于安装半导体裸片的裸片垫及布置成接近裸片垫以用于使用线接合、带接合或其它导体耦合到半导体裸片上的接合垫的电连接的导电引线。引线框可以条带或阵列提供。裸片可放置于条带或阵列上,裸片放置于每一封装装置的裸片垫上,且可使用裸片粘接或裸片粘合剂将裸片安装到引线框裸片垫。线接合可将半导体裸片上的接合垫耦合到引线框的引线。在线接合就位之后,可用例如模制化合物的保护性材料覆盖衬底的一部分、裸片及裸片垫的至少一部分。
替代封装衬底包含用于接收半导体裸片的预模制引线框(PMLF)及模制互连衬底(MIS)。这些衬底可包含例如液晶聚合物(LCP)或模制化合物的电介质且可在电介质中包含一或多层导电部分。引线框可包含镀覆、冲压及部分蚀刻的引线框,在部分蚀刻的引线框中,可通过从金属引线框的一侧且接着从另一侧蚀刻图案来形成两个金属层级以形成全厚度及部分厚度部分,且在一些区域,所有金属可经蚀刻以形成穿过部分蚀刻引线框的开口。重复镀覆及图案化可形成由电介质间隔的多层导体及通过电介质连接导体层的导电通路,电介质可为模制化合物。封装衬底也可为:承载导体的带基及薄膜基衬底;陶瓷衬底、具有多层导体及绝缘体层的层压衬底;及陶瓷、玻璃纤维或树脂的印刷电路板衬底或玻璃增强环氧树脂衬底,例如FR4。
术语“四方扁平无引线”或“QFN”在本文中用于装置封装。QFN封装具有与模制封装体的侧共同延伸的引线且引线位于四个侧上。替代扁平无引线封装可在两侧或一侧上具有引线。这些可称为“小外形无引线”或“SON”封装。无引线封装电子装置可表面安装到板。带引线封装可与布置一起使用,其中引线远离封装体延伸且经塑形以形成用于焊接到板的部分。双列直插封装或“DIP”可与布置一起使用。布置有用于表面安装的引线的薄DIP封装可称为小外形集成电路或“SOIC”封装。
本文中使用术语“隔离电介质层”。本文中使用的隔离电介质层是具有大于二氧化硅的介电常数的介电常数K的电介质材料层,即,所谓的“高K”电介质材料。在布置中,隔离电介质材料层是变压器的铁心,其中电感器线圈形成于隔离电介质层的两侧上。在实例中,例如阻燃剂4(FR4)材料的有机衬底用作隔离电介质层。用于布置中的替代隔离电介质包含印刷电路板材料,例如双马来酰亚胺三嗪树脂(BT)树脂、环氧树脂、树脂、胶带及薄膜。在一些变压器中,金属铁心提供于隔离电介质层内。
在布置中,使用由具有导电线圈的一体式电感器形成的磁性材料,导电线圈经布置以形成变压器。变压器具有形成中心铁心的隔离电介质层,其中在隔离电介质层的相对侧上形成磁性材料(铁氧体材料)及一体式电感器,使得变压器在耦合到电感器的装置之间提供电隔离。电感器的线圈在线圈之间具有铁氧体材料,在一些实例中,线圈形成于铁氧体材料内或由铁氧体材料覆盖的表面上。在应用中,变压器与脉宽调制(PWM)变压器驱动器及整流器一起使用以为DC-DC转换器提供电隔离。变压器为DC-DC转换器提供输入电压供应器与用于向负载供应DC电压的输出电压之间的隔离。变压器驱动器及整流器可实施为离散半导体裸片。DC-DC转换器可布置为封装半导体装置,其包含封装衬底及用于变压器驱动器、变压器及整流器的隔离裸片安装垫。变压器使DC输入电压能够跨隔离势垒耦合到DC输出电压。磁能将从耦合到第一电感器的变压器驱动器供应的电流转移到耦合到第二电感器的整流器,电感器形成于隔离电介质层的相对侧上。整流器输出由在第二线圈中流动的电流产生的DC电压,使得DC电压从输入电压供应器转移到输出,无需直接连接。
在布置中,使用由与铁氧体材料一体式成型的线圈形成的电感器提高电路性能且消除通过将铁氧体材料层粘附到层压电感器结构来形成的变压器的裸片粘接空隙缺陷,其中电感器在层压材料中制造。将电感器线圈与铁氧体材料集成在一起使磁性材料成为电路中的有源组件,而非成为围绕变压器电路放置的无源层。为了形成线圈,磁性材料可与激光定向结构化工艺一起用于在形成铁氧体层及线圈的累积工艺中形成一或多个导体层。在另一方法中,线圈可使用形成于导体层中的线圈上方及之间的铁氧体层的叠层来形成。在另一方法中,磁性模制化合物可与线圈结构一起使用以使用形成于线圈上方及之间的磁性模制化合物来形成电感器。
图1是DC-DC转换器100的电路框图,其是布置的应用的一个实例。采用变压器的其它电路可与布置的变压器一起使用,例如在以不同电压电势操作的收发器装置之间的隔离信令装置中。包含AC隔离、DC-DC转换器及负载保护电路系统的电源供应电路系统可与布置一起使用。
在图1中,将DC输入电压VINP及对应接地GNDP供应到变压器驱动器102。变压器驱动器102耦合到变压器106中的第一电感器107。隔离电介质111形成于第一电感器107与第二电感器109之间。振荡器108经展示为向变压器驱动器102供应例如时钟信号的时变信号,替代地,脉宽调制信号PWM可从外部电路输入到变压器驱动器102。在实例中,当输入信号PWM存在时,振荡器OSC 108的输出不被使用。通过改变时变信号处于高电压的持续时间(改变占空比或调制脉冲宽度、信号频率或两者),可控制供应到第一电感器107的电流,且来自整流器104的输出电压VISO可变化及受控。在实例中,DC-DC转换器100可在单个半导体装置封装中,但在其它实例中,一些元件可在不同封装中。例如,变压器106可单独封装为组件,或与变压器驱动器102或整流器104一起封装,而剩余组件可封装为另一封装半导体装置。
图2展示实例变压器206的细节的横截面图。在图2中,隔离电介质层211形成层压结构205的铁心。例如,隔离电介质层211可为纤维增强环氧树脂,例如阻燃剂4(FR4)。电感器207由平面线圈213、215形成,平面线圈213、215形成于通过额外电介质层217彼此间隔的导体层上。在层压结构205的实例中,电介质层217可由“预浸”材料形成,其是经树脂或环氧树脂浸渍以形成电介质层的纤维或布垫。电感器207位于隔离电介质层211的第一表面上方。电感器209位于隔离电介质层211的相对第二表面上方。电感器209由类似于电感器207的导体层的导体层形成,平面线圈221、223、225通过电介质层229彼此间隔。形成电感器207、209的导体层可由导电箔(例如铜)形成,导电箔施加到隔离电介质层211的第一及第二相对表面且接着使用(例如)光刻图案化及蚀刻工艺图案化以形成平面线圈的螺旋、矩形、八边形、正方形、圆形或其它形状,且电感器207、209可包含一个层级或多个层级中的导体,如图2中展示。电感器207位于隔离电介质层211的第一表面上,且电感器209位于相对第二表面上且通过隔离电介质层211与电感器207隔离。
呈铁氧体层231、233形式的磁性材料通过裸片粘接235粘接到层压结构205,裸片粘接235可为(例如)非导电裸片粘接薄膜(NCDAF)。可使用裸片粘接膏及环氧树脂。NCDAF235粘附到沉积于层压结构205的外表面上方的保护性焊接掩模层239。在实例中,铁氧体层231、233可为在例如聚酯或聚合物薄膜的挠性薄膜中或另一含铁氧体材料中的氧化铁、镍、锌组合物。铁氧体层231、233放置于例如215、225的线圈上方且通过含有磁通量及改进电感器207、209之间的磁耦合来提高变压器206的性能。当裸片粘接材料235中的空隙在制造中形成于铁氧体层231、233与层压结构205之间时,在变压器206中出现缺陷。空隙导致不均匀电介质层,且在变压器的测试期间观察到部分放电以导致装置报废。
图3说明布置的变压器306的横截面图。在图3中,层压结构305包含隔离电介质层311,其可为(例如)FR4或BT树脂的有机衬底。电感器307及309由通过铁氧体材料层间隔的线圈形成。铁氧体材料可通过以下来形成:增材制造工艺(例如3D打印);使用具有磁性基底材料的激光定向结构化(LDS)制造、使用铁氧体材料层形成层压结构;或使用含有模制于导体层之间的铁氧体材料的磁性模制化合物。在LDS中,激光激活包含于基底磁性材料中的添加剂材料,添加剂包含可由激光能激活的导电粒子。激光在其中激光切入到材料中的位置处激活磁性聚合物内的导电粒子。激光在包含导体分子的基底磁性材料中形成图案以在其中激光已蚀刻材料的位置中形成种子层。这些种子层图案可使用无电镀来镀覆导体。铜或可镀覆的另一金属(例如金、镍、锡、钯或这些的合金)可通过无电镀形成于激光图案上。镀覆仅发生于其中激光图案化磁性材料表面的区域中,使得在无电镀之后,无需在其它镀覆工艺中使用的蚀刻及抗蚀剂剥离步骤。在实例中,LDS可用于形成镀覆于铁氧体材料的相对侧上的线圈图案,且铁氧体材料接着可组装于隔离电介质层上以形成线圈及线圈之间的铁氧体材料。在替代方法中,第一线圈图案可形成于隔离电介质层的表面上,且磁性模制化合物可沉积于第一线圈图案上方。第二线圈图案可形成于磁性模制化合物上方以完成电感器结构以导致具有通过铁氧体层彼此间隔且在铁氧体层的相对侧上的线圈的电感器。铜线圈可施加到隔离电介质层311的表面及铁氧体层331及333。铜可经图案化且层接着在层压组装工艺中堆叠于线圈上方。铁氧体层331、333可由施加于形成于隔离电介质层311上的平面线圈上方的磁性模制化合物形成,且接着在固化工艺之后,额外线圈可形成于铁氧体层的外表面上。
图3中的隔离电介质层311具有第一表面312及相对第二表面310。电感器307形成于第一表面上方以具有形成于第一表面上方的第一线圈313,且铁氧体层331形成于第一线圈上方。第二电感器309形成于第二表面310上方且具有第二表面上方的第二线圈321及第二线圈321上方的第二铁氧体层333。第三线圈315可形成于第一铁氧体层上方且耦合到第一线圈313以形成具有由铁氧体层331间隔的两个线圈的第一电感器307。第四线圈325可形成于第二铁氧体层333上方且耦合到第二线圈321以形成具有由铁氧体层333间隔的两个线圈的第二电感器309。
在图3中,线圈313、315及321、325位于铁氧体材料331、333的两侧上。通过使用与铁氧体材料集成的线圈来形成变压器306,变压器306的性能得到提高(当与其中铁氧体层仅粘附到具有形成于电介质层中的线圈的层压结构变压器的变压器比较时)。因为铁氧体材料位于电感器的导电线圈之间且在一些布置中包围电感器的导电线圈,所以在布置中,铁氧体材料变成有源电路组件,而非成为施加到电路组件的无源层。此外,由于电感器线圈与铁氧体材料一起形成,因此使用布置消除使用裸片粘接材料将铁氧体层粘附到层压结构的问题及在层压变压器制造中出现的裸片粘接空隙及缺陷。
图4说明用于形成变压器(例如与布置一起使用的变压器406)的电感器的线圈的导电部分的投影图。在图4中,为清楚起见,导体材料经展示为没有铁氧体材料或隔离电介质层。在图4中,变压器406具有上覆电感器及多个线圈层级,电感器垂直间隔开。图4的变压器406中的线圈是具有八边形直边的螺旋图案,然而,可使用包含圆形、正方形、矩形、其它多边形、椭圆形、环形及之字形的其它形状。导体层级的数目也是可变的,在所说明的实例中,上电感器具有两个层级,而下电感器(在图4中隐藏)具有三个层级,具有可变增益的变压器的设计可通过改变用于每一电感器的平面线圈的数目来完成。在实例布置中,变压器具有约4毫米的宽度W、约5毫米的长度L及约0.4毫米的厚度T。然而,实例尺寸也可随应用及使用工艺及材料而变化。
图5说明与布置一起使用的变压器结构506横截面图。在图5中,结构505包含与铁氧体层531及533一体式成型的电感器507及509。铁氧体层531及533提供于隔离电介质层511上的第一表面512及第二相对表面510上。隔离电介质层511可为(例如)FR4衬底。第一电感器507具有第一线圈515及通过铁氧体层531与第一线圈间隔的第三线圈517。保护性焊接掩模层516上覆于电感器507的外表面。第二电感器509具有由铁氧体层533间隔开的第二线圈521及第四线圈525及铁氧体层533内的第五线圈523。电感器509的外表面由焊接掩模层535覆盖。裸片粘接层536将变压器506粘接到裸片垫537。裸片粘接是非导电裸片粘接薄膜(NCDAF)、环氧树脂或膏,且电隔离变压器506与裸片垫537。
图6A到6F说明用于形成布置的步骤的一系列平面图及横截面。在图6A中,展示封装衬底601的一部分的平面图。应注意,为便于说明,引线603、605未在图6A到6E中完全展示,但引线在图6F中完全展示。封装衬底601可为(例如)导电引线框,可使用例如PMLF、可布线引线框及MIS衬底的其它封装衬底。封装衬底601具有彼此间隔的裸片垫639、641,这些将用于安装彼此电隔离的半导体裸片。展示较大裸片垫637,此裸片垫将用于使用非导电裸片粘接来安装变压器以隔离变压器。在实例中,较大裸片垫637是第一裸片垫且裸片垫639、641是布置的第二及第三裸片垫。
图6B说明额外处理之后图6A的封装衬底601的另一平面图。在图6B中,第一半导体裸片602及第二半导体裸片604(其可为(例如)变压器驱动器半导体裸片及整流器半导体裸片)经展示为安装于裸片垫639、641上。裸片粘接薄膜(例如导电裸片粘接薄膜)(不可见)可用于将半导体裸片602、604安装到相应裸片垫639、641。可取决于所选择的裸片粘接材料来使用裸片粘接固化工艺(例如使用热烘箱、使用卤素灯的快速热处理、超紫外线UV固化或另一固化工艺)来固化裸片粘接。在裸片粘接薄膜的替代中,可使用裸片粘接膏、环氧树脂或用于半导体处理中的其它裸片粘接材料。引线603与裸片602处于相同电压域中,而引线605与裸片604处于相同电压域中,引线603中的一者与裸片垫639电接触,而引线605中的一者与裸片垫641电接触。
图6C说明封装衬底601、裸片垫637及安装到裸片垫637的变压器506(见图5)的横截面图。变压器506包含安装于隔离电介质层511的相对表面上的电感器507、509。隔离电介质511层还包含接合垫(未展示),使得可形成例如接合线的电连接来耦合到变压器506及电感器507、509内的线圈(不可见)。非导电裸片粘接薄膜(未展示,为了清楚说明)用于将变压器506安装到裸片垫637,见图5,535。非导电裸片粘接薄膜可使用热能、使用卤素灯的快速热处理、UV固化或时间固化来固化,取决于所使用的材料。在替代中,可使用膏及环氧树脂作为非导电裸片粘接材料。非导电裸片粘接薄膜在变压器506与裸片垫637之间提供电隔离,同时提供从变压器到封装衬底601的散热路径。
图6C中的裸片垫637经展示为具有位于由图6C中的引线603、605形成的平面下方的“下移安置”特征。此实例仅是封装衬底601的一种可行布置。通过高效利用元件之间的垂直空间,下移安置裸片垫637可帮助使完成半导体封装保持在某一封装厚度内。电感器507、509包含图5中展示的铁氧体材料及线圈,为了简单说明,这些未展示于图6C中。电感器507、509可具有比隔离电介质层511更小的面积,其为使迹线路由到隔离电介质层511上的接合垫提供间距,其将用于变压器506与其它组件之间的连接。
图6D说明额外处理之后图6C的封装衬底601的平面图。在图6D中,展示在半导体裸片、变压器及封装衬底经受清洁工艺以移除任何不想要材料(例如裸片粘接或氧化物)之后且在线接合操作形成将半导体裸片上的接合垫耦合到封装衬底的引线或变压器隔离电介质层上的接合垫的接合线608之后的封装衬底601。在线接合操作中,线接合工具有毛细管及运行穿过其的接合线。接合球使用形成球的火焰或热来形成于毛细管上线的端处。接合球使用压力、声能或这些的组合来接合到接合垫。随着线接合工具的毛细管移动远离现粘附到接合垫的接合球,接合线以弧形延伸穿过毛细管。接着,毛细管通过被切割或中断的线上的压力形成第二接合以在另一接合垫上形成针脚接合。此工艺称为“球针”接合。接着,接合线电连接两个接合垫。此工艺在自动线接合工具中快速重复以形成将半导体裸片602、604连接到封装衬底601的引线603、605或变压器506的接合线608。带接合可用作线接合的替代。接合线可为铜、金、镀钯铜(PCC)或铝。
图6E说明进一步处理之后图6D的布置的部分横截面图。在所说明的实例中,封装衬底在线接合之后且在模制工艺之前倒置,但封装衬底也可依原始定向模制。引线603、605在图6E中部分展示且未完全说明,但见图6F中的全引线603、605。在图6E中,展示封装半导体装置600,其包含具有隔离电介质层511及电感器509、507、覆盖于模制化合物631中的变压器506。半导体裸片602、604及引线603、605的一部分也覆盖有模制化合物631,半导体裸片602、604在图6E的横截面中不可见。为了形成封装半导体装置600,可使用热固性环氧树脂模制化合物。封装装置可在块模制或传递模制工艺中形成。可将固体圆盘或粉末模制化合物加热到使其转变为液态的温度,且接着可在模具中在压力下迫使液态模制化合物覆盖或囊封封装衬底601,包含引线603、605的部分、变压器506及半导体裸片602、604(未展示)。接着,可将模制化合物631固化及冷却到固态以完成半导体装置封装600。尽管图6E中为了便于说明而展示单个封装装置600,但在生产设施中,封装衬底601可包含布置成行及列的封装衬底单元阵列。对于每一单元,变压器及变压器驱动器半导体裸片及整流器裸片将安装到封装衬底上的裸片垫,封装衬底可为铜或其它金属引线框。每一单元经线接合以完成电连接,且接着用模制化合物囊封每一单元。通过在封装操作中同时处理许多单元来增加体积及降低单位成本。
图6F说明额外处理之后图6E的封装半导体装置600的另一横截面图。在图6F中,引线603、605在修整成型工艺中塑形。在修整工艺中,引线之间的封装衬底材料(有时称为系杆或坝杆)在模制工艺之后移除,此过量引线材料在线接合及模制期间稳定引线,但现经修整使得引线彼此电隔离。接着形成引线。在图6F的实例中,形成引线来产生用于某些类型的带引线封装中的“鸥翼”形状,替代地,可使用例如J引线或DIP引线形状的其它引线形状。变压器506通过非导电裸片粘接薄膜638安装到裸片垫637。包含图5中展示的线圈及铁氧体层的电感器507、509(例如)通过隔离电介质层511彼此隔离,且通过非导电裸片粘接薄膜638进一步与封装衬底601隔离。
图7说明可与布置一起使用的实例半导体装置封装的投影图。在图7中,半导体装置封装700是带引线封装,例如小外形集成电路(SOIC)封装。封装700具有经塑形及布置以用于使用焊料将封装700粘接到系统板上的迹线的板安装的引线。无引线封装(例如四方扁平无引线(QFN)封装或小外形无引线(SON)封装)也可与布置一起使用。
图8说明布置的变压器的模拟结果的投影图。在图8中,在投影图上针对类似于图4中的变压器406的变压器806以线808绘制磁通量密度,其中电感器线圈在线圈之间形成有铁氧体材料。如图8中展示,磁通量密度线808指示电感器之间的高效耦合,因为磁通量密度在变压器的中心部分较强,且磁通量靠近变压器受抑制,使得来自装置的EMI最小化。当与不使用布置形成的变压器比较时,使用布置制成的变压器使电感器之间的耦合效率提高30%。另外,布置的使用减少或消除在铁氧体层与电感器之间观察到的裸片粘接空隙缺陷,其出现于铁氧体材料粘附到具有形成于电介质层压结构中的线圈的变压器的外侧时。
图9说明用于形成布置的变压器的方法的流程图。在步骤901,在隔离电介质层的第一表面上方形成第一电感器(见图5,隔离电介质层511及电感器507)。第一电感器包含导体层中的至少一个线圈,且可包含多个导体层中的多个线圈(见图5中的线圈517及铁氧体层531)。铁氧体材料覆盖导体层的至少一部分。当使用多个导体层中的多个线圈时,铁氧体材料位于间隔线圈之间(见图5中电感器507中的第一线圈517及第三线圈515)。
在步骤903,在隔离电介质层的第二表面上方形成第二电感器(见图5中的隔离电介质层511、第二电感器509)。第二电感器至少包含导体层中的第二线圈(见图5中的第二线圈521)。第二电感器包含覆盖导体层的至少一部分的铁氧体材料(见图5中的铁氧体层533)。第二电感器可包含在导体层中由铁氧体材料间隔的多个线圈(见图5中铁氧体层533中的线圈533、535)。
在步骤905,将第一电感器、隔离电介质层及第二电感器安装到封装衬底的裸片垫。在实例中,裸片垫可为金属引线框的一部分,例如铜引线框。(见图6E,裸片垫637上的变压器506)。
在步骤907,形成到电感器的电连接(见图6D中的接合线608)。在实例中,线接合用于形成耦合到第一电感器及第二电感器的接合线,同时第一电感器及第二电感器通过隔离电介质层彼此电隔离。替代电连接包含带接合。
在步骤909,使用模制化合物来覆盖包含第一电感器、隔离电介质层及第二电感器的变压器以形成封装半导体装置(见图6E、图6F中的600)。在一些布置中,额外半导体裸片可安装到封装衬底且与变压器一起封装,例如,变压器驱动器半导体裸片及整流器半导体裸片可与变压器一起封装。
在实例布置中,铁氧体材料及线圈用于一体式组合件中以形成变压器的电感器。在一个实例工艺中,可使用在线圈之间具有铁氧体材料的层压结构来形成电感器。可通过在隔离电介质层上图案化导体层来形成第一线圈。可将包含铁氧体的磁性预浸材料层施加于第一线圈上方以提供磁性材料。可通过图案化第二导体材料层来形成铁氧体预浸材料上的第二线圈。两个线圈形成电感器,其中铁氧体材料在两个线圈之间。电感器可布置于隔离电介质层的一个表面上且第二电感器依相同方式形成布置于隔离电介质层的相对表面上以形成变压器。
在替代布置中,电感器可通过使用激光定向结构化直接在铁氧体材料的表面上形成导电线圈来形成。铁氧体材料具有含添加剂的聚合物基底,添加剂经布置以使用激光定向结构化形成无电镀元件。当铁氧体材料中的添加剂通过激光蚀刻进入铁氧体材料的表面来激活时,添加剂中的导电粒子被激活且形成种子层。通过将例如铜的导体无电镀到种子层上,在铁氧体材料上形成线圈。多个线圈层级可依此方式在累积工艺中形成,且可经耦合在一起以形成包含由铁氧体材料间隔的线圈的电感器。通过在隔离电介质层的相对侧上形成两个电感器来形成变压器。
在又一替代布置中,电感器可使用包含(例如)氧化铁、镍及锌粒子的磁性模制化合物来形成。隔离电介质层的表面上的导电层可经图案化以形成线圈。磁性模制化合物可在线圈上方流过且固化以在第一线圈上方形成铁氧体层。第二线圈可通过在铁氧体层上图案化第二导体层来形成,且线圈可经耦合在一起以形成在线圈之间具有铁氧体材料的电感器。可通过在隔离电介质层的相对侧上形成两个电感器来形成变压器。
可对所描述布置进行修改,且其它替代布置可在权利要求书的范围内。

Claims (21)

1.一种变压器,其包括:
隔离电介质层,其具有第一表面及与所述第一表面相对的第二表面;
第一电感器,其形成于所述第一表面上方,所述第一电感器包括第一铁氧体材料层及至少部分由所述第一铁氧体材料层覆盖的第一线圈;及
第二电感器,其形成于所述第二表面上方,所述第二电感器包括第二铁氧体材料层及至少部分由所述第二铁氧体材料层覆盖的第二线圈。
2.根据权利要求1所述的变压器,其中所述第一电感器进一步包括所述第一铁氧体材料层上方的至少第三线圈,所述第三线圈通过所述第一铁氧体材料层与所述第一线圈间隔。
3.根据权利要求2所述的变压器,其中所述第二电感器进一步包括所述第二铁氧体材料层上方的第四线圈,所述第四线圈通过所述第二铁氧体材料层与所述第二线圈间隔。
4.根据权利要求3所述的变压器,其中所述第二电感器进一步包括形成于所述第二铁氧体材料层内的第五线圈。
5.根据权利要求1所述的变压器,其中所述第一铁氧体材料层进一步包括含有铁、镍及锌的聚合物。
6.根据权利要求1所述的变压器,其中所述第一铁氧体材料层进一步包括聚合物,所述聚合物包括经配置用于激光定向结构化工艺中的氧化铁及添加剂材料。
7.根据权利要求1所述的变压器,其中所述第一铁氧体材料层进一步包括聚合物薄膜。
8.根据权利要求1所述的变压器,其中所述第一铁氧体材料层进一步包括含有铁、镍及锌的磁性模制化合物。
9.根据权利要求1所述的变压器,其中所述隔离电介质层是选自纤维增强环氧树脂、阻燃剂4FR4及双马来酰亚胺三嗪BT树脂的一者。
10.一种设备,其包括:
封装衬底,其具有经配置用于安装变压器的裸片垫及与所述裸片垫间隔且电隔离的引线;
非导电裸片粘接,其位于所述裸片垫上;
变压器,其通过所述非导电裸片粘接安装到所述裸片垫,所述变压器进一步包括:
隔离电介质层,其具有第一表面及与所述第一表面相对的第二表面;
第一电感器,其形成于所述第一表面上方,所述第一电感器包括第一铁氧体材料层及至少部分由所述第一铁氧体材料层覆盖的第一线圈;及
第二电感器,其形成于所述第二表面上方,所述第二电感器包括第二铁氧体材料层及至少部分由所述第二铁氧体材料层覆盖的第二线圈。
11.根据权利要求10所述的设备,其中所述裸片垫是第一裸片垫,且所述设备进一步包括:
第二裸片垫,其与所述第一裸片垫电隔离;
半导体裸片,其安装到所述第二裸片垫;及
电连接,其将所述半导体裸片上的接合垫耦合到所述变压器及所述封装衬底的所述引线。
12.根据权利要求11所述的设备,其中所述半导体裸片是第一半导体裸片,且所述设备进一步包括:
第三裸片垫,其与所述第二裸片垫隔离;及
第二半导体裸片,其安装于所述第三裸片垫上,且电连接将所述第二半导体裸片上的接合垫耦合到所述变压器及所述封装衬底上的引线。
13.根据权利要求12所述的设备,其中所述第一半导体裸片是变压器驱动器半导体裸片,且所述第二半导体裸片是整流器半导体裸片。
14.根据权利要求10所述的设备,且其进一步包括至少部分覆盖所述封装衬底、所述裸片垫及所述变压器的模制化合物。
15.根据权利要求10所述的设备,其中所述第一铁氧体材料层及所述第二铁氧体材料层进一步包括经配置用于激光定向结构化的添加剂。
16.根据权利要求10所述的设备,其中所述第一铁氧体材料层及所述第二铁氧体材料层进一步包括磁性模制化合物。
17.一种方法,其包括:
在隔离电介质层的第一表面上形成包含第一线圈及所述第一线圈上方的第一铁氧体材料层的第一电感器;及
在与所述第一表面相对的所述隔离电介质层的第二表面上形成包含第二线圈及至少部分覆盖所述第二线圈的第二铁氧体材料层的第二电感器;
其中所述第一电感器、所述第二电感器及所述隔离电介质层形成变压器。
18.根据权利要求17所述的方法,其中形成所述第一电感器进一步包括:
通过使激光图案切入到所述第一铁氧体材料层中来使用激光定向结构化工艺在所述第一铁氧体材料层的表面上形成所述第一线圈,且通过将导体无电镀到由所述激光图案蚀刻的部分中的所述第一铁氧体材料层上来形成所述第一线圈。
19.根据权利要求17所述的方法,其中形成所述第一电感器进一步包括:
在所述隔离电介质层的所述第一表面上方形成导体;
图案化所述导体以形成所述第一线圈;及
在所述第一线圈上方形成所述第一铁氧体层,所述第一铁氧体层包括磁性预浸材料。
20.根据权利要求17所述的方法,其中形成所述第一电感器进一步包括:
在所述隔离电介质层的所述第一表面上形成所述第一线圈;及
使用磁性模制化合物在所述第一线圈上方形成所述第一铁氧体层。
21.根据权利要求17所述的方法,且其进一步包括:
将所述变压器安装于封装衬底的裸片垫上,所述封装衬底具有与所述裸片垫间隔的引线;及
用模制化合物覆盖所述变压器及所述引线的部分及所述封装衬底的部分。
CN202211147559.8A 2021-09-30 2022-09-19 集成半导体装置隔离封装 Pending CN115910554A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/491,451 US12027572B2 (en) 2021-09-30 2021-09-30 Integrated semiconductor device isolation package
US17/491,451 2021-09-30

Publications (1)

Publication Number Publication Date
CN115910554A true CN115910554A (zh) 2023-04-04

Family

ID=85706257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211147559.8A Pending CN115910554A (zh) 2021-09-30 2022-09-19 集成半导体装置隔离封装

Country Status (2)

Country Link
US (1) US12027572B2 (zh)
CN (1) CN115910554A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719112B2 (en) * 2006-08-07 2010-05-18 University Of Central Florida Research Foundation, Inc. On-chip magnetic components
US9035422B2 (en) * 2013-09-12 2015-05-19 Texas Instruments Incorporated Multilayer high voltage isolation barrier in an integrated circuit
US9905439B2 (en) * 2016-04-29 2018-02-27 Delta Electronics, Inc. Power module package having patterned insulation metal substrate
US10438889B2 (en) * 2016-12-23 2019-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN108900216B (zh) * 2018-06-01 2021-01-29 华为技术有限公司 一种无线传输模组及制造方法
US10910465B2 (en) * 2018-12-28 2021-02-02 Texas Instruments Incorporated 3D printed semiconductor package
US20200211961A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Transformer guard trace
US11605602B2 (en) * 2020-01-13 2023-03-14 Juniper Networks, Inc. Apparatus, system, and method for increased current distribution on high-density circuit boards
US11584638B2 (en) * 2020-07-30 2023-02-21 Invensense, Inc. Reducing delamination in sensor package

Also Published As

Publication number Publication date
US12027572B2 (en) 2024-07-02
US20230094556A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US7688172B2 (en) Magnetic device having a conductive clip
US8701272B2 (en) Method of forming a power module with a magnetic device having a conductive clip
US8139362B2 (en) Power module with a magnetic device having a conductive clip
US8631560B2 (en) Method of forming a magnetic device having a conductive clip
US6486535B2 (en) Electronic package with surface-mountable device built therein
KR100954464B1 (ko) 리드프레임 인덕터
US20100212150A1 (en) Module Having a Stacked Magnetic Device and Semiconductor Device and Method of Forming the Same
US11948721B2 (en) Packaged isolation barrier with integrated magnetics
KR20110010597A (ko) 임베디드 자기 컴포넌트를 갖는 반도체 패키지 및 제조 방법
US10756013B2 (en) Packaged semiconductor system having unidirectional connections to discrete components
WO2014019384A1 (zh) 电源模块和电源模块的封装方法
CN112997407A (zh) 采用引线框架和薄介电层掩膜焊垫限定的低电感激光驱动器封装
US20200211760A1 (en) Molded inductor with magnetic core having mold flow enhancing channels
US20230013938A1 (en) Integrated circuit
US20230207483A1 (en) Isolated transformer with integrated shield topology for reduced emi
US11973029B2 (en) Devices and methods of vertical integrations of semiconductor chips, magnetic chips, and lead frames
US12051657B2 (en) Transformer design with balanced interwinding capacitance for improved EMI performance
US7253506B2 (en) Micro lead frame package
US11870341B2 (en) Isolated power converter package with molded transformer
US12027572B2 (en) Integrated semiconductor device isolation package
US20240371800A1 (en) Transformer design with balanced interwinding capacitance for improved emi performance
CN113474860A (zh) 具有用于降低的emi的集成屏蔽拓扑结构的隔离变压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination