CN110100308A - 底侧具有支撑结构的半导体模块 - Google Patents

底侧具有支撑结构的半导体模块 Download PDF

Info

Publication number
CN110100308A
CN110100308A CN201780078850.5A CN201780078850A CN110100308A CN 110100308 A CN110100308 A CN 110100308A CN 201780078850 A CN201780078850 A CN 201780078850A CN 110100308 A CN110100308 A CN 110100308A
Authority
CN
China
Prior art keywords
substrate
bottom side
semiconductor module
section
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780078850.5A
Other languages
English (en)
Other versions
CN110100308B (zh
Inventor
史蒂芬·诺伊格鲍尔
斯特凡·普费弗莱因
龙尼·维尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN110100308A publication Critical patent/CN110100308A/zh
Application granted granted Critical
Publication of CN110100308B publication Critical patent/CN110100308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种具有底侧的支撑结构的半导体模块。半导体模块(1)具有由电绝缘材料组成的衬底(2)。在衬底(2)的上侧(3)施加有结构化金属层(4),通过该结构化金属层来接触至少一个电构件(5)。结构化金属层(4)只被施加在衬底(2)上的中央区域(6)中,使得在衬底(2)的上侧(3)留有包围中央区域(6)的边缘区域(7),在该边缘区域中没有结构化金属层(4)被施加在衬底(2)上。在衬底(2)的底侧(8)上的中央区域(6)内施加有用于接触冷却体(10)的接触层(9),其与结构化金属层(4)相对置。在衬底(2)的底侧(8)上的边缘区域(7)内施加有结构化支撑结构(11),其厚度(d2)对应于接触层(9)的厚度(d1)。

Description

底侧具有支撑结构的半导体模块
技术领域
本发明由一种半导体模块出发,
-其中,该半导体模块具有由电绝缘材料构成的衬底,
-其中,在衬底的上侧施加有结构化金属层,经由它来接触至少一个电构件,
-其中,结构化金属层只在衬底的中央区域中被施加在衬底上,使得在衬底的上侧上留有包围中央区域的边缘区域,在该边缘区域中没有在衬底上施加结构化金属层,
-其中,在衬底底侧在中央区域中施加有用于接触冷却体的接触层,其与结构化金属层相对置。
背景技术
这类半导体模块是普遍公知的。例如可以参见专利US 2016/0 021 729 A1。
在专利US 2009/0 213 546 A1中披露一种具有由电绝缘材料构成的衬底的半导体模块。在衬底的上侧施加有结构化金属层,经由它来接触至少一个电构件。结构化金属层被施加在整个上侧上。在衬底的底侧上,基本上与结构化金属层重合地施加有用于接触冷却体的接触层。
在US 2014/0 204 533 A1中披露了一种半导体模块,其具有由电绝缘材料构成的衬底。在衬底的上侧施加有结构化金属层,经由它接触所述至少一个电构件。在衬底上,结构化金属层似乎只被施加在衬底上的中央区域中,使得在衬底的上侧留有包围中央区域的边缘区域,在该边缘区域中没有结构化金属层被施加在衬底上。在衬底的底侧上施加有用于接触冷却体的接触层。由US 2014/0 204 533 A1中无法明确得知,接触层被施加在底侧上的哪个区域中。
在US 2010/0 302 741 A1中披露了一种半导体模块,其具有由电绝缘材料构成的衬底。在衬底的上侧施加有结构化金属层,经由其来接触至少一个电构件。在衬底上,结构化金属层只被施加在衬底上的中央区域中,使得在衬底的上侧留有包围中央区域的边缘区域,在该边缘区域中没有结构化金属层被施加在衬底上。在衬底底侧在中央区域中以及超出中央区域一部分的区域中施加有用于接触冷却体的接触层,该接触层与结构化金属层相对置。
在专利US 2013/0 056 185 A1中披露了一种半导体模块,其具有由电绝缘材料构成的衬底。在衬底的上侧施加有结构化金属层,经由其来接触至少一个电构件。结构化金属层只在衬底上的中央区域中被施加在衬底上,使得在衬底的上侧留有包围中央区域的边缘区域,在该边缘区域中没有结构化金属层施加在衬底上。在衬底的底侧上施加有用于接触冷却体的接触层,其与结构化金属层相对置。接触层似乎覆盖整个底侧。
在本发明范畴内,半导体模块尤其可以设计为功率半导体模块,并且包括功率半导体作为电构件,例如IGBT或者类似的构件,例如功率MOSFET。这类半导体模块例如可以在电动汽车中被用于通断行车马达的能量供应。半导体模块也可以包括例如功率LED或者电阻作为电构件。
在制造半导体模块的范畴内,经常在一个子步骤中借助冲压机向衬底的上侧施加压力。对上侧的压力通常由冲压机通过柔性的平衡材料来施加。在施加压力的同时,借助保持元件将衬底保持在其底侧上。通常伴随施加压力还加载有更高的温度,例如在烧结过程中。
因为衬底高于结构化金属层,所以在上述子步骤的范畴内也对边缘区域施加压力。当在衬底的底侧上只在中央区域施加有接触层时,那么在从中央区域到边缘区域的过渡部分通常施加有很大的折弯力。这可能尤其是因为衬底通常很脆而导致衬底断裂。折弯力还可能导致在衬底中产生裂痕,该裂痕一开始虽然不明显,但之后将导致半导体模块提前失效。
能够想到的是,保持元件的形状被设计为,其朝向衬底底侧的侧面的边缘区域具有凸起,使得保持元件不仅在接触层的区域中进行支撑,而且还在边缘区域中进行支撑。然而这需要保持元件具有特殊的、匹配于相应衬底的构造。特别在件数少时,这种做法是低效的。此外,在这种情况下,衬底必须相对于保持元件精确地定位。此外,以对于保持元件的这种构造设计来说所需要的精度来制造衬底是困难的。这样例如可能使不同衬底的接触层的厚度具有波动。
此外还可以想到的是,为衬底设计相应的厚度,使得折弯力保持在可允许的范围内。然而在这种情况下,由于衬底的厚度更大,因此衬底的热阻提高,从而对半导体构件散热的效果可能较差。
在现有技术中此外还已知,接触层在整个底侧上延伸。通过这种做法,避免了在生产半导体模块时由处理压力产生的折弯应力过大。然而一方面却减少了对于可靠运行来说必要的空气间隙。此外,组成接触层的材料通常具有与衬底不同的热膨胀系数。这就导致在温度发生变化时产生双金属效应,从而导致半导体模块发生弯曲,正如在运行时不可避免的那样。这种弯曲例如可能导致与冷却体的接触面减少从而导致对半导体模块的冷却效果降低。在极端情况下,这种弯曲甚至可能导致衬底的断裂。结果可能出现其他的、像是助剂或原材料、例如导热膏被抽出这样的事情。
发明内容
本发明的目的在于,提供一种半导体模块,其中,不仅在制造半导体模块时而且在半导体模块运行时都以简单的方式并可靠地避免过度的折弯应力。
所述目的通过一种具有权利要求1所述特征的半导体模块得以解决。半导体模块的有利设计方案是从属权利要求2至10所述的主题。
根据本发明,前文所述类型的半导体模块被设计为,在衬底的底侧上的边缘区域中施加有结构化支撑结构,其厚度与接触层的厚度相对应。
由此,在制造半导体模块的范畴内确保了,衬底在边缘区域中也被支承以抵抗由冲压机施加的压力。因此,能够不产生弯曲,或者至少只在很小的范围内产生弯曲。在半导体模块以后的运行中,可以由结构化支撑结构减少震荡。然而,由于支撑结构的结构化,可以使在运行时由于温度变化而产生的折弯力保持最小化。此外还能够在半导体模块运行时防止由于振动而引起不期望的机械接触或甚至是衬底的断裂。
在半导体模块的一个优选设计方案中,支撑结构与接触层是分离的。由此可以保持或者最大化爬电距离和空气间隙。
优选地,支撑结构具有多个结构元件,其中,或者只有厚度相对于结构元件明显更小的桥接结构位于结构元件之间,或者这些结构元件是完全地相互分离的。通过这种设计方案,可以在很大范围内最小化在半导体模块运行时产生的折弯力。
优选地,结构元件各自只在底侧的部分长度和部分宽度上延伸。这种设计方式尤其使得,由单个结构元件起作用的折弯力只作用在衬底的界定范围内。结构元件尤其地可以在底侧的纵向和横向上分别形成多个行。
在支撑结构与其中只存在桥接结构的区域或者结构元件完全分离的区域之间的过渡区域中,可能产生缺口效应。优选地,就支撑结构的每个任意的部分区域而言,支撑结构在其朝向底侧的一端具有起始横截面,并且在其背离底侧的一端具有留存横截面,并且此外横截面随着与底侧的间距增加而首先单调地减小,直到该横截面具有最小横截面。这种减小尤其可以以严格单调的方式进行。通过这种设计方案,能够使缺口效应最小化。可以通过以下方式进一步优化对缺口效应的最小化,即,横截面的减小在底侧处最大,并且随着与底侧的距离增大而变缓。
在一个特别优选的设计方案中,横截面还随着与底侧的距离的进一步增加而再次单调增大。这种增大尤其可以是严格单调的。通过这种设计方案,可以最大化与保持元件的接触面积和之后与冷却体的接触面积。与先前的减小类似,增大可以在最小横截面附近是最小的,并且随着与底侧距离的增加而增大。
在结构元件之间可以置入辅助材料。通过这种设计方案,例如可以优化从衬底的底侧到安插到接触层上的冷却体的热过渡。结构元件之间的间隙在这种情况下还可以用作为缓冲存储,用于在半导体模块运行期间临时地容纳辅助材料。
附图说明
下面结合附图更详尽阐述的实施例的说明让本发明的上述特征和优点以及如何实现这些的方式和方法更加清楚明白。示意图中示出:
图1示出了半导体模块的横截面;
图2示出了衬底的上侧的俯视图;
图3示出了衬底的底侧的俯视图;
图4示出了支撑结构的一个可行设计方案;
图5示出了结构元件的一个可行设计方案。
具体实施方式
根据图1,半导体模块1具有衬底2。衬底2由电绝缘材料构成。衬底2例如可以由氮化铝(AlN)、氧化铝(Al2O3)、氮化硅(Si3N4)或者其他的陶瓷材料组成。
根据图1和2,在衬底2的上侧3施加有结构化金属层4。金属层4通常由铜构成。可替选地,金属层4例如可以由铝构成。金属层4例如也可以在其一侧包括多个层,尤其是直接施加在衬底2的上侧3的由铝构成的层和施加在由铝制成的层上的、由铜构成的层。经由结构化金属层4与至少一个电构件5,例如IGBT或者MOSFET进行电和热接触。机械接触、电接触和热接触通常经由在图中未示出的钎焊层、烧结层、导电粘合层等来实现。结构化金属层4只在衬底2的中央区域6内被施加在衬底2上。因此,在衬底2的上侧3留有包围中央区域6的边缘区域7。在边缘区域7内没有在衬底2上施加结构化金属层4。
根据图1和3所示,在衬底2的底侧8上,在中央区域6内施加有接触层9。接触层9用于接触冷却体10。接触层9位于结构化金属层4对面。它因此位于中央区域6内。根据图3所示,它可以是非结构化的。类似于结构化金属层,接触层9同样也可以由金属构成。上文针对结构化金属层4的可行材料的实施方式也以类似的方式适用于接触层9。接触层9具有厚度d1。
衬底2连同结构化金属层4和接触层9优选设计为所谓的DBC衬底(Direct BondedCopper(直接覆铜))或者AMB衬底(Active Metal Brazing(活性金属钎焊))。
此外,根据图1和3所示,在衬底2的底侧8上,在边缘区域7内施加有结构化支撑结构11。结构化支撑结构11具有厚度d2。厚度d2至少基本上与接触层9的厚度d1相对应。在理想的情况下,两个厚度d1、d2精确地一样大。然而,在某些情况下,可允许厚度d2略微大于或者小于(最多20%,最多10%更好)厚度d1,有时甚至这样更有利。
支撑结构11的结构化使得支撑结构11不是以封闭的层的形式存在,而是中断的。支撑结构11因此具有多个结构元件12。
可以以不同的方式来设计结构化。因此例如可以以曲折、菱形、方块或者其他具有连贯的结构元件12的支撑结构11的形式来设计支撑结构11。尤其是在这些情况下,支撑结构11的各个结构元件12可以互相直接连接。在这种情况下,支撑结构11就形成了连贯的结构。然而这种连贯的结构形成一种比较细小的图案,其只部分地填充边缘区域7。然而,填充度、即被支承结构11占据的边缘区域7面积与边缘区域7的总面积之间的比例,在这种情况下却比较小。通常填充度最大为20%,大部分情况下甚至最大为10%。可替选地,根据图1和3,结构元件12可以是完全相互分离的。即使在这种情况下,填充度也可以具有比较小的值,例如最大20%或者甚至最大10%。在结构元件12相互分离的情况下,填充度却也可以具有更大的值,例如30%、50%或者在个别情况下也超过50%。
根据图4中的示意图,桥接结构13位于结构元件12之间。然而在这种情况下,桥接结构13具有相比于结构元件12的厚度d2明显减小的厚度d3。减小程度至少为厚度d2的50%,优选至少80%。在这种情况下,例如可以首先在底侧8上施加一体的层,然后在桥接结构13的区域中从一体的层上蚀刻材料。没有蚀刻材料的区域在这种情况下就形成了支撑结构11。可替选地,可以没有桥接结构13。尤其例如可以将支撑结构11的结构元件12之间的区域中的、先前施加在一体的层中的材料完全蚀刻掉。
正如已经提及的那样,支撑结构11的各个结构元件12可以是直接相互连接的。在这种情况下,结构元件12只部分地被可能存在的桥接结构13包围。优选地,根据图1和图3所示结构元件12是相互分离的,从而它们被可能存在的桥接结构13完全包围。
优选地,根据图3所示,结构元件12各自只在底侧8的部分长度1和部分宽度b上延伸。尤其地,根据图3所示,结构元件12可以在底侧8的纵向和横向上分别行成多个行。
根据图3所示,结构元件12具有圆形的横截面。可替选地,结构元件12同样可以设计成环,即一个在中间同样具有一个可能为圆形的凹部的圆形横截面。结构元件12也可以例如设计为带有或者不带有中央凹部的橄榄形或椭圆形,并且可能也设计为带有或者不带有中央凹部的多边形结构(四边形、六边形...)。这些列举当然只是纯粹实例性的。
可行的是,各个结构元件12的横截面随着与底侧8距离的增大而保持恒定。当根据图3纯粹示例性地示出的,结构元件12具有圆形的横截面时,那么结构元件12在这种情况下设计为柱体。然而,结构元件12优选地在其朝向底侧8的一端具有起始横截面,并且在其背离底侧8的一端具有留存横截面,其中,横截面还随着与底侧8距离的增加而首先单调地减小。这种减小尤其是可以以严格单调的方式进行。当根据图3纯粹示例性地示出的,横截面是圆形的,那么结构元件12在这种情况下例如可以设计为锥截体式的。更好的是,横截面的减小在底侧8处最大,并且随着与底侧8距离的增大而减缓。当根据图3纯粹示例性示出的,横截面是圆形的,结构元件12在这种情况下可以例如根据图5所示在底侧8附近设计为类似火山锥体的形式。在此最优的是,结构元件12在其朝向底侧8的一端上完全平坦地截止。结构元件12在底侧8上具有的夹角α就要尽可能地小。
横截面一直减小,直到横截面具有最小横截面。然后随着与底侧8距离再进一步增加,横截面可以保持恒定。优选地,横截面再次单调地增大。类似先前横截面的单调减小,这种增大可以尤其是严格单调的。然而,通常横截面的增大是小于横截面先前的减小的。留存的横截面于是通常小于起始的横截面。
上述结合各个结构元件12阐述的优选设计方案不只对单个结构元件12成立。优选地对支撑结构11的每个任意的部分区域都成立。
尤其是在支撑结构11虽然形成连贯的结构,而连续的结构11形成细小的图案的情况下,支撑结构11也可以与接触层9相连。然而,支撑结构11优选地是与接触层9分离的,也就是不直接与之接触的。通过这种设计方式尤其可以最大化爬电距离和气隙。
根据图1中所示,可以在结构元件12中置入辅助材料14。这种辅助材料14例如可以是导热膏。由此,可以最大化衬底2的进而最终半导体模块1的热量排放。
总而言之,本发明因此涉及以下事实:
半导体模块1具有由电绝缘材料组成的衬底2。在衬底2的上侧3施加有结构化金属层4,通过它来接触至少一个电构件5。结构化金属层4只在衬底2的中央区域6内被施加在衬底上,使得在衬底2的上侧3留有包围中央区域6的边缘区域7,在衬底2上,在该边缘区域中没有施加结构化金属层4。在衬底2的底侧8上,在中央区域6中施加有用于接触冷却体10的接触层9,其与结构化金属层4相对置。在衬底2的底侧8上,在边缘区域7中还施加有结构化支撑结构11,其厚度d2对应于接触层9的厚度d1。
本发明具有许多优点。尤其是能够明显更好地完成加工。避免了衬底2断裂的危险。提升了运行时的抗震动和抗冲击能力。可以改进对冷却体10的热传导。
尽管通过优选实施例更详尽地阐述和说明了本发明的细节,但是本发明不受到公开实施例的局限,专业技术人员可以从中推导出其他的变形方案,而不离开本发明的保护范围。

Claims (10)

1.一种半导体模块,
-其中,所述半导体模块具有衬底(2),所述衬底由电绝缘材料构成,
-其中,在所述衬底(2)的上侧(3)施加有结构化金属层(4),至少一个电构件(5)经由所述结构化金属层被接触,
-其中,所述结构化金属层(4)只在所述衬底(2)的中央区域(6)中被施加在所述衬底(2)上,使得在所述衬底(2)的所述上侧(3)上留有包围中央区域(6)的边缘区域(7),在所述边缘区域中所述结构化金属层(4)没有被施加在所述衬底(2)上,
-其中,在中央区域(6)中,接触层(9)被施加到所述衬底(2)的底侧(8)上,所述接触层用于接触冷却体(10),所述接触层与所述结构化金属层(4)相对置,
其特征在于,在所述衬底(2)的所述底侧(8)上,在边缘区域(7)中施加有结构化的支撑结构(11),所述支撑结构的厚度(d2)对应于所述接触层(9)的厚度(d1)。
2.根据权利要求1所述的半导体模块,
其特征在于,所述支撑结构(11)与所述接触层(9)是分离的。
3.根据权利要求1或2所述的半导体模块,
其特征在于,所述支撑结构(11)具有多个结构元件(12),并且,或者在所述结构元件(12)之间只有桥接结构(13),所述桥接结构具有相比于所述结构元件(12)明显减小的厚度(d3),或者所述结构元件(12)是完全相互分离的。
4.根据权利要求3所述的半导体模块,
其特征在于,所述结构元件(12)各自只在所述底侧(8)的部分长度(l)和部分宽度(b)上延伸。
5.根据权利要求4所述的半导体模块,
其特征在于,所述结构元件(12)在所述底侧(8)的纵向和横向上分别形成多个行。
6.根据权利要求3、4或5所述的半导体模块,
其特征在于,关于所述支撑结构(11)的每个任意的部分区域,所述支撑结构(11)在支撑结构的朝向所述底侧(8)的一端处具有起始横截面,并且在支撑结构的背离所述底侧(8)的一端处具有留存横截面,并且横截面随着与所述底侧(8)的距离的增加而首先单调地减小,直到横截面具有最小横截面为止,其中尤其是严格地单调减小。
7.根据权利要求6所述的半导体模块,
其特征在于,横截面的减小程度在所述底侧(8)处最大,并且随着与所述底侧(8)的距离的增加而减缓。
8.根据权利要求6或7所述的半导体模块,
其特征在于,从最小横截面出发,横截面随着与所述底侧(8)的距离的进一步增加又单调增大,尤其是严格地单调增大。
9.根据权利要求8所述的半导体模块,
其特征在于,增大程度在最小横截面附近是最小的,并且随着与所述底侧的距离的增加而增大。
10.根据权利要求3至9中任一项所述的半导体模块,
其特征在于,在所述结构元件(12)之间置入有辅助材料(14)。
CN201780078850.5A 2016-12-20 2017-12-15 底侧具有支撑结构的半导体模块 Active CN110100308B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16205389.6A EP3340293A1 (de) 2016-12-20 2016-12-20 Halbleitermodul mit stützstruktur auf der unterseite
EP16205389.6 2016-12-20
PCT/EP2017/082992 WO2018114651A1 (de) 2016-12-20 2017-12-15 Halbleitermodul mit stützstruktur auf der unterseite

Publications (2)

Publication Number Publication Date
CN110100308A true CN110100308A (zh) 2019-08-06
CN110100308B CN110100308B (zh) 2020-09-22

Family

ID=57570826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780078850.5A Active CN110100308B (zh) 2016-12-20 2017-12-15 底侧具有支撑结构的半导体模块

Country Status (5)

Country Link
US (1) US10699984B2 (zh)
EP (2) EP3340293A1 (zh)
JP (1) JP6771682B2 (zh)
CN (1) CN110100308B (zh)
WO (1) WO2018114651A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758095B (zh) * 2021-02-09 2022-03-11 潘宇翔 適用於一電子元件的散熱結構及散熱模組

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019442A1 (de) * 2004-04-19 2005-10-06 Siemens Ag An planarer Verbindung angeordneter Kühlkörper
WO2007045112A1 (de) * 2005-10-20 2007-04-26 Creative Led Gmbh Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
CN102810531A (zh) * 2011-06-03 2012-12-05 英飞凌科技股份有限公司 半导体模块系统、半导体模块及制造半导体模块的方法
WO2013108718A1 (ja) * 2012-01-18 2013-07-25 株式会社神戸製鋼所 熱伝導部材およびこれを備えた半導体装置
CN104124218A (zh) * 2014-08-04 2014-10-29 华进半导体封装先导技术研发中心有限公司 用2.5d/3dtsv大功率芯片封装的散热结构
CN105518854A (zh) * 2014-03-31 2016-04-20 富士电机株式会社 电力变换装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
JP4311774B2 (ja) * 1998-03-11 2009-08-12 富士通株式会社 電子部品パッケージおよびプリント配線板
US6125042A (en) * 1998-04-10 2000-09-26 Lucent Technologies, Inc. Ball grid array semiconductor package having improved EMI characteristics
US6194782B1 (en) * 1998-06-24 2001-02-27 Nortel Networks Limited Mechanically-stabilized area-array device package
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
IL127256A (en) * 1998-11-25 2002-09-12 Micro Components Ltd A device for packaging electronic components, a process for its manufacture and a pin device used in the process
DE19900603A1 (de) * 1999-01-11 2000-07-13 Bosch Gmbh Robert Elektronisches Halbleitermodul
JP3343730B2 (ja) * 1999-08-27 2002-11-11 埼玉日本電気株式会社 実装基板及び電気部品の実装方法
JP2001217355A (ja) * 1999-11-25 2001-08-10 Hitachi Ltd 半導体装置
US6707145B2 (en) * 2000-12-29 2004-03-16 Intel Corporation Efficient multiple power and ground distribution of SMT IC packages
TWI256719B (en) * 2002-03-06 2006-06-11 Via Tech Inc Semiconductor device package module and manufacturing method thereof
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
TWI220780B (en) * 2003-04-25 2004-09-01 Advanced Semiconductor Eng Semiconductor package
JP4393312B2 (ja) * 2004-08-27 2010-01-06 富士通株式会社 半導体装置
TWI249232B (en) * 2004-10-20 2006-02-11 Siliconware Precision Industries Co Ltd Heat dissipating package structure and method for fabricating the same
US7190581B1 (en) 2005-01-11 2007-03-13 Midwest Research Institute Low thermal resistance power module assembly
US7400502B2 (en) * 2005-12-29 2008-07-15 Qnx Cooling Systems Inc. Connector heat transfer unit
US7382057B2 (en) * 2006-03-29 2008-06-03 Phoenix Precision Technology Corporation Surface structure of flip chip substrate
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
US7982307B2 (en) * 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
TWI368301B (en) * 2008-04-02 2012-07-11 Advanced Semiconductor Eng Semiconductor package using an active type heat-spreading element
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102009026558B3 (de) 2009-05-28 2010-12-02 Infineon Technologies Ag Leistungshalbleitermodul mit beweglich gelagerten Schaltungsträgern und Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls
JP5316261B2 (ja) * 2009-06-30 2013-10-16 富士通株式会社 マルチチップモジュールおよびプリント基板ユニット並びに電子機器
US8358002B2 (en) * 2009-12-23 2013-01-22 Marvell World Trade Ltd. Window ball grid array (BGA) semiconductor packages
US9123698B2 (en) * 2010-08-25 2015-09-01 Broadcom Corporation Flexural plate wave device for chip cooling
US20120175763A1 (en) * 2011-01-06 2012-07-12 International Business Machines Corporation Integrated circuit packaging including auxiliary circuitry
DK2727143T3 (en) 2011-06-30 2018-05-22 Vestas Wind Sys As REFRIGERATORS FOR REFRIGERATING POWER SEMICONDUCTORS
US10104812B2 (en) 2011-09-01 2018-10-16 Infineon Technologies Ag Elastic mounting of power modules
JP6621076B2 (ja) 2013-03-29 2019-12-18 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
US9311500B2 (en) 2013-09-25 2016-04-12 Amazon Technologies, Inc. Data security using request-supplied keys
JP6037045B2 (ja) * 2013-10-29 2016-11-30 富士電機株式会社 半導体モジュール
US20160148864A1 (en) * 2014-11-21 2016-05-26 Qualcomm Incorporated Integrated device package comprising heterogeneous solder joint structure
US10269696B2 (en) * 2015-12-10 2019-04-23 Intel Corporation Flex circuit for accessing pins of a chip carrier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004019442A1 (de) * 2004-04-19 2005-10-06 Siemens Ag An planarer Verbindung angeordneter Kühlkörper
WO2007045112A1 (de) * 2005-10-20 2007-04-26 Creative Led Gmbh Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
CN102810531A (zh) * 2011-06-03 2012-12-05 英飞凌科技股份有限公司 半导体模块系统、半导体模块及制造半导体模块的方法
WO2013108718A1 (ja) * 2012-01-18 2013-07-25 株式会社神戸製鋼所 熱伝導部材およびこれを備えた半導体装置
CN105518854A (zh) * 2014-03-31 2016-04-20 富士电机株式会社 电力变换装置
CN104124218A (zh) * 2014-08-04 2014-10-29 华进半导体封装先导技术研发中心有限公司 用2.5d/3dtsv大功率芯片封装的散热结构

Also Published As

Publication number Publication date
EP3526814B1 (de) 2022-05-18
EP3526814A1 (de) 2019-08-21
US20190393122A1 (en) 2019-12-26
CN110100308B (zh) 2020-09-22
WO2018114651A1 (de) 2018-06-28
EP3340293A1 (de) 2018-06-27
JP6771682B2 (ja) 2020-10-21
US10699984B2 (en) 2020-06-30
JP2020515080A (ja) 2020-05-21

Similar Documents

Publication Publication Date Title
CN111446217B (zh) 半导体装置
US10934161B2 (en) MEMS device and method for producing same
US20080237844A1 (en) Microelectronic package and method of manufacturing same
JP6316412B2 (ja) 電力用半導体装置
US20100327421A1 (en) Ic package design with stress relief feature
KR20190003930A (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
JP2012531728A (ja) 電子装置
US20130328200A1 (en) Direct bonded copper substrate and power semiconductor module
CN106373947B (zh) 鲁棒高性能半导体封装
JPWO2017082122A1 (ja) パワーモジュール
CN107611111B (zh) 半导体模块、电力转换装置
JP6363825B2 (ja) 半導体装置及びリードフレーム
JP7180570B2 (ja) 半導体モジュール
CN104600038B (zh) 半导体装置
CN106158807B (zh) 高频高输出设备
CN110100308A (zh) 底侧具有支撑结构的半导体模块
CN114334884A (zh) 具有带有开口槽口的焊盘的封装体
JP6884217B2 (ja) 凹形湾曲部を備えた底部プレートを有する半導体モジュール
CN105280564B (zh) 载体、半导体模块及其制备方法
CN112530915A (zh) 半导体装置
JP2007311577A (ja) 半導体装置
JP6317178B2 (ja) 回路基板および電子装置
US8754512B1 (en) Atomic level bonding for electronics packaging
CN111584422A (zh) 半导体装置及其制造方法
JP2010027953A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant