CN110098170A - 一种提高电解镀均一性的陶瓷封装基板组合板 - Google Patents

一种提高电解镀均一性的陶瓷封装基板组合板 Download PDF

Info

Publication number
CN110098170A
CN110098170A CN201910302750.7A CN201910302750A CN110098170A CN 110098170 A CN110098170 A CN 110098170A CN 201910302750 A CN201910302750 A CN 201910302750A CN 110098170 A CN110098170 A CN 110098170A
Authority
CN
China
Prior art keywords
substrate
band
compoboard
ceramic
parent metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910302750.7A
Other languages
English (en)
Other versions
CN110098170B (zh
Inventor
李钢
邱基华
陈烁烁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deyang Sanhuan Technology Co.,Ltd.
Original Assignee
Chaozhou Three Circle Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chaozhou Three Circle Group Co Ltd filed Critical Chaozhou Three Circle Group Co Ltd
Priority to CN201910302750.7A priority Critical patent/CN110098170B/zh
Publication of CN110098170A publication Critical patent/CN110098170A/zh
Application granted granted Critical
Publication of CN110098170B publication Critical patent/CN110098170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

本发明公开了一种提高电解镀均一性的陶瓷封装基板组合板，其包括若干纵横并列排布的陶瓷基板所形成的陶瓷基板组合板、以及围设于所述陶瓷基板组合板的外边缘的环形回路带；所述陶瓷基板上具有基层金属；所述环形回路带至少包括内环形回路带和围设于所述内环形回路带外侧的外环形回路带，且两者之间连接有支路连接带，所述外环形回路带的外侧电连接有导镀孔，所述内环形回路带与所述陶瓷基板上的基层金属电连接。本发明的陶瓷封装基板组合板能提高镀层的均一性，降低镀层成本，而且还可提高基板封装的可靠性。

Description

一种提高电解镀均一性的陶瓷封装基板组合板
技术领域
本发明涉及电子元器件封装技术领域，特别是涉及一种提高电解镀均一性的陶瓷封装基板组合板。
背景技术
电子产品在现代生活中无处不在，电子元器件精密度要求较高，为确保其不受外界环境干扰、保证工作精度和延长工作寿命，需要将电子元器件安装到陶瓷封装基座上并对电子元器件进行封装。陶瓷封装基座的制造成本很大一部分来源于镀层。因此，通过降低镀层成本的办法来降低陶瓷封装基座的总成本已经成为当前行业内研究的重点。
陶瓷封装基板的电镀工序一般采用挂镀的方法，具体是在基板组合板上设计导镀孔，并通过导通线路(通常为环形金属带)将导镀孔与基板上的基层金属电连接，然后将阴极电路与导镀孔相连，当接通负载后，电流从导镀孔经过导通线路进入产品区域，与镀液中的离子发生氧化还原反应，金属离子得到电子，从而沉积在基板表面的基层金属电极上。
但是，传统的陶瓷封装基板的电镀工艺存在以下缺陷：
(1)导通线路和产品区域直连的方法进行电镀，由于电镀中电流更容易向边缘集中(多个基板形成的组合板边缘)，导致边缘的产品区域电势高，电流密度大，镀层厚度增加更快，从而导致产品出现边缘厚、中间薄的情况，电镀厚度的均匀性比较差，如此增加了电镀的成本；
(2)电流从导镀孔经过金属带，几乎没有受到阻碍直接进入了产品区域，产品边缘区域的上镀速度快，同样加大了边缘和中间区域镀层厚度的极差；
(3)为了确保镀层的可焊性，一般对于基板的镀层厚度的上下限均有要求，若厚度不均匀，则可能出现中间位置厚度小于下限，而边缘位置厚度大于上限的情况，存在可焊性差的风险。
发明内容
为了解决上述背景技术中的问题，本发明提供了一种陶瓷封装基板组合板，其能够提高镀层的均一性，降低镀层成本，而且还可提高基板封装的可靠性。
基于此，本发明提供了一种提高电解镀均一性的陶瓷封装基板组合板，包括若干纵横并列排布的陶瓷基板所形成的陶瓷基板组合板、以及围设于所述陶瓷基板组合板的外边缘的环形回路带；所述陶瓷基板上具有基层金属；
所述环形回路带至少包括内环形回路带和围设于所述内环形回路带外侧的外环形回路带，且两者之间连接有支路连接带，所述外环形回路带的外侧电连接有导镀孔，所述内环形回路带与所述陶瓷基板上的所述基层金属电连接。
作为优选方案，所述陶瓷基板包括多层堆叠的基板。
作为优选方案，所述陶瓷基板包括两层堆叠的基板，分别为上基板和下基板，且其均具有基层金属，所述上基板的下表面对接于所述下基板的上表面；所述内环形回路带与所述下基板的上表面的基层金属电连接。
作为优选方案，所述环形回路带包括内环形回路带和围设于所述内环形回路带外侧的外环形回路带，所述外环形回路带与所述内环形回路带之间连接有多条所述支路连接带。
作为优选方案，所述外环形回路带的外侧连接有多个所述导镀孔，多个所述导镀孔分布于所述外环形回路带的四周。进一步地，所述导镀孔优选对称地分布在组合板相对方向的两侧。
作为优选方案，所述上基板的上表面设有第一基层金属，所述下基板的上表面设有第二基层金属，所述下基板的下表面设有第三基层金属，所述导镀孔通过所述环形回路带与所述第二基层金属电连接；
所述下基板上开设有用于灌注导电金属材料以使所述第二基层金属和第三基层金属电连接的第一导通孔，所述上基板上开设有用于灌注导电金属材料以使所述第一基层金属和第二基层金属电连接的第二导通孔。
作为优选方案，所述外环形回路带和所述内环形回路带的宽度之比范围为1.1-4；所述支路连接带和所述内环形回路带的宽度之比范围为0.5-1.5，优选地为0.9-1.1。所述内环形回路带的宽度范围为0.05mm-5mm，优选地为0.1mm-2mm，更进一步优选为0.3mm-0.7mm。
作为优选方案，所述导镀孔与所述外环形回路带为一体成型结构。
作为优选方案，所述内环形回路带、所述外环形回路带与所述支路连接带为一体成型结构。
作为优选方案，所述内环形回路带、所述外环形回路带、所述支路连接带与所述基层金属为一体成型结构。
相较于现有技术，本发明的有益效果在于：
本发明的陶瓷封装基板组合板，通过在若干陶瓷基板形成的陶瓷基板组合板的外边缘增设环形回路带，避免导通线路和产品区域直连，阻挡电流直接进入产品区域，可降低产品边缘与中间区域的电极电势差，从而降低陶瓷基板组合板中间和边缘镀层厚度的极差，提高了镀层的均一性，降低了镀层的成本，并且提高了基板封装的可靠性；而且，在环形回路带之间设有支路连接带，避免电流直接从导镀孔进入产品区域，对电流起到一定的阻挡缓冲作用，能降低产品边缘的电势，减缓边缘电镀的速度，从而降低了组合板边缘与中间产品区域的镀层厚度差，进而也提高了镀层的均一性，并由此可改善基板封装的可靠性的效果。
进一步地，在环形回路带之间设有多条支路连接带，对进入产品区域电流进行分流，对电流产生充分地阻挡缓冲作用，能确保降低产品边缘的电势，减缓边缘电镀的速度，从而降低了组合板边缘与中间产品区域的镀层厚度差，进而能进一步提高镀层的均一性。
附图说明
图1是本发明实施例提供的一种陶瓷封装基板组合板的结构示意图；
图2是本发明实施例提供的陶瓷基板中的上基板的上表面的结构示意图；
图3是本发明实施例提供的陶瓷基板中的下基板的上表面的结构示意图；
图4是本发明实施例提供的陶瓷基板中的下基板的下表面的结构示意图。
其中，100、陶瓷基板；110、上基板；111、第一基层金属；120、下基板；121、第二基层金属；122、第三基层金属；123、第一导通孔；200、环形回路带；210、外环形回路带；220、内环形回路带；300、支路连接带；400、导镀孔；A、产品区域。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。应当理解的是，术语“第一”、“第二”、“第三”等仅用于描述目的，用来将同一类型的信息彼此区分开，而不能理解为指示或暗示相对重要性。
请参见图1，示意性地示出了本发明的陶瓷封装基板组合板，其包括若干纵横并列排布的陶瓷基板100所形成的陶瓷基板组合板、以及围设于陶瓷基板组合板的外边缘的环形回路带200，若干纵横并列排布的陶瓷基板100所在区域形成产品区域A，各个陶瓷基板100相互接触连接。其中，陶瓷基板100上具有基层金属，其可以为单层基板的结构或者包括多层堆叠放置的基板，环形回路带200至少包括内环形回路带220和围设于所述内环形回路带220外侧的外环形回路带210，且外环形回路带210和内环形回路带220之间连接有支路连接带300，所述外环形回路带210的外侧电连接有导镀孔400，而且，所述内环形回路带220与所述陶瓷基板100上的基层金属电连接，导镀孔400通过环形回路带200与产品区域的电极相连，只要产品区域A内所有产品均与导镀孔400相连即可实现线路的导通，所有产品即可镀上金属层。
基于上述技术特征的陶瓷封装基板组合板，通过在若干陶瓷基板100所形成的陶瓷基板组合板的外边缘增设环形回路带200，避免导通线路和产品区域直连，阻挡电流直接进入产品区域，可降低产品边缘与中间区域的电极电势差，从而降低陶瓷基板组合板中间和边缘镀层厚度的极差，提高了镀层的均一性，降低了镀层的成本，并且提高了基板封装的可靠性；而且，在环形回路带200之间设有支路连接带300，避免电流直接从导镀孔400进入产品区域，对电流起到一定的阻挡缓冲作用，能降低产品边缘的电势，减缓边缘电镀的速度，从而降低了组合板边缘与中间产品区域的镀层厚度差，进而也提高了镀层的均一性，并由此可改善基板封装的可靠性的效果。需要说明的是，在本实施例中陶瓷封装基板例如应用于声表面波滤波器(Surface Acoustic Wave，SAW)这种电子元器件，但并不仅局限于声表面波滤波器，本方案中的陶瓷封装基板还可用于例如压电振动元件、半导体元件、电容元件以及电阻元件等电子元件或芯片的封装。
优选地，所述陶瓷基板100包括多层堆叠的基板。示例性地，参见图2-图4所示，在本实施例中，上述的陶瓷基板100包括两层堆叠的基板，分别为上基板110和下基板120，所述上基板110和下基板120均具有基层金属，所述上基板110的下表面与所述下基板120的上表面对接，即将上基板110与下基板120进行叠层；所述内环形回路带220与所述下基板120的上表面的基层金属电连接，而图1为陶瓷封装基板组合板中的下基板组合板的上表面的内部基层金属图案的线路设计。
具体地，上基板110的上表面设有第一基层金属111，下基板120的上表面设有第二基层金属121，下基板120的下表面设有第三基层金属122，所述导镀孔400通过所述环形回路带200与所述第二基层金属121电连接。陶瓷封装基板组合板具有金属电极的区域从上往下即分别为第一基层金属111、第二基层金属121、以及第三基层金属122，下基板120上开设有第一导通孔123(如图3所示)，上基板110上开设有第二导通孔(图中未示出)，第一导通孔123用于灌注导电金属材料以使所述第二基层金属121和第三基层金属122电连接，第二导通孔用于灌注导电金属材料以使所述第一基层金属111和第二基层金属121电连接。其中，第一基层金属111由多个电极组成，用于例如采用声表面波滤波器作为芯片的表面贴装；第二基层金属121用于内部线路的导通，通过第一导通孔123和第二导通孔实现第一基层金属111和第三基层金属122不同区域的导通、以及实现基板的电镀导通线路要求，即第二基层金属121在基板里一方面起到连接上基板110上表面和下基板120下表面的作用，另一方面起到实现整个基板电镀挂镀的作用，产品区域A内所有产品均与导镀孔400相连可实现线路的导通，所有产品即可镀上金属层；第三基层金属122同样由多个电极组成，通过与电路的焊接，实现芯片信号的传输功能。
作为优选的实施方式，本实施例中，再来参见图1所示，所述环形回路带200包括内环形回路带210和围设于所述内环形回路带210外侧的外环形回路带220，所述外环形回路带210与所述内环形回路带220之间连接有多条所述支路连接带300，如此能对进入产品区域电流进行分流，对电流产生充分地阻挡缓冲作用，由此能确保降低产品边缘的电势，减缓边缘电镀的速度，从而降低了组合板边缘与中间产品区域的镀层厚度差，进而能进一步提高镀层的均一性。经过试验证明，采用本发明的设计，陶瓷封装基板组合板边缘与中间产品的镀层厚度的均值能从原先的相差5倍下降到相差0.6倍，使得镀层的均一性得到了大大的提高，从而降低了镀层工艺的成本。
进一步优选地，如图1所示，所述外环形回路带210的外侧连接有多个所述导镀孔400，多个所述导镀孔400分布于所述外环形回路带210的四周。将导镀孔400分散设置，用于避免对产品区域A的某一处集中进行通电流，同样可防止局部电镀速度过快，从而进一步提高镀层的均一性，改善基板封装的可靠性的效果。进一步地，导镀孔400优选对称地分布在组合板相对方向的两侧。
作为优选的实施方式，所述外环形回路带210和所述内环形回路带220的宽度之比范围为1.1-4，外环形回路带210比内环形回路带220宽，可以使电流在通过内环形回路带220进入到产品区域之前得到更好的阻挡缓冲作用，使得电流更加均匀化。在本实施例中，内环形回路带220的宽度范围为0.05mm-5mm，优选地，0.1mm-2mm，更进一步优选0.3mm-0.7mm。此外，所述支路连接带300和所述内环形回路带220的宽度之比范围为0.5-1.5，优选地为0.9-1.1，支路连接带300和内环形回路带220的宽度接近，可以保证进入产品区域的电流更加稳定。
更进一步优选地，为了便于生产加工，所述导镀孔400与所述外环形回路带210为一体成型结构。还优选地，所述内环形回路带220、所述外环形回路带210与所述支路连接带300为一体成型结构。还优选地，所述内环形回路带、所述外环形回路带、所述支路连接带与所述基层金属为一体成型结构。
上述实施例中的陶瓷封装基板组合板的加工方法具体包括如下步骤：
冲孔：在下基板组合板上冲出第一导通孔，在上基板组合板上冲出第二导通孔；
填孔：在第一导通孔和第二导通孔内灌注导电金属材料；
印刷：在上基板组合板的上表面印刷基层金属形成第一基层金属，在下基板组合板的上表面印刷基层金属形成第二基层金属和环形回路带以及支路连接带，并且在下基板组合板的下表面印刷基层金属形成第三基层金属；
叠层：将上基板组合板和下基板组合板进行叠层，使之形成双层基板组合板；
烧结：之后，对基板进行烧结形成带有金属基层且电极连通的双层陶瓷基板组合板；
电镀：最后，通过导镀孔进行挂镀，通过导镀孔与第二基层金属相连，并通过第一导通孔和第二导通孔的作用，使得裸露在外表面的第一基层金属和第三基层金属上形成镀层。
还需要说明的是，在本发明的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
综上所述，本发明提供的陶瓷封装基板组合板，通过将导镀孔与产品区域之间增加外围的环形回路和支路连接带分流，能降低产品边缘的电势，减缓边缘电镀的速度，从而降低了组合板边缘与中间产品的镀层厚度差，提高了镀层均一性，具有较高的应用推广价值。
本发明未详尽描述的方法和装置均为现有技术，不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (10)

1.一种提高电解镀均一性的陶瓷封装基板组合板，其特征在于，包括若干纵横并列排布的陶瓷基板所形成的陶瓷基板组合板、以及围设于所述陶瓷基板组合板的外边缘的环形回路带；所述陶瓷基板上具有基层金属；
所述环形回路带至少包括内环形回路带和围设于所述内环形回路带外侧的外环形回路带，且两者之间连接有支路连接带，所述外环形回路带的外侧电连接有导镀孔，所述内环形回路带与所述陶瓷基板上的所述基层金属电连接。
2.根据权利要求1所述的陶瓷封装基板组合板，其特征在于，所述陶瓷基板包括多层堆叠的基板。
3.根据权利要求2所述的陶瓷封装基板组合板，其特征在于，所述陶瓷基板包括两层堆叠的基板，分别为上基板和下基板，且其均具有基层金属，所述上基板的下表面对接于所述下基板的上表面；所述内环形回路带与所述下基板的上表面的基层金属电连接。
4.根据权利要求1所述的陶瓷封装基板组合板，其特征在于，所述环形回路带包括内环形回路带和围设于所述内环形回路带外侧的外环形回路带，所述外环形回路带与所述内环形回路带之间连接有多条所述支路连接带。
5.根据权利要求4所述的陶瓷封装基板组合板，其特征在于，所述外环形回路带的外侧连接有多个所述导镀孔，多个所述导镀孔分布于所述外环形回路带的四周。
6.根据权利要求3所述的陶瓷封装基板组合板，其特征在于，所述上基板的上表面设有第一基层金属，所述下基板的上表面设有第二基层金属，所述下基板的下表面设有第三基层金属，所述导镀孔通过所述环形回路带与所述第二基层金属电连接；
所述下基板上开设有用于灌注导电金属材料以使所述第二基层金属和第三基层金属电连接的第一导通孔，所述上基板上开设有用于灌注导电金属材料以使所述第一基层金属和第二基层金属电连接的第二导通孔。
7.根据权利要求1至6任一项所述的陶瓷封装基板组合板，其特征在于，所述外环形回路带和所述内环形回路带的宽度之比范围为1.1-4；所述支路连接带和所述内环形回路带的宽度之比范围为0.5-1.5。
8.根据权利要求1至6任一项所述的陶瓷封装基板组合板，其特征在于，所述导镀孔与所述外环形回路带为一体成型结构。
9.根据权利要求1至6任一项所述的陶瓷封装基板组合板，其特征在于，所述内环形回路带、所述外环形回路带与所述支路连接带为一体成型结构。
10.根据权利要求1至6任一项所述的陶瓷封装基板组合板，其特征在于，所述内环形回路带、所述外环形回路带、所述支路连接带与所述基层金属为一体成型结构。
CN201910302750.7A 2019-04-12 2019-04-12 一种提高电解镀均一性的陶瓷封装基板组合板 Active CN110098170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910302750.7A CN110098170B (zh) 2019-04-12 2019-04-12 一种提高电解镀均一性的陶瓷封装基板组合板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910302750.7A CN110098170B (zh) 2019-04-12 2019-04-12 一种提高电解镀均一性的陶瓷封装基板组合板

Publications (2)

Publication Number Publication Date
CN110098170A true CN110098170A (zh) 2019-08-06
CN110098170B CN110098170B (zh) 2020-01-14

Family

ID=67444991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910302750.7A Active CN110098170B (zh) 2019-04-12 2019-04-12 一种提高电解镀均一性的陶瓷封装基板组合板

Country Status (1)

Country Link
CN (1) CN110098170B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112778002A (zh) * 2021-02-25 2021-05-11 嘉兴佳利电子有限公司 一种csp陶瓷基板的组合板及其制备方法
CN112778002B (zh) * 2021-02-25 2024-10-25 嘉兴佳利电子有限公司 一种csp陶瓷基板的组合板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626009A (zh) * 2008-07-10 2010-01-13 力成科技股份有限公司 基板面板
US20130193462A1 (en) * 2010-01-22 2013-08-01 Sharp Kabushiki Kaisha Light emitting device
CN106783755A (zh) * 2016-11-11 2017-05-31 东莞市凯昶德电子科技股份有限公司 一种带镀铜围坝的陶瓷封装基板制备方法
CN107863436A (zh) * 2017-10-13 2018-03-30 武汉利之达科技股份有限公司 一种含金属腔体的三维陶瓷基板及其制备方法
CN108109986A (zh) * 2017-07-13 2018-06-01 东莞市国瓷新材料科技有限公司 一种功率半导体集成式封装用陶瓷模块及其制备方法
CN109411586A (zh) * 2018-10-09 2019-03-01 中山市瑞宝电子科技有限公司 一种通过电镀选镀不同材质的表面处理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626009A (zh) * 2008-07-10 2010-01-13 力成科技股份有限公司 基板面板
US20130193462A1 (en) * 2010-01-22 2013-08-01 Sharp Kabushiki Kaisha Light emitting device
CN106783755A (zh) * 2016-11-11 2017-05-31 东莞市凯昶德电子科技股份有限公司 一种带镀铜围坝的陶瓷封装基板制备方法
CN108109986A (zh) * 2017-07-13 2018-06-01 东莞市国瓷新材料科技有限公司 一种功率半导体集成式封装用陶瓷模块及其制备方法
CN107863436A (zh) * 2017-10-13 2018-03-30 武汉利之达科技股份有限公司 一种含金属腔体的三维陶瓷基板及其制备方法
CN109411586A (zh) * 2018-10-09 2019-03-01 中山市瑞宝电子科技有限公司 一种通过电镀选镀不同材质的表面处理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112778002A (zh) * 2021-02-25 2021-05-11 嘉兴佳利电子有限公司 一种csp陶瓷基板的组合板及其制备方法
CN112778002B (zh) * 2021-02-25 2024-10-25 嘉兴佳利电子有限公司 一种csp陶瓷基板的组合板及其制备方法

Also Published As

Publication number Publication date
CN110098170B (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
KR102127811B1 (ko) 적층 전자부품 및 그 제조방법
CN1925210B (zh) 电子元件和电子电路
KR102163414B1 (ko) 코일 전자부품
JP2006310716A (ja) 平面コイル素子
JPS63307715A (ja) 低インダクタンスのコンデンサ
US7649252B2 (en) Ceramic multilayer substrate
KR900004722B1 (en) Hybrid intergrated circuit
US6480370B1 (en) Polymeric dielectric material for high-energy density capacitors
US20150287515A1 (en) Multilayer array electronic component and method of manufacturing the same
CN209544337U (zh) 一种提高电解镀均一性的陶瓷封装基板组合板
CN110098170A (zh) 一种提高电解镀均一性的陶瓷封装基板组合板
CN209544336U (zh) 一种提高平整度的陶瓷封装基板组合板
CN207977946U (zh) 一种石英谐振器的基座结构
JP6204181B2 (ja) コイル内蔵基板およびｄｃ−ｄｃコンバータ
JP3404375B2 (ja) 多数個取り配線基板
JP2012138496A (ja) コイル内蔵基板
US20080011610A1 (en) Plating method
CN213692051U (zh) 一种以pcb电路板为基板的模块电源
CN205140976U (zh) 封装基板
CN109219329A (zh) 电路板的制造方法
JP4484672B2 (ja) 多数個取り配線基板
JP4272507B2 (ja) 多数個取り配線基板
TW201225122A (en) Ceramic capacitor structure
CN101488486B (zh) 可开槽式线路基板
CN211151927U (zh) 一种压电振动器件的基座结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211026

Address after: 618099 No. 19-12, building 21, phase I, Yinxin Wuzhou Plaza, No. 733, Section 2, Taishan South Road, Deyang City, Sichuan Province

Patentee after: Deyang Sanhuan Technology Co.,Ltd.

Address before: 515646 Sanhuan Industrial City, Fengtang Town, Chaozhou City, Guangdong Province

Patentee before: CHAOZHOU THREE-CIRCLE (Group) Co.,Ltd.

TR01 Transfer of patent right