CN110071052B - 倒装芯片中失效结构的位置标记方法以及分析方法 - Google Patents

Abstract

本申请公开了一种倒装芯片中失效结构的位置标记方法以及分析方法，位置标记方法包括：获取底部填充层中的失效结构在互连结构的阵列中的位置信息，位置信息以阵列的行列数表述；去除至少部分基板以形成暴露于外部的标记面，其中每个互连结构背离芯片的一端皆位于标记面上；在标记面上对位置信息所指示的位置做上标记。本申请提供的倒装芯片中失效结构的位置标记方法以及分析方法，通过去除至少部分基板以形成将阵列中每个互连结构上背离芯片的一端皆暴露于外部的标记面，然后根据失效结构的位置信息在标记面上进行标记，实现了在倒装芯片上对失效结构进行精准标记的目的，进而降低了获取失效结构的横向截面的操作难度。

Description

倒装芯片中失效结构的位置标记方法以及分析方法

技术领域

本发明一般涉及半导体技术领域，具体涉及倒装芯片技术领域，尤其涉及倒装芯片中失效结构的位置标记方法以及分析方法。

背景技术

在倒装芯片中，半导体芯片的功能面面向基板设置且芯片的功能面与基板之间通过多个导电的互连结构电连接。其中，芯片与基板之间还填设有底部填充层，多个互连结构位于底部填充层中。

在形成底部填充层时可能会因技术或操作等方面原因导致出现失效结构，进而影响倒装芯片的性能。在对上述失效结构分析时，一般先通过检测设备检测出失效结构在底部填充层中的位置，其次根据检测出失效结构的位置在基板背离芯片的外侧面上对失效结构所处的位置进行标记，再通过获取标记处的横向截面以对失效结构进行精准分析。由于上述检测设备无法直接在倒装芯片上对失效结构的位置进行物理标记，使得工作人员只能凭借检测设备反馈的失效结构的位置在基板背离芯片的外侧面上做较大范围的预估位置标记。工作人员对倒装芯片进行研磨至预估位置标记时，需要再次借助上述检测设备检测失效结构的当前位置并在基板上重新做预估位置标记，如此多次循环直至研磨至失效结构的位置，以获得失效结构位置处的横向截面。

上述失效结构的分析方法中，由于不能对底部填充层中存在的失效结构进行精准的位置标记，导致获取失效结构横向切面的操作难度大且效率低下。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种倒装芯片中失效结构的位置标记方法以及分析方法。

一方面，本申请提供一种倒装芯片中失效结构的位置标记方法，倒装芯片包括叠层设置的芯片和基板，芯片与基板之间通过阵列排布的多个互连结构电连接，芯片与基板之间还设有底部填充层，位置标记方法包括：

获取底部填充层中的失效结构在互连结构的阵列中的位置信息，位置信息以阵列的行列数表述；

去除至少部分基板以形成暴露于外部的标记面，其中每个互连结构背离芯片的一端皆位于标记面上；

在标记面上对位置信息所指示的位置做上标记。

进一步地，基板上靠近芯片的一端具有阻焊层；

去除至少部分基板以形成暴露于外部的标记面，包括：

对基板上背离芯片的一端进行减薄处理至阻焊层，以在阻焊层上形成暴露于外部的标记面。

进一步地，减薄处理的方式包括研磨或者切割。

进一步地，标记的覆盖区域不大于位置信息所指示的位置区域。

进一步地，互连结构包括金属柱以及位于金属柱一端的焊料凸点，金属柱背离焊料凸点的一端与芯片电连接，另一端通过焊料凸点与基板电连接。

进一步地，获取底部填充层中的失效结构在互连结构的阵列中的位置信息，包括：

通过扫描装置对底部填充层的正面或反面进行成像扫描以获取底部填充层的影像图；

根据影像图获取失效结构在阵列中的位置信息。

进一步地，当位于标记面上的阵列与位于影像图上的阵列之间为镜像对称关系时，位置信息为失效结构在影像图上的阵列中的镜像位置信息。

进一步地，影像图为衬度图像，根据影像图获取失效结构在阵列中的位置信息，包括：根据影像图中的颜色衬度确定失效结构的位置，并根据所确定的位置获取失效结构在阵列中的位置信息。

另一方面，本申请还提供一种倒装芯片中失效结构的分析方法，包括倒装芯片中失效结构的位置标记方法，还包括：

对标记后的倒装芯片的一侧进行去除处理至标记处，以获取标记处的横向截面。

本申请提供的倒装芯片中失效结构的位置标记方法以及分析方法，通去除至少部分基板以形成将阵列中每个互连结构上背离芯片的一端皆暴露于外部的标记面，进而可在标记面上直接观察到阵列的排布，然后在标记面上根据失效结构在阵列中的位置信息所指示的位置处进行标记，实现了在倒装芯片上对失效结构进行精准标记的目的，降低了获取失效结构的横向截面的操作难度，提高了获取失效结构横向截面的工作效率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1示出了本申请实施例提供的倒装芯片中，当底部填充层中不存在失效结构时的剖面结构的局部示意图；

图2示出了本申请实施例提供的位置标记方法的流程图；

图3示出了本申请实施例提供的标记后的标记面的俯视示意图；

图4示出了本申请实施例提供的位置标记方法中，通过扫描装置对底部填充层的正面进行成像扫描获得的影像图的示意图；

图5示出了本申请实施例提供的标记处横向截面的示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考附图1-3，本申请实施例提供一种倒装芯片中失效结构的位置标记方法，倒装芯片包括叠层设置的芯片1和基板2，芯片1与基板2之间通过阵列排布的多个互连结构3电连接，芯片1与基板2之间还设有底部填充层4，位置标记方法包括：

S10：获取底部填充层4中的失效结构5在互连结构3的阵列中的位置信息，位置信息以阵列的行列数表述；

S20：去除至少部分基板2以形成暴露于外部的标记面23，其中每个互连结构3背离芯片1的一端皆位于标记面23上；

S30：在标记面23上对位置信息所指示的位置做上标记6。

在本实施例中，倒装芯片中的芯片1与基板2为叠层设置且芯片1的功能面面向基板2，芯片1与基板2之间通过多个互连结构3电连接。目前，以尺寸为10×15mm的倒装芯片为例，基板2与芯片1之间可排列有几千个互连结构3，且互连结构3的直径大约在70～100um。其中，多个互连结构3呈阵列排布，以形成互连结构3的阵列。芯片1与基板2之间的间隙中填设有底部填充层4，互连结构3的阵列也位于底部填充层4中。底部填充层4可由环氧树脂材料形成，用于有效降低由于芯片1与基板2之间的总体温度膨胀特性不匹配或外力造成的冲击。由于芯片1与基板2之间的互连结构3数量多且底部填充工艺的操作难度较大，所以在底部填充层4处易出现失效结构5的问题。失效结构5类型例如但不限于：底部填充层4中出现异物，或者底部填充层4中存在空隙等类型。

在步骤S10中，失效结构5的位置信息是以互连结构3的阵列为参考的，即位置信息以阵列的行列数表述。例如：失效结构5在阵列中的第x行第y列处，或者失效结构5在阵列中的第x行第y列与第x+1行第y列之间等。

在步骤S20中，通过去除至少部分基板2以在倒装芯片上形成暴露于外部的标记面23，而且每个互连结构3背离芯片1的一端皆位于标记面23上，即通过去除至少部分基板2以使得每个互连结构3背离芯片1的一端皆暴露于外部，进而可直接在标记面23上通过光学显微镜观察或目测到互连结构3的阵列的排布情况。

在步骤S30中，由于标记面23上显示出互连结构3的阵列，根据事先获取的失效结构5在阵列中的位置信息确定失效结构5在标记面23上的具体位置，然后对其进行做标记6。

本实施例提供的位置标记方法，通过在倒装芯片上形成标记面23以向外显示出互连结构3的阵列的排布，并通过采用互连结构3阵列的行列数来记录失效结构5的位置以及在标记面23上标记6失效结构5的位置。本方法不仅操作简单而且还可实现在倒装芯片上对失效结构5进行精准标记的目的。

请参考附图4，在某些优选的实施例中，获取底部填充层4中的失效结构5在互连结构3的阵列中的位置信息，包括：

通过扫描装置对底部填充层4的正面或反面进行成像扫描以获取底部填充层4的影像图7；

根据影像图7获取失效结构5在阵列中的位置信息。

在本优选的实施例中，通过对底部填充层4的正面或反面进行成像扫描，可以获得底部填充层4的影像图7。由于互连结构3的阵列位于底部填充层4中，所以影像图7中也会显示出阵列。当底部填充层4中出现了失效结构5时，由于失效结构5可在影像图7中被识别出来，所以可在影像图7上获得失效结构5在阵列中的位置信息。

应当注意的是，底部填充层4的正面是指底部填充层4面向芯片1的侧面，底部填充层4的反面是指底部填充层4面向基板2的侧面。当扫描装置对底部填充层4的反面进行成像扫描时，影像图7中的阵列与标记面23上的阵列相同；当扫描装置对底部填充层4的正面进行成像扫描时，影像图7中的阵列与标记面23上的阵列为镜像对称关系。

请参考3和4，位于标记面23上的阵列与位于影像图7上的阵列之间为镜像对称关系。当位于标记面23上的阵列与位于影像图7上的阵列之间为镜像对称关系时，失效结构5在位于影像图7上的阵列中的位置与位置信息所指示的位置为镜像对称关系。例如：在附图2和4中，失效结构5在影像图7中位置信息为：第18行第11列和第18行第12列之间；则失效结构5在标记面23上对应的位置应为：第18行第5列和第18行第6列之间。

在某些优选的实施例中，影像图7为衬度图像，根据影像图7获取失效结构5在阵列中的位置信息，包括：根据影像图7中的颜色衬度确定失效结构5的位置，并根据所确定的位置获取失效结构5在阵列中的位置信息。

在本优选的实施例中，影像图7为衬度图像。在衬度图像中通过不同明暗的程度表示不同的区域。当底部填充层4中出现失效结构5时，衬度图像中会存在颜色衬度异常位置8，所以根据衬度图像中的颜色衬度可以确定失效结构5的位置，进而获取失效结构5在阵列中的位置信息。

在某些优选的实施例中，基板2上靠近芯片1的一端具有阻焊层21；

去除至少部分基板2以形成暴露于外部的标记面23，包括：

对基板2上背离芯片1的一端进行减薄处理至阻焊层21，以在阻焊层21上形成暴露于外部的标记面23。

在本优选的实施例中，去除至少部分基板2以形成暴露于外部的标记面23的实施方式为对基板2上背离芯片1的一端进行减薄处理至阻焊层21，以在阻焊层21上形成暴露于外部的标记面23。由于基板2还包括铜箔层22且铜箔层22位于阻焊层21背离芯片1的一侧，互连结构3背离芯片1的一端穿过阻焊层21并与基板2中的铜箔层22电连接，所以在对基板2减薄至阻焊层21时互连结构3背离芯片1的一端已经暴露于外部，即标记面23位于基板2阻焊层21背离芯片1的一端上。

在本优选的实施例中，由于是对基板2上背离芯片1的一端进行减薄处理至阻焊层21，进而不会破坏基板2和芯片1之间的封装结构，不会对失效分析造成影响。

此外，减薄处理的方式可优选包括研磨或者切割，切割可具体为激光切割。通过研磨或激光切割工艺可提高对基板2减薄处理的精度。

在某些优选的实施例中，标记6的覆盖区域不大于位置信息所指示的位置区域。

在本实施例中，标记6的覆盖区域小于或等于位置信息所指示的位置区域，以进一步提高对失效结构5标记的精准度。例如：当失效结构5的位置在某个互连结构3上时，标记6的覆盖区域应不大于该互连结构3在标记面23上位置区域。

此外，标记6的形状并无限制，例如可以为点状等。标记6的颜色优选为亮色，例如红色、黄色或绿色等，以便于工作人员的观察。

在某些优选的实施例中，互连结构3包括金属柱31以及位于金属柱31一端的焊料凸点32，金属柱31背离焊料凸点32的一端与芯片1电连接，另一端通过焊料凸点32与基板2电连接。

在本优选的实施例中，互连结构3包括金属柱31以及焊料凸点32，焊料凸点32位于金属柱31的一端。金属柱31优选但不限制于铜柱等，焊料凸点32优选但不限制于锡球等。金属柱31背离焊料凸点32的一端与芯片1电连接，另一端通过焊料凸点32与基板2电连接。焊料凸点32穿过阻焊层21与基板2中的铜箔层22电连接。

请参考附3和5，本申请另一实施例还提供一种倒装芯片中失效结构5的分析方法，包括倒装芯片中失效结构5的位置标记方法，还包括：

对标记后的倒装芯片的一侧进行去除处理至标记6处，以获取标记6处的横向截面。

在本实施例中，先通过上述的位置标记方法在倒装芯片上对失效结构5进行精准标记。然后对标记6后的倒装芯片的一侧进行去除至标记6的位置，以获得标记6处的横向截面，实现了获取失效结构5处的横向截面的目的。最后，根据获取的失效结构5的横向截面可以分析出失效结构5的类型以及失效原因。

其中，由于在位置标记方法中会在倒装芯片上形成标记面23，标记面23上会显示出互连结构3的阵列，所以在对标记后的倒装芯片的一侧进行去除处理至标记6处的过程中可通过可以光学显微镜观察或目测实时观察到标记面23上标记6，进而可实现快速且准确地获取失效结构5的横向截面，避免了在获取失效结构5横向截面的过程需要多次借助检测设备对倒装芯片进行检测以及需要在基板2上多次进行预估位置标记，提高了获取失效结构5横向截面的工作效率。

优选地，对倒装芯片进行去除的方式可以为研磨或激光切割等，进而可提高对倒装芯片去除加工的精度。其中，倒装芯片的一侧应理解为倒装芯片围绕芯片1和基板2四周方向的某一侧，去除方向可例如附图3中箭头A所示的方向。

应当注意，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (9)

1.一种倒装芯片中失效结构的位置标记方法，所述倒装芯片包括叠层设置的芯片和基板，所述芯片与所述基板之间通过阵列排布的多个互连结构电连接，所述芯片与所述基板之间还设有底部填充层，其特征在于，所述位置标记方法包括：

获取底部填充层中的失效结构在所述互连结构的阵列中的位置信息，所述位置信息以所述阵列的行列数表述；

去除至少部分基板以形成暴露于外部的标记面，其中每个所述互连结构背离芯片的一端皆位于所述标记面上；

在所述标记面上对所述位置信息所指示的位置做上标记。

2.根据权利要求1所述的位置标记方法，其特征在于，所述基板上靠近所述芯片的一端具有阻焊层；

所述去除至少部分基板以形成暴露于外部的标记面，包括：

对基板上背离芯片的一端进行减薄处理至所述阻焊层，以在所述阻焊层上形成暴露于外部的标记面。

3.根据权利要求2所述的位置标记方法，其特征在于，所述减薄处理的方式包括研磨或者切割。

4.根据权利要求1所述的位置标记方法，其特征在于，所述标记的覆盖区域不大于所述位置信息所指示的位置区域。

5.根据权利要求1所述的位置标记方法，其特征在于，所述互连结构包括金属柱以及位于金属柱一端的焊料凸点，所述金属柱背离焊料凸点的一端与所述芯片电连接，另一端通过所述焊料凸点与所述基板电连接。

6.根据权利要求1所述的位置标记方法，其特征在于，所述获取底部填充层中的失效结构在所述互连结构的阵列中的位置信息，包括：

通过扫描装置对所述底部填充层的正面或反面进行成像扫描以获取所述底部填充层的影像图；

根据所述影像图获取失效结构在所述阵列中的位置信息。

7.根据权利要求6所述的位置标记方法，其特征在于，当位于所述标记面上的所述阵列与位于所述影像图上的所述阵列之间为镜像对称关系时，所述位置信息为所述失效结构在所述影像图上的所述阵列中的镜像位置信息。

8.根据权利要求6所述的位置标记方法，其特征在于，所述影像图为衬度图像，所述根据所述影像图获取失效结构在所述阵列中的位置信息，包括：根据所述影像图中的颜色衬度确定所述失效结构的位置，并根据所确定的位置获取所述失效结构在所述阵列中的位置信息。

9.一种倒装芯片中失效结构的分析方法，包括如权利要求1-8任意一项所述的位置标记方法，其特征在于，还包括：

对标记后的所述倒装芯片的一侧进行去除处理至所述标记处，以获取所述标记处的横向截面。

Images