CN106449452A - 集成电路总成中底部填充层的故障侦测的方法及装置 - Google Patents

集成电路总成中底部填充层的故障侦测的方法及装置 Download PDF

Info

Publication number
CN106449452A
CN106449452A CN201610279892.2A CN201610279892A CN106449452A CN 106449452 A CN106449452 A CN 106449452A CN 201610279892 A CN201610279892 A CN 201610279892A CN 106449452 A CN106449452 A CN 106449452A
Authority
CN
China
Prior art keywords
receiver
base plate
top board
transmitter
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610279892.2A
Other languages
English (en)
Inventor
高山
S·卡纳安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN106449452A publication Critical patent/CN106449452A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及集成电路总成中底部填充层的故障侦测的方法及装置，具体揭示的是一种方法及电路，其能够侦测IC芯片总成的底部填充层中更小且早期阶段的故障。具体实施例包括提供具有上表面与下表面的顶板，该下表面由接合材料层接合至底板的上表面；在该顶板与该底板之间形成发射器及接收器不对称耦合电容器；在该底板中形成传输线，该传输线连接该底板中的该发射器及接收器不对称耦合电容器的元件；以及至少部分基于与该发射器不对称耦合电容器、该接收器不对称耦合电容器、该传输线或其组合相关联的电气特性来侦测该接合材料层中的故障。

Description

集成电路总成中底部填充层的故障侦测的方法及装置
技术领域
本揭露大体上关于设计及制作集成电路(IC)装置。本揭露尤其适用于在28纳米(nm)、20nm及14nm技术节点及更先进的技术节点，以侦测接合/底部填充层的缺陷/故障，该等接合/底部填充层用于将各种硅层彼此固定/接合，或固定/接合至衬底层。
背景技术
大体上，在半导体装置制造时，包括多个装置(例如：晶体管、二极管等)的IC芯片/晶粒可包装于最终封装(例如：塑料壳体)中以免芯片损坏。芯片亦可当作裸晶粒(例如：倒装芯片)用于直接置放于电子装置的印刷电路板(PCB)上。可堆迭多个芯片以形成2.5维(2.5D)或3维(3D)IC芯片堆迭，接着可将该IC芯片堆迭包装成最终封装。接合/底部填充材料层通常是用于将单一芯片固定至衬底，或将多个芯片彼此固定，然后再固定到最终封装中的衬底上。
图1A及图1B示意性绘示IC装置的实施例，其包括接合至衬底的IC芯片。图1A绘示3D IC芯片堆迭100的实施例，其包括IC芯片101、103及105。这些芯片藉由互连(interconnecting)元件107(例如：包括微凸块)互连以形成垂直堆迭，该垂直堆迭接着连接至封装衬底109，该封装衬底包括用于连接至PCB的连接元件111(例如：球栅阵列(ballgrid array,BGA))。如图所示，IC芯片101及103可包括前/顶金属层113及背/底金属层115，但IC芯片105仅包括前金属层113，其中金属层113及115各可代表多个金属层M-1至M-n。另外，IC芯片101、103及105包括硅层117，该硅层包括各种IC元件及电路。为求稳定性，底部填充层119可在介于IC芯片101、103及105之间的空间中使用，并且可在介于IC芯片101与衬底109之间的空间中使用。在IC封装中仅有一个芯片(例如：101)的情境中，底部填充层119会位于芯片101的下表面与衬底109的上表面之间。在芯片直接嵌装(例如：倒装芯片)到PCB上的情境中，底部填充层会位在介于芯片与PCB之间的空间中。在2D/2.5D/3D或倒装芯片应用的装配及封装程序中使用先进技术会引起与底部填充层相关联的各种问题/缺陷。举例而言，此等问题可包括底部填充材料不足或没有底部填充材料层的空洞区域、位在底部填充层中的裂纹、底部填充材料层从硅层或具有各种表面修饰条件或类似问题的衬底层脱离，其中故障可能导因于各种封装及整合程序的热量/应力。图1B绘示另一例示性IC装置，其中底部填充层119用于将芯片101接合至衬底109。在这项实施例中，另外用于侦测底部填充层119中的故障的测试与界面电路121可在芯片101及衬底109中实施；然而，此电路会增加芯片及衬底中的互连元件密度，导致两者中的功能性绕线空间缩减。另外，使用直流电(DC)测试连续的连接性可能不可靠，因为底部填充层中的故障(例如：空洞、裂纹等)会影响侦测故障时使用的电气测量结果(例如：漏电流)。
目前诸如采用IC装置的X射线、使用红外线显微镜、或测试连接连续性等用以侦测底部填充层中故障的方法，可用于侦测尚未完全封装的IC结构的底部填充层的故障或缺陷。可用方法可能无法用来提供足够的解析度，及/或在侦测故障时可能非常慢。所以，此类方法在侦测底部填充层中更小或早期阶段的故障时可能没有效用。
因此，需要一种方法及电路，其能够侦测各种IC芯片的底部填充层中更小且早期阶段的故障。
发明内容
本揭露的一态样是一种用于在IC装置中实施电路的方法，用于测量各种电气参数，以供侦测底部填充层中更小及早期阶段故障之用，该等底部填充层可将IC芯片彼此接合，及/或将该等IC芯片接合至IC封装衬底。
本揭露的另一态样是一种位在IC装置中用于侦测底部填充层中更小及早期阶段故障的电路，该等底部填充层可将IC芯片彼此接合，及/或将该等IC芯片接合至IC封装衬底。
本揭露的另外的态样及其它特征将会在以下说明中提出，并且对于审查以下内容的所属领域具有普通技术者将会显而易见，或可经由实践本揭露来学习。可如随附权利要求书中特别指出的内容来实现并且获得本揭露的优点。
根据本揭露，一些技术功效可藉由一种方法来部分达成，该方法包括提供具有上表面与下表面的顶板，该下表面由接合材料层接合至底板的上表面；在该顶板与该底板之间形成发射器及接收器不对称耦合电容器；在该底板中形成传输线，该传输线连接该底板中的该发射器及接收器不对称耦合电容器的元件；以及至少部分基于与该发射器不对称耦合电容器、该接收器不对称耦合电容器、该传输线或其组合相关联的电气特性来侦测该接合材料层中的故障。
一项态样包括至少部分基于与该发射器或接收器不对称耦合电容器相关联的电容、漏电流或其组合的变异来测定该等电气特性。在另一态样中，测定该等电气特性是至少部分基于透过该传输线的数据移送的变异。
在一些态样中，形成该发射器不对称耦合电容器包括于该顶板的该下表面形成顶发射器元件，并于该底板的该上表面形成底发射器元件。在一项态样中，形成该接收器不对称耦合电容器包括于该顶板的该下表面形成顶接收器元件，并于该底板的该上表面形成底接收器元件。
另一态样包括于该顶板的金属层中形成该顶发射器及接收器元件；以及于该底板的金属层中形成该底发射器及接收器元件。一些态样包括于该顶板中形成包括测试垫的测试系统界面，该等测试垫电气耦合至该顶板中的该发射器及接收器不对称耦合电容器的各元件。
在一项态样中，该顶板是硅层，而在另一态样中，该底板是衬底层或另一硅层。在一些态样中，该接合材料层中的该故障包括脱层、空洞、裂纹或其组合。
根据本揭露，一些技术功效可部分藉由一种半导体装置来达成，该半导体装置包括：顶板，具有上表面与下表面，该下表面由接合材料层接合至底板的上表面；发射器及接收器不对称耦合电容器，位在该顶板与该底板之间；传输线，位在该底板中，该传输线连接该底板中的该发射器及接收器不对称耦合电容器的元件；以及包括测试垫的测试系统界面，位在该顶板中，该等测试垫电气耦合至该顶板中的该发射器及接收器不对称耦合电容器的各元件。
在一些态样中，该发射器不对称耦合电容器包括位于该顶板的该下表面的顶发射器元件，以及位于该底板的该上表面的底发射器元件。在另一态样中，该接收器不对称耦合电容器包括位于该顶板的该下表面的顶接收器元件，以及位于该底板的该上表面的底接收器元件。
在一项态样中，该顶发射器及接收器元件是在该顶板的金属层中形成，并且该底发射器及接收器元件是在该底板的金属层中形成。在进一步态样中，该顶板是硅层。在一些态样中，该底板是衬底层或另一硅层。
本揭露的另外的态样及技术功效经由以下详细说明对于所属技术领域中具有通常知识者将会轻易地变为显而易见，其中本揭露的具体实施例单纯地藉由经深思用以实行本揭露的最佳模式的说明来描述。如将会了解的是，本揭露能够是其它及不同的具体实施例，而且其数项细节能够在各种明显方面进行修改，全都不会脱离本揭露。因此，图式及说明本质上要视为说明性，而不是作为限制。
附图说明
本揭露是在随附图式的附图中举例来说明，但非作为限制，图中相似的参考元件符号是指类似的元件，并且其中：
图1A及图1B示意性绘示分别接合至衬底的3D IC芯片堆迭及单一IC芯片装置的实施例；
图2A及图2B示意性绘示根据例示性具体实施例的IC芯片装置及所包括的电路，两者分别用于侦测IC装置的底部填充层中的故障；以及
图3包括绘示与IC装置相关联测量数据点的简图。
具体实施方式
为求明确，在以下说明中，提出许多特定细节以透彻了解例示性具体实施例。然而，应显而易知的是，没有这些特定细节或利用均等配置也可实践例示性具体实施例。在其它实例中，众所周知的结构及装置是以方块图形式来展示，为的是要避免不必要地混淆例示性具体实施例。另外，除非另有所指，本说明书及权利要求书中用来表达成分、反应条件等等的量、比率、及数值特性的所有数字都要了解为在所有实例中是以“约”一语来修饰。
本揭露处理并解决侦测各种IC芯片总成及封装的底部填充层中的早期故障/缺陷的问题，其中这些缺陷可能导因于底部填充材料不足、底部填充层出现裂纹，或底部填充层脱离硅层或具有各种表面修饰条件的衬底层。本揭露举例来说，特别藉由在IC装置中实施电路，并且测量各种与IC装置相关联的电气参数但不会造成IC装置的损坏来处理并解决此类问题。
图2A示意性绘示根据一例示性具体实施例的IC芯片装置，其包括用于侦测IC装置的底部填充层中的故障的电路。在图2A中，结构200包括藉由多个互连元件107以连接(例如：电连接)至衬底层109的IC芯片201。另外，接合材料层119用于藉由底部填充介于芯片201与衬底109之间的空间，进一步将芯片201接合至衬底109。此底部填充程序可包括毛细底部填充(capillary under-fill，CUF)、无流动底部填充(no-flow under-fill，NUF)、成型底部填充(molded under-fill，MUF)、非导电膏(non-conductive paste，NCP)、非传导膜(non-conductive film，NCF)或类似者，可应用于2D/2.5D/3D的芯片对衬底(chip-to-substrate，C2S)、芯片对芯片(chip-to-chip，C2C)、芯片对晶圆(chip-to-wafer，C2W)及晶圆对晶圆(wafer-to-wafer，W2W)构造。为了侦测底部填充层119中的缺陷，可在结构200中实施电路，其中该电路可包括发射器不对称耦合电容器(发射器电容器)203、接收器不对称耦合电容器(接收器电容器)205，以及将该发射器电容器连接至该接收器电容器的传输线207。不对称耦合电容器可藉由在诸如IC芯片的硅层201的顶金属(例如：铝或铜)层中实施上电容器端点(例如：203a或205a)来形成，其中该顶金属层可位在该IC芯片的主动侧，如图所示，该顶金属层可位在硅层201的底侧201a上。下电容器端点(例如：203b或205b)亦可在衬底109的上侧109a的顶金属(例如：铜)层中形成。此外，衬底109中的传输线207(例如：50欧姆)可连接下电容器端点203b及205b。芯片201中的发射器209可连接至上发射器电容器端点203a，而芯片201中的接收器211连接至上接收器电容器端点205a。发射器209可包括三级反相器(例如：藉由使用p型及n型金属氧化物半导体晶体管所形成的逻辑闸)，其中较快的第一与第二级反相器及较慢的第三级反相器可产生测试信号，以使测试系统可测定与电容器203及205相关联的电容效应。类似的是，接收器211可包括三级反相器，其中第一与第二级反相器可比第三级反相器较慢。在一项实施例中，数据可透过发射器电容器203、传输线207及接收器电容器205从发射器209传送至接收器211。要注意的是，虽然图2A绘示的测试电路仅具有两个电容器，IC装置中仍可实施多个此类电路，用于侦测底部填充层的不同区域中的故障。举例而言，测试电路可在底部填充故障出现可能性高的区域(例如：包括某些IC元件、接近边缘等)中实施。
图2B绘示发射器电容器或接收器电容器203/205的结构。简图250绘示一段的底部填充材料层119，厚度以251标示(例如：40微米(μm))，其位于顶板201(例如：硅层)的金属层253与底板109(例如：衬底层)的金属层255之间。图中亦展示的是在金属层253中实施的发射器/接收器电容器203或205的上电容器端点203a或205a，以及在金属层255中实施的发射器/接收器电容器203或205的下电容器端点203b或205b。如图所示，上电容器端点可具有蜿蜒形状，尺寸方面举例而言，宽度257是1.8μm，厚度是2.6μm，并且长度是9497.6μm，其中该等尺寸会得出83588.24μm2的面积。类似的是，下电容器端点可具有蜿蜒形状，尺寸方面举例而言，宽度259是15μm，厚度是15μm，并且长度是9497.6μm，其中该等尺寸会得出570306μm2的面积。此等底部填充尺寸包括40μm的厚度、3.8的介电系数及0.008的损耗因数(losstangent)。不对称耦合电容器计算可基于顶板70.31毫微微法拉(femto-Farad，fF)的电容，以及底板479.7fF的电容，这样不对称耦合电容器会得到61.32fF的总电容。
图3包括绘示与IC装置相关联测量数据点的简图。在简图300中，数据点是基于给定频率下电容与电压的关系所绘出，其中电容是沿着此简图的y轴301，而电压303是沿着此简图的x轴。测试系统可在给定频率下对图2A的发射器209或接收器211施加电压，并且测量位于各别发射器电容器203或接收器电容器205的电容。若要测量电容，举例而言，电容器203的上与下端点203a与203b可连接至测试垫或BGA元件111，其可连接至多功能电表的端点(例如：高与低)，用于测量电容器203的电容。图线305包括10KHz的频率下电容之于电压的测量点，但该频率的范围可以是10KHz至100KHz。图线305代表在底部填充层实施如图2A的测试电容器203或205的区域中没有故障(例如：脱层)的IC装置。然而，如图线305中所示，与相同IC装置相关联的图线307及309中的数据点不同，并且指出底部填充层中不同大小的可能脱层。虽然这些图线指出脱层故障，类似的电容与电压关系测量可指出底部填充层中诸如空洞或裂纹等其它故障。举例而言，低电容测量结果(例如：小于70.31fF)可指出底部填充层中因气隙导致的空洞(例如：空气的介电系数是1，比底部填充介电系数3.8还小)，其中电容直接与介电材料119的介电系数及电容器(例如：203)的上与下端点(例如：203a与203b)的面积成比例，并且与介于这两个端点之间的距离(例如：251)成反比。在另一实施例中，电容器(例如：203)中的高漏电流可指出电容器的区域的底部填充层中的脱层。底部填充层中的故障可能造成数据从发射器至接收器传送错误，该故障可藉由数据传输的图形表示或所发送及所接收数据的比较来证实。
在图3中图线309所示的例示性故障中，脱层的形式为大小1.8μm的裂纹，不对称耦合电容器计算包括顶板60.26fF的电容、底板479.7fF的电容，以及不对称耦合电容器(CT)53.53fF的电容，这些电容指出14.3％/10.05fF的净电容变化。基于以上测量，可侦测的最小脱层大小可以是1.72μm(例如：1.4％/1fF的电容变化)，在图3中是以图线307来绘示。
所提方法及电路的优点包括可透过任何技术节点中的单元封装轻易标准化或产生的设计结构。也可在技术品质审查及程序/可靠度监测期间轻易实施。另外，底部填充层中的早期阶段缺陷可在早期封装装配程序或可靠度测试时以快速的回授周期时间来侦测。此外，可不需要额外的掩膜、金属层或测试基本架构。
本揭露的具体实施例可达到数种技术功效，包括在IC装置中实施电路，该电路用于测量各种电气参数，以供侦测底部填充层中更小及早期阶段故障之用，该等底部填充层可将IC芯片彼此接合，及/或将该等IC芯片接合至IC封装衬底。另外，此等具体实施例符合各种产业应用的利用性要求，例如微处理器、智能型手机、移动电话、蜂巢式手机、机上盒、DVD录影机与播放器、汽车导航、印表机与周边装置、网络连结与电信设备、游戏系统、数字相机，或其它利用逻辑或高电压技术节点的装置。本揭露因此符合各类高度集成半导体装置中任一者的产业利用性，包括使用静态随机存取内存(SRAM)单元的装置(例如：液晶显示器(LCD)驱动器、数字处理器等)。
在前述说明中，本揭露是参照其具体例示性的具体实施例来说明。然而，将会证实可对其进行各种修改及变更，但不会脱离本揭露的更广泛精神与范畴，如权利要求书中所提。本说明书及图式从而要视为说明性而非作为限制。了解的是，本揭露能够使用各种其它结合及具体实施例，并且在如本文中所表达的本发明概念的范畴内能够有任何变更或修改。

Claims (20)

1.一种方法，其包含：
提供具有上表面与下表面的顶板，该下表面由接合材料层接合至底板的上表面；
在该顶板与该底板之间形成发射器及接收器不对称耦合电容器；
在该底板中形成传输线，该传输线连接该底板中的该发射器及接收器不对称耦合电容器的元件；以及
至少部分基于与该发射器不对称耦合电容器、该接收器不对称耦合电容器、该传输线或其组合相关联的电气特性来侦测该接合材料层中的故障。
2.如权利要求1所述的方法，其更包含：
至少部分基于与该发射器或接收器不对称耦合电容器相关联的电容、漏电流或其组合的变异来测定该电气特性。
3.如权利要求1所述的方法，其更包含：
至少部分基于透过该传输线的数据移送的变异来测定该电气特性。
4.如权利要求1所述的方法，其中，形成该发射器不对称耦合电容器包含：
于该顶板的该下表面形成顶发射器元件，并于该底板的该上表面形成底发射器元件。
5.如权利要求4所述的方法，其中，形成该接收器不对称耦合电容器包含：
于该顶板的该下表面形成顶接收器元件，并于该底板的该上表面形成底接收器元件。
6.如权利要求5所述的方法，其更包含：
于该顶板的金属层中形成该顶发射器及接收器元件；以及
于该底板的金属层中形成该底发射器及接收器元件。
7.如权利要求1所述的方法，其更包含：
于该顶板中形成包括测试垫的测试系统界面，该测试垫电气耦合至该顶板中的该发射器及接收器不对称耦合电容器的各元件。
8.如权利要求1所述的方法，其中，该顶板是硅层。
9.如权利要求1所述的方法，其中，该底板是衬底层或另一硅层。
10.如权利要求1所述的方法，其中，该接合材料层中的该故障包括脱层、空洞、裂纹或其组合。
11.一种半导体装置，其包含：
顶板，具有上表面与下表面，该下表面由接合材料层接合至底板的上表面；
发射器及接收器不对称耦合电容器，位在该顶板与该底板之间；
传输线，位在该底板中，该传输线连接该底板中的该发射器及接收器不对称耦合电容器的元件；以及
包括测试垫的测试系统界面，位在该顶板中，该测试垫电气耦合至该顶板中的该发射器及接收器不对称耦合电容器的各元件。
12.如权利要求11所述的半导体装置，其中，该发射器不对称耦合电容器包含：
位于该顶板的该下表面的顶发射器元件，以及位于该底板的该上表面的底发射器元件。
13.如权利要求12所述的半导体装置，其中，该接收器不对称耦合电容器包含：
位于该顶板的该下表面的顶接收器元件，以及位于该底板的该上表面的底接收器元件。
14.如权利要求13所述的半导体装置，其中，该顶发射器及接收器元件是在该顶板的金属层中形成，并且该底发射器及接收器元件是在该底板的金属层中形成。
15.如权利要求11所述的半导体装置，其中，该顶板是硅层。
16.如权利要求11所述的半导体装置，其中，该底板是衬底层或另一硅层。
17.一种方法，其包含：
提供具有上表面与下表面的顶板，该下表面由接合材料层接合至底板的上表面，其中，该顶板是硅层，并且该底板是衬底层或另一硅层；
在该顶板与该底板之间形成发射器及接收器不对称耦合电容器；
在该底板中形成传输线，该传输线连接该底板中的该发射器及接收器不对称耦合电容器的元件；
至少部分基于与该发射器或接收器不对称耦合电容器相关联的电容、漏电流或其组合的变异来测定电气特性；以及
至少部分基于该电气特性来侦测该接合材料层中的故障。
18.如权利要求17所述的方法，其更包含：
至少部分基于透过该传输线的数据移送的变异来测定该电气特性。
19.如权利要求17所述的方法，其更包含：
在位于该顶板的该下表面的金属层中形成顶发射器元件，并且在位于该底板的该上表面的金属层中形成底发射器元件；以及
在位于该顶板的该下表面的该金属层中形成顶接收器元件，并且在位于该底板的该上表面的该金属层中形成底接收器元件。
20.如权利要求17所述的方法，其更包含：
于该顶板中形成包括测试垫的测试系统界面，该测试垫电气耦合至该顶板中的该发射器及接收器不对称耦合电容器的各元件。
CN201610279892.2A 2015-04-30 2016-04-28 集成电路总成中底部填充层的故障侦测的方法及装置 Withdrawn CN106449452A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/700,639 US20160322265A1 (en) 2015-04-30 2015-04-30 Method and apparatus for detection of failures in under-fill layers in integrated circuit assemblies
US14/700,639 2015-04-30

Publications (1)

Publication Number Publication Date
CN106449452A true CN106449452A (zh) 2017-02-22

Family

ID=57204154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610279892.2A Withdrawn CN106449452A (zh) 2015-04-30 2016-04-28 集成电路总成中底部填充层的故障侦测的方法及装置

Country Status (3)

Country Link
US (1) US20160322265A1 (zh)
CN (1) CN106449452A (zh)
TW (1) TWI640788B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071052A (zh) * 2019-04-10 2019-07-30 苏州通富超威半导体有限公司 倒装芯片中失效结构的位置标记方法以及分析方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347548B2 (en) * 2016-12-06 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package structure and testing method using the same
US10564047B2 (en) 2017-02-16 2020-02-18 International Business Machines Corporation Carbon nanotube-based multi-sensor
CN115995404A (zh) * 2021-10-18 2023-04-21 群创光电股份有限公司 电子装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315978A1 (en) * 1993-06-24 2008-12-25 Sun Microsystems, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US20110175885A1 (en) * 2009-04-07 2011-07-21 Panasonic Corporation Image display device and modification method performed by the same
US20120092033A1 (en) * 2010-10-13 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement of electrical and mechanical characteristics of low-k dielectric in a semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645184B2 (ja) * 2000-05-31 2005-05-11 シャープ株式会社 液晶表示装置及びその欠陥修正方法
JP3998647B2 (ja) * 2004-02-12 2007-10-31 株式会社東芝 半導体チップおよび半導体チップのテスト方法
JP4381938B2 (ja) * 2004-09-09 2009-12-09 シャープ株式会社 液晶表示パネル及びその検査方法並びにそれに用いる検査装置
JP2008147338A (ja) * 2006-12-08 2008-06-26 Nec Electronics Corp 半導体集積回路装置
TW201225246A (en) * 2010-12-06 2012-06-16 Ind Tech Res Inst Multi-chip stack structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080315978A1 (en) * 1993-06-24 2008-12-25 Sun Microsystems, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US20110175885A1 (en) * 2009-04-07 2011-07-21 Panasonic Corporation Image display device and modification method performed by the same
US20120092033A1 (en) * 2010-10-13 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement of electrical and mechanical characteristics of low-k dielectric in a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071052A (zh) * 2019-04-10 2019-07-30 苏州通富超威半导体有限公司 倒装芯片中失效结构的位置标记方法以及分析方法
CN110071052B (zh) * 2019-04-10 2021-07-09 苏州通富超威半导体有限公司 倒装芯片中失效结构的位置标记方法以及分析方法

Also Published As

Publication number Publication date
US20160322265A1 (en) 2016-11-03
TW201706614A (zh) 2017-02-16
TWI640788B (zh) 2018-11-11

Similar Documents

Publication Publication Date Title
US10685907B2 (en) Semiconductor structure with through silicon via and method for fabricating and testing the same
US9839127B2 (en) System of package (SoP) module and mobile computing device having the SoP
US8664540B2 (en) Interposer testing using dummy connections
Stucchi et al. Test structures for characterization of through-silicon vias
CN106449452A (zh) 集成电路总成中底部填充层的故障侦测的方法及装置
US8692246B2 (en) Leakage measurement structure having through silicon vias
US20180358332A1 (en) Multi-chip semiconductor apparatus
US8866488B2 (en) Power compensation in 3DIC testing
US9678142B2 (en) Two-step interconnect testing of semiconductor dies
KR101975541B1 (ko) 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
CN102782839A (zh) 用于硅通孔(tsv)的电测试的系统和方法
CN103165577B (zh) 半导体检测结构及检测方法
US20170012025A1 (en) Semiconductor packages and methods of manufacturing semiconductor packages
Zhan et al. Assembly process and reliability assessment of TSV/RDL/IPD interposer with multi-chip-stacking for 3D IC integration SiP
US20170084574A1 (en) Semiconductor package device
KR20150078008A (ko) 반도체 장치, 이의 제조 방법 및 이의 테스트 방법
US9335368B1 (en) Method and apparatus for quantifying defects due to through silicon VIAs in integrated circuits
Kim et al. Through-silicon via capacitance–voltage hysteresis modeling for 2.5-D and 3-D IC
US20150348857A1 (en) Semiconductor apparatus having tsv and testing method thereof
Shukla Predictive transient circuit simulations of charged device model ESD events in system in package chips
US8957529B2 (en) Power voltage supply apparatus for three dimensional semiconductor
Kim Study on electrical characteristics for active die embedding substrate
TW201423096A (zh) 中介層測試裝置及其方法
Yuan et al. Electrical performance evaluation & comparison of high-speed multiple-chip 3D packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20170222

WW01 Invention patent application withdrawn after publication