CN110047763B - 芯片装置及其形成的方法以及芯片组件及其形成的方法 - Google Patents

芯片装置及其形成的方法以及芯片组件及其形成的方法 Download PDF

Info

Publication number
CN110047763B
CN110047763B CN201910043900.7A CN201910043900A CN110047763B CN 110047763 B CN110047763 B CN 110047763B CN 201910043900 A CN201910043900 A CN 201910043900A CN 110047763 B CN110047763 B CN 110047763B
Authority
CN
China
Prior art keywords
layer
chip
wafer
stacks
thinned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910043900.7A
Other languages
English (en)
Other versions
CN110047763A (zh
Inventor
托马斯·基尔格
弗兰切斯卡·阿尔乔尼
马切伊·沃伊诺夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110047763A publication Critical patent/CN110047763A/zh
Application granted granted Critical
Publication of CN110047763B publication Critical patent/CN110047763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及芯片装置及其形成的方法以及芯片组件及其形成的方法。用于形成芯片装置的方法能够包含：将多个堆叠设置在载体上，所述堆叠中的每个堆叠包括打薄的半导体芯片、另一层和在另一层与芯片之间的聚合物层，其中所述堆叠中的每个堆叠以芯片朝向载体的方式设置，其中多个堆叠借助封装材料连接，以便形成芯片装置；将另一层露出并且形成再分布层，所述再分布层接触芯片装置的芯片。

Description

芯片装置及其形成的方法以及芯片组件及其形成的方法
技术领域
不同的实施方式大体上涉及一种用于形成芯片装置的方法、一种芯片装置、一种用于形成芯片组件的方法和一种芯片组件。
背景技术
在嵌入式晶片级球栅阵列(eWLB)中，现今将半导体管芯(也称作为芯片)以两种关于其相对于注塑厚度的厚度不同的配置使用。在所谓的“厚的”(也称作为“标准的”)的在图1A中示出的配置中，管芯具有晶片102W的标准厚度(例如对于具有直径8"的晶片而言为725μm)。在该情况下，将注塑包封材料104在制造人工晶片110(也称作为“重建晶片”或“重组件(Recon)”)之后通过研磨移除。这对于继续加工而言会是必要的，因为例如仅具有一定厚度的重组件能够在用于形成再分布层106(RDL)的工艺中被操作。这是“标准的”eWLB工艺。在图1B中示出的第二可能性在于，使用(打薄的晶片102WT的)更薄的管芯102T，并且将所述管芯注塑包封仅达到能够在RDL工艺中操作的厚度。这是所谓的“细长的”配置。二者即不仅厚的还是细长的配置都具有缺点。参见下面的表格，所述表格将标准的eWLB与细长的eWLB进行比较：
此外，标准的eWLB在应用中提供相对厚的半导体管芯102。在无线电频率或RF应用、例如雷达中，即在频率大于10GHz或甚至大于50GHz的应用中，所述厚半导体会引起信道的串扰和/或不期望的高频表现，因为RF信号会在半导体基本材料中传播。这典型地从芯片的有源侧通过构造和特殊的特征如注入来防止。然而，RF信号也会朝向半导体基本材料的侧壁传播。这种情形示意地在具有厚芯片102的针对eWLB的图4A中示出，其中箭头442标明RF信号，所述RF信号朝向芯片102的侧壁传播。此外，出自特殊信道的信号在这种情况下会影响其他信道的信号或者甚至影响IC电路中的其他信号。这意味着，由于厚的半导体(因为例如硅的侧壁面大)造成的串扰表现是标准的芯片组件的主要缺点。薄的芯片102T在eWLB芯片组件中的使用如在图4B中示出的那样能够降低串扰，但是涉及挠曲，如在上文中描述的那样。
US 2016/0181138 A1公开了一种用于利用牺牲载体制造半导体部件的方法。DE198 06 818 C1公开了一种用于制造OFC滤波器的方法。DE 10 2006 025 671 A1公开了一种用于制造薄的集成半导体装置的方法。US 2012/0104574 A1公开了一种半导体模块，其在唯一的封装件中具有集成的天线。
发明内容
提供一种用于形成芯片装置的方法。该方法可以包含：将多个堆叠设置在载体上，所述堆叠中的每个堆叠包括打薄的半导体芯片、另一层和在另一层与芯片之间的聚合物层，其中所述堆叠中的每个堆叠用芯片朝向载体的方式设置，其中多个堆叠借助封装材料彼此连接，以便形成芯片装置；将另一层露出，并且形成再分布层，所述再分布层接触芯片装置的芯片。
附图说明
在图中，相同的附图标记大体上指的是不同图中的相同的部件。附图不必是符合比例的，替代于此一般性地强调：说明本发明的基本原理。在下面的描述中，参照下面的附图描述本发明的不同的实施方式，其中：
图1A和图1B分别示出用于形成晶片级的嵌入式球栅阵列的工艺；
图2A示出根据不同实施方式的用于形成芯片装置的方法；
图2B示出通过分割图2A的芯片装置形成的芯片组件；
图3示出根据不同实施方式的用于形成芯片装置的方法；
图4A示出芯片组件的两个示意横截面图；
图4B至图4F分别示出根据不同实施方式的芯片组件的示意横截面图；
图5A至图5C分别示出根据不同实施方式的芯片组件的示意横截面图；
图6A至图6C分别示出根据不同实施方式的芯片组件的示意横截面图；
图7示出根据不同实施方式的用于形成芯片装置的方法的工艺流程；
图8示出根据不同实施方式的用于形成芯片装置的方法的工艺流程；
和
图9示出根据不同实施方式的用于形成芯片装置的方法的工艺流程。
具体实施方式
下面的详述描述参照所附的附图，所述附图为了说明示出具体的细节和实施方式，在所述实施方式中能够实现本发明。
措辞“示例性地”使用于本文中，以表示：“用作为实例、情况或说明”。在本文中描述成“示例性的”实施方式或构造不一定视作为相对于其他实施方式或构造是优选的或有利的。
措辞“在…之上”当相对于在侧面或表面“之上”形成的所沉积的材料使用该措辞时在本文中能够用于表示：所沉积的材料能够“直接地在”所指的侧面或表面“上”形成，例如与其直接接触地形成。措辞“在…之上”当相对于在侧面或表面“之上”形成的所沉积的材料使用该措辞时在本文中能够用于表示：所沉积的材料“间接地在”所指的侧面或表面“上”形成，其中在所指的侧面或表面与所沉积的材料之间设置一个或多个附加的层。
为设备提供本公开的不同方面，并且为方法提供本公开的不同方面。要理解的是，设备的基本特征适用于方法，反之亦然。因此，出于简洁原因，可以省略对这种特性的重复描述。
提供了用于形成芯片装置的方法的不同的实施方式，所述实施方式具有如下可能性，克服或至少减少两个在上文中描述的方法、即“标准的”方法和“细长的”方法的缺点。这意味着：根据不同实施方式的芯片装置和同样由芯片装置分割的芯片组件可以既不显现出形成芯片的半导体材料中的凹槽，也不显现出挠曲(或至少显著减小的挠曲)。
此外，能够降低信道的串扰和/或不期望的高频表现。
在不同实施方式中，替代厚芯片，能够将半导体晶片的堆叠(所述半导体晶片包含多个半导体芯片，所述半导体芯片分别具有至少一个在其上形成的电子部件，也称作为产品晶片)和另一层、例如牺牲晶片(它们利用聚合物层彼此固定)用于分割重建晶片的芯片堆叠。芯片堆叠能够模仿标准的eWLB的厚管芯，例如所述芯片堆叠能够在形成再分布层期间提供与厚管芯相同的或类似的机械情形(从而与“细长的”方法相比防止或减少挠曲)，并且聚合物层能够在磨掉牺牲晶片/牺牲层之后提供后侧的保护，使得不必需要，向下研磨至产品晶片的后侧(由此避免后侧中的凹槽)。包含(产品晶片的)电学功能的半导体晶片能够保持得非常薄(使得所述半导体晶片仅呈现小的侧壁面用于耦合HF信号)，使得能够改善RF表现。
在不同实施方式中，一方面能够安置厚管芯，以形成重组件(Recons)，但是另一方面能够防止，在半导体中在芯片组件的后侧上出现凹槽，所述凹槽会视作为标准的eWLB的关键缺点之一。
这能够通过堆叠打薄的晶片(也称作为产品晶片)和另一层、例如另一晶片、例如半导体晶片(也称作为牺牲晶片)来实现。打薄的晶片和另一层能够通过聚合物层彼此固定。所述层能够足够厚，以便简化在那里在第二次研磨期间停止研磨工艺(在类似于在上文中描述的标准工艺的工艺中)。此外，所述聚合物层能够用作为后侧保护。
在不同实施方式中，由此与标准的eWLB相比降低组件裂纹的风险。此外，与细长的eWLB相比能够降低强的挠曲的风险。成本能够降低，因为会需要少量的调整步骤，和/或产率损失能够减少。
在不同实施方式中，此外能够改进成本情形，因为后侧的保护与对于标准的eWLB而言相比能够是成本更低廉的，因为将聚合物层涂覆到半导体晶片上而没有涂覆到eWLB晶片(所述eWLB晶片具有更大的面积，所述更大的面积必须被聚合物层覆盖)上。在不同实施方式中能够避免，在形成RDL期间必须使用载体。
通过使用具有如下热膨胀系数(CTE)的牺牲晶片，在不同实施方式中能够调整挠曲表现，所述热膨胀系数不同于产品晶片的CTE(例如由于使用与产品晶片不同的半导体材料或者使用玻璃晶片)。此外，在不同实施方式中能够使用在产品晶片与牺牲晶片之间的厚度关系，以调整eWLB晶片的挠曲表现。
与标准的eWLB相比，不同实施方式提供更可靠的芯片组件。在不同实施方式中，用于形成芯片装置或芯片组件的方法能够用于，调整造成调整成本的挠曲表现。
与细长的eWLB相比，不同实施方式防止由于强的挠曲而成为次品的晶片。
此外，不同实施方式为RF应用提供薄的半导体管芯，所述半导体管芯有助于降低串扰和可能通过RF耦合到厚的半导体层中而出现的其他故障。
如果仅避免RF耦合，那么甚至能够在牺牲层中(例如在牺牲半导体中)停止第二次研磨。
在不同实施方式中，聚合物层能够用作为后侧的保护。
在不同实施方式中，与标准的eWLB相比能够降低组件裂纹和RF耦合的风险。
图2A示出根据不同实施方式的用于形成芯片装置226W的方法，作为示意示出的工艺的顺序，并且图2B示出芯片组件226，所述芯片组件通过将图2A的芯片装置226W分割成各个芯片组件226形成，所述芯片组件能够形成eWLB 226。
晶片大小的堆叠224W能够包含半导体晶片102WT，所述半导体晶片包含多个半导体芯片102T、另一层220W和聚合物层222W，所述聚合物层将半导体晶片102WT和另一层220W连接。另一层220W能够设置在半导体晶片102T的后侧上，例如在其上固定，其中后侧能够是晶片102W的与晶片102W的有源侧(也称作为前侧)相对置的侧。
多个堆叠(芯片大小)224能够从晶片大小的堆叠224W中分割。据此，每个堆叠224能够包含半导体芯片102T、另一层(芯片大小)220和聚合物层(芯片大小)222，所述聚合物层将二者连接。多个堆叠224能够用于形成芯片装置226W，也称作为重建晶片226W，这通过如下方式实现：所述堆叠设置在载体(未示出)上，并且用封装材料104(也称作为注塑材料104)利用注塑工艺和注塑材料104如本领域已知的那样注塑包封。
术语“晶片大小”和“芯片大小”在本文中用于，区分晶片级的大小的结构和芯片级的大小的结构，而不可理解为：这表示每个“芯片大小”的层具有与芯片102T相同的大小和/或每个“晶片大小”的层具有与半导体晶片120W相同的大小，尽管其可能具有相同的大小。
半导体晶片102WT和相应地每个半导体芯片102T能够类似于如结合图1B描述的打薄的晶片/芯片102WT/102T，并且包含至少一个电子部件，例如集成电路。尤其在晶片/芯片102WT/102T不同于堆叠224W/224的另一层220W/220的情况下，半导体芯片102WT能够连同一个或多个电子部件称作为产品晶片102WT和相应地堆叠224的半导体芯片102T称作为产品芯片102T。晶片102WT(和从而芯片102T)的半导体材料能够包含任意的典型地用于半导体芯片的半导体材料或者由其构成，例如硅、锗、砷化镓、碳化硅等。半导体晶片102WT的尺寸能够是常规的打薄的半导体晶片的尺寸，例如对于直径为大约8英寸的晶片102WT，厚度在10μm至大约500μm、例如大约50μm至大约500μm、例如大约370μm。
另一层220W/220能够包含任意材料或者由其构成，所述材料适合于在继续加工堆叠224时提供机械稳定性。继续加工能够包含：形成和加工重建晶片226W的工艺，例如将各个堆叠224接收和安置(在载体上)，用于连接各个堆叠以形成重建晶片226W的注塑工艺，用于将重建晶片226W与载体脱耦的剥离工艺，一个或多个研磨工艺和/或用于在芯片102T的有源侧102F(也称作为前侧102F)之上形成再分布层106的工艺(也称作为RDL工艺)。在RDL工艺期间，能够设置绝缘部段112连同再分布层106，以便将RDL106的不应电接触的部分彼此绝缘。此外，能够需要的是，另一层220W/220的材料适合于研磨工艺，换言之，所述材料能够通过研磨工艺被打薄。
另一层220W的适合的材料包含半导体材料(例如硅、锗、砷化镓、碳化硅等)，其中另一层220W/220的半导体材料能够是与产品晶片/芯片102WT/102T相同的材料或不同的材料。
另一层220W的其他适合的材料包含介电材料，如玻璃、陶瓷材料、聚合物等。
在不同实施方式中，例如在另一层保留在芯片组件226中的情况下，如例如在图4B至图4D、图5A至图5C和图6A至图6C中示出，和/或为了调整CTE以形成RDL，另一层220W的适合的材料还能够包含金属和/或层压结构，所述层压结构包括上述材料中的一种或多种。
另一层220W、220的厚度能够处于大约100μm至大约750μm、例如大约300μm至大约625μm的范围中。
因为另一层220W在多个实施方式中在继续加工重建晶片226W期间能够被完全移除，所以另一层220W也能够称作为牺牲层220W或牺牲晶片220W，并且芯片大小的堆叠224的对应的另一层220称作为牺牲层220。
聚合物层222W/222在不同实施方式中能够用作为粘胶，以将半导体晶片/芯片102WT/102T与另一层220W/220连接。据此，聚合物层222W/222的聚合物材料在不同实施方式中能够选择成，使得所述聚合物材料粘接到两种材料、即晶片102W的半导体和另一层220W的材料上。在不同实施方式中，将底漆材料涂覆在半导体晶片/芯片102W/102和聚合物层222W/222和/或另一层220W/220和聚合物层222W/222之间，以改进和/或能够实现相应的层之间的粘接。
在将另一层220W在形成RDL之后移除的不同实施方式中，聚合物层222W/222还能够配置成，用作为保护层。在该情况下，聚合物层222W/222能够保护芯片102T免受环境影响、在表面上的电荷等。
在不同实施方式中，聚合物材料例如能够包含聚氨酯、环氧化物或其他聚合物，所述其他聚合物例如能够包含填充颗粒并且化学反应，使得其是热固性的或热塑性的等。
聚合物层222W/222的厚度在不同实施方式中、例如在将另一层220W在形成RDL之后移除的情况下能够在如下范围中，所述范围甚至在半导体晶片102WT和/或另一层220W有小的厚度波动的情况下允许对聚合物层222W中的重建晶片226W的研磨工艺停止，使得重组件226W的研磨的后侧表面由聚合物层222W的部段和注塑材料104的部段组成。在这种情况下，最小厚度对于实际的研磨工艺能够大约为10μm，但是能够与可用的技术相关(并且能够在将来被减小)。在不同实施方式中，例如在另一层保留在芯片组件226中的情况下，如例如在图4B至图4D、图5A至图5C和图6A至图6C中所示，聚合物层222W/222的厚度能够比适合于在上文中描述的目的的厚度更薄，例如具有大约为1μm或甚至更小的最小厚度。聚合物层222W/222的厚度能够位于大约10μm至大约200μm、例如大约20μm至大约50μm的范围中。
半导体芯片102WT与另一层220W的连接能够包含：利用已知的、适合于聚合物材料的工艺将聚合物层222W设置在半导体晶片102WT的后侧上，例如旋涂、层压聚合物层等，并且将另一层220W设置在聚合物层222W上。如果可应用，能够应用其他工艺，例如硬化聚合物层222W。
如在图2A的最上方的重建晶片226W中所示，注塑件104能够设置在堆叠224之间。注塑件104在不同实施方式中也能够设置在堆叠224的后侧之上，所述后侧与芯片102T的前侧102F相对置。
第一研磨工艺在不同实施方式中能够应用于重建芯片226W的后侧，以露出另一层220和以得到重建晶片226W的厚度，所述厚度适合于通过机器加工，所述机器在芯片102T的前侧上形成再分布层106(也称作为可加工的厚度)。
堆叠224的总厚度和芯片102T、聚合物层222和另一层220的相对厚度能够据此配置成，使得将重建芯片226W第一次后侧研磨到可加工的厚度在另一层220W中结束。换言之，堆叠220的总厚度在第一次研磨之后与可加工的厚度相对应，其中(芯片102T、聚合物层222和另一层220)的全部厚度大于零。堆叠224在第一次研磨之前的初始厚度能够更大，因为另一层220更厚。当前，可加工的厚度对于8英寸的晶片大约为690μm，但是所述值能够随晶片直径、技术等改变。
重建晶片226W在第一次研磨之前的初始厚度能够厚于可加工的厚度，至少因为堆叠224更厚并且可能因为注塑件104覆盖堆叠224。
覆盖堆叠224的每个注塑件104在第一研磨工艺期间能够被完全地移除，因为要不然形成再分布层106会造成重建晶片226W挠曲，尽管堆叠224是厚的。
在不同实施方式中，另一层220的材料和/或结构(例如层压结构，厚度)能配置成，在RDL工艺期间/在RDL工艺之后具有热膨胀，所述热膨胀降低或消除芯片装置226W和与之分割的芯片组件226的挠曲。例如，另一层220的CTE在不同实施方式中能够大于或等于芯片102T的CTE和/或另一层220的厚度能够大于、等于或小于芯片102T的厚度。
在不同实施方式中，在形成RDL之后，能够将第二次后侧研磨应用于芯片装置226W。由此，能够移除另一层220。
第二次后侧研磨在不同实施方式中能够继续进行，直至露出聚合物层222，如在图2A的下面的芯片装置226W中示出的那样。因为芯片装置226W的新产生的后侧通过可为不同材料的聚合物和注塑件的组合形成，所以芯片102T的后侧保护能够通过堆叠224的聚合物层222本身提供。据此，可能不需要附加的后侧保护层。
芯片装置226W在第二次研磨之后的厚度能够在大约100μm至大约550μm的范围中，例如为450μm。
利用在本领域中已知的分割工艺，芯片组件226、226a能够如在图2B中示出的那样由芯片装置226W形成。
芯片组件226、226a据此能够具有小的总厚度，不具有挠曲或仅具有小的挠曲和在芯片102T的后侧102B上不具有研磨凹槽，使得改进其可靠性，如在上文中描述的那样。
作为用于露出聚合物层222的替选方案，能够省去第二次研磨，或者在每个堆叠224的另一层220至少部分地保留的点处停止第二次研磨。
另一保护层102_2能够设置在芯片装置226W的后侧之上，所述另一保护层例如能够包含与注塑件104相同的材料或不同的、适合的材料。
利用分割工艺，如本领域已知的那样，能够形成如在图4B中示出的芯片组件226、226a(具有另一半导体层220)或如在图4C中示出的芯片组件226c(具有另一绝缘层220)，或者类似于图4B和图4C的芯片组件(其中另一层220既不是半导体也不是绝缘体，例如在多层材料(例如层压件)、导电材料等的情况下)。
在设置另一保护层104_2之后芯片装置206W的厚度能够处于大约100μm至大约550μm的范围中，例如为450μm。最终厚度取决于应用要求。
芯片组件226、226a据此能够具有高的机械稳定性，不具有或仅具有小的挠曲，和在芯片102T的后侧102B上不具有研磨凹槽，使得改进其可靠性，如在上文中描述的那样。
图4A示出芯片组件400a、400b的两个示意横截面图，如本领域已知的那样，其中图4A示出了使用薄芯片102的芯片组件(eWLB)400a和使用打薄的芯片102T的芯片组件(eWLB)400b。
如在上文中描述的那样，RF信号442能够在半导体基本材料中传播，并且引起反馈。材料越薄，那么越多耦合出现，因为RF信号442能够朝向芯片102的作为用于RF信号442的进入点的侧壁传播，这对于具有大的侧壁面的厚芯片102而言会是特别严重的。对于图4B的打薄的芯片102T，能够减少RF信号442耦合到打薄的芯片102T的侧壁中，因为侧壁面较小。然而，打薄的芯片102T会承受不可控的挠曲。
图2B的芯片组件226具有相对于具有厚芯片102的芯片组件400a改进的RF表现，和与芯片组件400b相比降低的挠曲，因为形成所述芯片组件的重建晶片226W原始包含堆叠224。
在不同应用中，例如当期望通过堆叠224提供的机械稳定性时，和/或在另一层220提供功能例如散热、形成用于天线的载体的情况下，或者出于其他原因，会值得期望的是，使另一层220保留在原地。在该情况下，芯片组件226的RF表现会需要其他考虑。
如在图4B中示出的那样，芯片组件226b关于RF串扰表现已经相对于图4A的芯片组件400a是有利的。对此的原因能够为，没有发生RF信号442耦合到绝缘的聚合物层222的侧面中或者仅发生RF信号442减少地耦合到绝缘的聚合物层222的侧面中。此外，仅间接地发生从半导体材料220的一个部段的耦合，通过耦合到另一层220的侧表面中和从那里穿过聚合物层222耦合到打薄的芯片102T中。
在不同实施方式中，如在图3、图4C至图4E、图5A至图5C和图6A至图6C中示出的那样(这些图分别示出根据不同实施方式的芯片组件的示意横截面图)，芯片组件226的RF表现与图4B的实施方式相比进一步地改进。
如在图4C中示出的那样，可能在另一层220包含绝缘材料(例如玻璃或陶瓷)的情况下没有出现耦合到另一层220的侧壁中，并且据此芯片组件226c的RF表现相对于芯片组件226b的RF表现能够得到明显地改进。
在该情况下，绝缘的另一层220在不同实施方式中能够用于与用于天线的载体(未示出)不同的功能。天线能够形成在另一层220的背离聚合物层222W的主表面上。在该情况下能够省去第二次研磨。
然而困难的会是，加工绝缘材料，如玻璃或陶瓷。
图3示出根据不同实施方式的用于形成芯片装置226的方法。因为半导体材料可更为容易得多地加工，有利的是，将半导体材料用于另一层220，并且通过其他措施克服反馈表现。下面描述如下实施方式，当半导体材料用作为另一层220时，所述实施方式克服或减轻有问题的RF耦合。
在图3中示出的方法与在图2A中示出的和在上文中描述的方法的区别能够在于，晶片大小的堆叠224W如何形成。因此在下文中基本上省去在此相关描述的段落的重复。
在不同实施方式中，如在图3和图4D中示出的那样，另一层220的将另一层220的两个主表面连接的侧壁220S以如下方式倾斜：另一层220的接触聚合物层222的主表面小于另一层220的相对置的(后侧的)表面。
这种配置在不同实施方式中能够通过如下方式实现：形成晶片大小的堆叠224W，如在图3中示出的那样，这通过在另一层220W中形成凹槽330来实现。凹槽330能够通过任意适合于结构化半导体晶片的方法来形成，如在本领域中已知的那样，例如通过锯割、激光加工、刻蚀等。凹槽330能够以如下方式成形：所述凹槽朝向另一层220W的表面较大而朝向另一层220W的内侧较小。其大小和位置能够配置成，使得在结构化的表面上呈如下图案留下由半导体材料构成的孤岛，从而使得在产品晶片102WT的芯片102T中的每个芯片之上能够设置由半导体材料构成的孤岛中的一个孤岛，在所述产品晶片上设置有另一层220W，并且凹槽330能够设置在如下面中，在所述面中分割晶片大小的堆叠224W，即经由产品晶片102WT的裂纹线。
在连接产品晶片102WT和另一层220W之后和在将晶片大小的堆叠224W分割之前，能够应用后侧的研磨工艺，其中研磨能够继续进行，直至凹槽是敞开的，类似于在研磨前分割工艺。
由此，如在图3中示出的那样，形成分割的堆叠224，所述堆叠能够具有另一层222，所述另一层具有倾斜的侧壁220S，如在上文中描述和在图3中示出的那样。
倾斜的侧壁220S造成在产品芯片102T的薄层之上的台阶，由此较少地提供直接面，RF波442能够耦合输入到所述直接面中。这意味着：RF波442几乎仅耦合输入到薄产品芯片102T中，使得与图4B的具有直侧壁220S的芯片组件226b相比，不期望的RF的表现在图4D的芯片组件226d中明显减少。
在如在图4E中示出的另一实施方式中，芯片组件226的RF表现能够通过另一层220、例如半导体层220的(侧)壁220S借助金属层444的金属化来改进。RF波442不进入到金属层444中。此外，另一层220的与聚合物层222接触的主表面总体上或部分地由金属层444覆盖，如在图4E中示出的那样。在以电镀工艺形成金属层444的情况下，金属层444也能够称作为金属镀层444。金属层444能够通过已知的工艺形成，例如沉积。在将晶片大小的堆叠224W分割成各个堆叠224之后，能够在另一层220的侧壁222S上形成金属层444。金属层444在不同实施方式中能够附加地覆盖聚合物层222的和/或产品芯片102T的侧壁。在将另一层220W设置在聚合物层222W上之前，能够在晶片大小的另一层220W上形成覆盖与聚合物层222接触的主表面220的金属层444。
在不同实施方式(未示出)中，替代使用金属覆层的另一层220/220W，另一层220W能够由金属层220W构成或者基本上由其构成。在该情况下，金属层220W能够以如下方式事先结构化：在无需切开(整个)金属层220W的情况下可以分割晶片大小的堆叠224W。
在芯片组件226e中，RF波基本上仅耦合到薄产品芯片102T中，或者在其侧壁也通过金属层444(未示出)覆盖的情况下，一次都不耦合，使得显著降低到芯片102T中的耦合。
芯片的侧壁借助金属层444的覆盖是如下技术，所述技术也能够应用于在芯片组件440、440a中使用的厚芯片102，如在图4F中示出。在此，在如在图1A中示出的那样将厚晶片102W分割成被分割的芯片102之后并且在执行重组工艺(尤其注塑)之前，能够在被分割的芯片102上形成金属层444。
在芯片组件440、440a中，RF波442仅能够经由产品管芯的前侧耦合，这仅为不显著的耦合或者能够通过芯片构造、例如掺杂有源的芯片表面来避免。这意味着：与图4A的芯片组件400a相比显著降低了到芯片102中的耦合。
在如在图5A至图5C中示出的不同实施方式中，另一(半导体)层220能够以如下方式结构化：结构化的另一层220包含至少一个空腔550，例如包围。至少一个空腔550能够是空气填充的或者更一般而言是气体填充的。换言之，在产品芯片102T之后、即在其后侧上包封空气，这在RF功率方面是有利的。
在芯片102T的敏感区域之上设置的气体填充的空腔550足以能够改进芯片组件226的RF功率。
至少一个气体填充的空腔550例如能够形成为大的空腔550，所述大的空腔基本上在整个芯片102T之上延伸，除了如下部段之外，另一层220借助所述部段安置在聚合物层222上(在图5A中靠近堆叠224的边缘的闭合的直角的环)。
在不同实施方式中，至少一个气体填充的空腔550能够包含结构化的空腔550，例如栅格形的空腔，如在图5B中示出的那样，和/或多个空腔550，如在图5C中示出的那样。
至少一个气体填充的空腔550能够通过任意适合于结构化半导体晶片的方法来形成，如在本领域中已知的那样，例如通过锯割、刻蚀、(激光)切割、(激光)钻孔等。例如锯割或激光切割能够适合于形成图5B的栅格形的空腔550，刻蚀能够用于形成图5A、图5B或图5C的任意空腔550，以及激光钻孔能够用于形成图5C的多个空腔550。
气体填充的空腔550的不同的其他形状和配置能够引起与示出的实例相同的功能。
在不同实施方式中，如在图6A至图6C中示出的那样，另一(半导体)层220能够以如下方式形成：结构化的金属化部660在晶片大小的半导体层220W上形成。另一层220W能够以如下方式设置：结构化的金属化部660与聚合物层222W接触。结构化的金属化部660能够在另一(半导体)层220W上通过已知的用于在(半导体)衬底上形成结构化的金属化部600的工艺形成，例如通过利用掩模工艺沉积金属(例如铜、铝、钛或其他在本领域中使用的金属)作为结构化的金属化部660，或者沉积金属作为未结构化的金属化层并且将其结构化，例如利用刻蚀工艺形成，以便形成结构化的金属化部660。
通过应用呈特征性的和限定的图案的金属化部660，消除RF波442。如结合图4E阐述的那样，然而另一层220和芯片102T之间的未结构化的金属化部444也能够用于改进RF功率。
在不同实施方式中，如在图6A的示例性的实施方式中示出的那样，将金属化部660设置在芯片102T的RF敏感的区域之上就足以能够改进芯片组件226h的RF功率。
在不同实施方式中，如在图6B的示例性的实施方式中示出的那样，金属化部660能够以栅格形的或条形的方式设置，以便改进芯片组件226i的RF功率。
在不同实施方式中，如在图6C的示例性的实施方式中示出的那样，金属化部660能够作为点的矩阵设置，以便改进芯片组件226j的RF功率。
结构化的金属化部660的不同的其他形状和配置能够实现与示出的实例相同的功能。
在不同实施方式中，在将另一层220设置在聚合物层222上之前，能够通过作为另一层220的一部分的一个或多个覆盖层(未示出)覆盖金属化部660。据此，在另一层220中能够设置结构化的金属化部660，所述金属化部具有与设置在另一层220的外表面上的金属化部660相同的或类似的功能。
在不同实施方式中，“金属化部”660不仅包含金属，如在上文中描述的那样，而且也包含另一半导体层220的导电的部段，所述另一半导体层例如能够是掺杂的，以便形成金属化部660的导电的部段。
在下面的表格中，总结利用另一层220形成的芯片组件在挠曲表现方面和在电学表现(即RF表现)方面的优点，如在第一列中描述的那样，其中“伪细长方式”涉及在上文中结合图2A和图3描述的方法并且涉及在该上下文中描述的优点。
*“绝缘体”在此涉及聚合物层，所述聚合物层设置在半导体产品层102和另一半导体层220之间。
在不同的其他实施方式中(未示出)，用于另一层的材料能够简单地结构化，以便将空气设置在产品晶片102T之后，类似于结合图5A至图5C的描述，但是利用可简单结构化的金属来代替半导体材料。所述材料能够以固态状态、例如作为晶片220W或者以液态/半液态状态设置在产品晶片102W上。
在需要粘胶将另一层220W固定在产品晶片102W上的材料的不同实施方式中，聚合物层222W能够设置在产品晶片102W和可简单结构化的材料之间，所述可简单结构化的材料形成另一层220W，如在上文中结合图2A描述的那样。这例如能够适用于层压件或玻璃(所述层压件或玻璃能够借助(激光)钻孔的盲孔作为空腔550提供)和/或适用于多孔材料(半导体、玻璃、特定的聚合物、金属泡沫……)等。
在自粘的材料的不同实施方式中，材料能够直接设置在产品晶片102W上，例如在特定的聚合物的情况下(例如泡沫PU等)。
图7示出用于形成根据不同实施方式的芯片装置的方法的工艺流程700。
方法能够包含：将多个堆叠设置在载体上，所述堆叠中的每个堆叠包含打薄的半导体芯片、另一层和在另一层与芯片之间的聚合物层，其中所述堆叠中的每个堆叠以芯片朝向载体的方式设置(在710中)，其中多个堆叠借助封装材料连接，以便形成芯片装置(在720中)；将另一层露出(在730中)并且形成再分布层(在740中)，所述再分布层接触芯片装置的芯片。
方法还能够选择性地包含：在设置再分布层之后移除另一层，由此露出聚合物层(在750中)。
图8示出用于形成根据不同实施方式的芯片装置的方法的流程图800。
该方法能够包含：将多个堆叠设置在载体上，所述堆叠中的每个堆叠包含打薄的半导体芯片和另一层，其中另一层包含至少一个气体填充的空腔并且其中所述堆叠中的每个堆叠以芯片朝向载体的方式设置(在810中)，其中多个堆叠借助封装材料彼此连接，以便形成芯片装置(在820中)；将另一层露出(在830中)，并且形成再分布层(在840中)，所述再分布层接触芯片装置的芯片。
图9示出用于形成根据不同实施方式的芯片装置的方法的工艺流程900。
该方法能够包含：在多个半导体芯片的每个半导体芯片的侧表面上形成金属覆层，其中半导体芯片的侧表面是如下表面，所述表面将半导体芯片的第一主表面和第二主表面连接(在910中)；将多个半导体芯片设置在载体上(在920中)；和多个堆叠借助封装材料彼此连接，以便形成芯片装置(在930中)。
在下面示出不同的实例：
实例1是用于形成芯片装置的方法。该方法能够包含：将多个堆叠设置在载体上，所述堆叠中的每个堆叠包含打薄的半导体芯片、另一层和在另一层与芯片之间的聚合物层，其中所述堆叠中的每个堆叠以芯片朝向载体的方式设置，其中多个堆叠借助封装材料彼此连接，以便形成芯片装置；将另一层露出并且形成再分布层，所述再分布层接触芯片装置的芯片。
在实例2中，实例1的主题能够选择性地包含，该方法还包含：在设置再分布层之后，移除另一层，由此露出聚合物层。
在实例3中，实例1或2的主题能够选择性地包含，移除另一层是：从另一层的侧起研磨芯片装置。
在实例4中，实例2或3的主题能够选择性地包含，当达到聚合物层时，停止移除另一层，使得聚合物层的至少一个部段作为保护层保留在另一层上。
在实例5中，实例2至4之一的主题能够选择性地包含，在移除另一层之后，芯片装置的厚度在大约100μm至大约550μm的范围中。
在实例6中，实例1至5之一的主题能够选择性地包含，聚合物层的材料与封装材料不同。
在实例7中，实例1至6之一的主题能够选择性地包含，聚合物层是粘胶层。
在实例8中，实例1至7之一的主题能够选择性地包含，聚合物层比另一层更薄。
在实例9中，实例1至8之一的主题能够选择性地包含，另一层的热膨胀系数不同于芯片的热膨胀系数。
在实例10中，实例1至9之一的主题能够选择性地包含，另一层包括如下材料组的至少一种材料：半导体；电介质；和导电材料。
在实例11中，实例1至10之一的主题能够选择性地包含，另一层的材料选择成具有一定热膨胀系数和形成为具有一定厚度，使得在形成再分布层期间作用于打薄的所述芯片的应力至少部分地得到补偿。
实例12是用于形成芯片装置的方法。该方法能够包含：将多个堆叠设置在载体上，所述堆叠中的每个堆叠包括打薄的半导体芯片和另一层，其中另一层包含至少一个气体填充的空腔，并且其中所述堆叠中的每个堆叠以芯片朝向载体的方式设置，其中多个堆叠借助封装材料彼此连接，以便形成芯片装置；将另一层露出，并且形成再分布层，所述再分布层接触芯片装置的芯片。
在实例13中，实例12的主题能够选择性地包含：将至少一个气体填充的空腔在另一层中设置为使得另一层的背离芯片的第一主表面是未结构化的。
在实例14中，实例12或13之一的主题能够选择性地包含：至少一个气体填充的空腔是多个气体填充的空腔。
在实例15中，实例12至14之一的主题能够选择性地包含：另一层包含结构化的金属化部。
在实例16中，实例15的主题能够选择性地包含：将结构化的所述金属化部设置在另一层中或在另一层的朝向芯片的第二主表面上。
在实例17中，实例12至16之一的主题能够选择性地包含：另一层包含多孔材料。
在实例18中，实例12至17之一的主题能够选择性地包含：另一层包含层压材料。
在实例19中，实例12至18之一的主题能够选择性地包含：另一层包含在其上或在其中设置的天线。
在实例20中，实例12至19之一的主题能够选择性地包含：该方法还包含：在另一层的侧表面上形成金属层。
在实例21中，实例12至20之一的主题能够选择性地包含：该方法还包含：在设置再分布层之后，在露出的另一层之上形成另外的封装件。
在实例22中，实例12至21之一的主题能够选择性地包含：芯片装置的厚度在大约820μm至大约900μm的范围中。
在实例23中，实例1至19之一的主题能够选择性地包含：该方法还包含：在设置所述多个堆叠之前，形成多个堆叠，包括：将晶片大小的另一层固定在打薄的晶片上，所述晶片包括多个芯片；和将打薄的晶片连同在其上设置的晶片大小的层分割成多个堆叠。
在实例24中，实例23的主题能够选择性地包含：将晶片大小的另一层固定在打薄的晶片上包含：将聚合物层设置在打薄的晶片上，和将晶片大小的另一层设置在聚合物层上。
在实例25中，实例24的主题能够选择性地包含：聚合物在晶片和晶片大小的另一层之间形成粘胶。
在实例26中，实例23至25之一的主题能够选择性地包含：该方法还包含：在将晶片大小的另一层固定在晶片上之前，在晶片大小的另一层中形成多个渐缩的凹槽，其中渐缩的凹槽朝向晶片，其中凹槽靠近晶片较宽，并且设置在多个芯片的彼此邻接的芯片之间的边界区之上，使得在所述堆叠中的每个堆叠中，另一层的背离芯片的第一主表面大于设置在芯片的另一层的第二主表面，使得另一层的侧表面是倾斜的。
实例27是用于形成芯片装置的方法。该方法能够包含：在多个半导体芯片的每个半导体芯片的侧表面上形成金属覆层，其中半导体芯片的侧表面是如下表面，所述表面将半导体芯片的第一主表面和第二主表面连接；将多个半导体芯片设置在载体上；和借助封装材料将多个堆叠彼此连接，以便形成芯片装置。
实例28是芯片装置。芯片装置能够包含：多个堆叠，所述堆叠中的每个堆叠包括打薄的半导体芯片和聚合物层，其中打薄的半导体芯片形成芯片装置的第一主表面的一部分，并且聚合物层形成芯片装置的与第一主表面相对的第二主表面的一部分；封装材料，所述封装材料将多个堆叠连接，其中封装材料不同于聚合物层的材料；和再分布层，所述再分布层接触芯片装置的芯片。
实例29是芯片装置。芯片装置能够包含：多个堆叠，所述堆叠中的每个堆叠包括打薄的半导体芯片和另一层，其中打薄的半导体芯片形成芯片装置的第一主表面的一部分；封装材料，所述封装材料将多个堆叠连接；和再分布层，所述再分布层接触芯片装置的芯片，其中另一层包含至少一个气体填充的空腔。
实例30是芯片装置。芯片装置能够包含：多个堆叠，所述堆叠中的每个堆叠包含打薄的半导体芯片和另一层，其中打薄的半导体芯片形成芯片装置的第一主表面的一部分；封装材料，所述封装材料将多个堆叠连接；和再分布层，所述再分布层接触芯片装置的芯片，其中在每个堆叠中，另一层的背离芯片的第一主表面大于设置在芯片上的另一层的第二主表面，使得另一层的侧表面是倾斜的。
实例31是芯片装置。芯片装置能够包含：多个堆叠，所述堆叠中的每个堆叠包括打薄的半导体芯片、另一层和在芯片与另一层之间的结构化的金属层，其中打薄的半导体芯片形成芯片装置的第一主表面的一部分；封装材料，所述封装材料将多个堆叠连接；和再分布层，所述再分布层接触芯片装置的芯片。
实例32是芯片装置。芯片装置能够包含多个半导体芯片，其中所述半导体芯片中的每个半导体芯片在其侧表面上具有金属覆层，其中侧表面将芯片的第一主表面和第二主表面连接；和封装材料，所述封装材料将多个半导体芯片连接。
实例33是用于形成芯片组件的方法。该方法能够包含：利用实例1至27中之一的方法来形成芯片装置；将芯片装置从载体移除；和将芯片装置分割成多个芯片组件。
实例34是芯片组件。芯片组件能够包含：打薄的半导体芯片，所述半导体芯片形成芯片组件的第一主表面的一部分，并且具有在其上形成的再分布层；在半导体芯片上的聚合物层，所述聚合物层形成芯片的第二主表面的一部分；和封装件，所述封装件形成芯片组件的侧表面、第一主表面的一部分和第二主表面的一部分，其中聚合物层的材料不同于封装件的材料。
实例35是芯片组件。芯片组件能够包含：打薄的半导体芯片，所述半导体芯片形成芯片组件的第一主表面的一部分，并且具有在其上形成的再分布层；在半导体芯片上的另一层；和封装件，所述封装件形成芯片组件的侧表面、第一主表面的一部分和第二主表面的至少一部分，其中另一层包括至少一个气体填充的空腔。
实例36是芯片组件。芯片组件能够包含：打薄的半导体芯片，所述半导体芯片形成芯片组件的第一主表面的一部分，并且具有在其上形成的再分布层；在半导体芯片上的另一层；在打薄的半导体芯片与另一层之间的结构化的金属层；和封装件，所述封装件形成芯片组件的侧表面、第一主表面的一部分和第二主表面的至少一部分。
实例37是芯片组件。芯片组件能够包含：打薄的半导体芯片，所述半导体芯片形成芯片组件的第一主表面的一部分，并且具有在其上形成的再分布层；在半导体芯片上的另一层；和封装件，所述封装件形成芯片组件的侧表面、第一主表面的一部分和第二主表面的至少一部分，其中另一层的背离芯片的第一主表面大于设置在芯片上的另一层的第二主表面，使得另一层的侧表面是倾斜的。
在实例38中，实例35至37之一的主题能够选择性地包含天线，所述天线设置在另一层的背离芯片的主表面上。
尽管本发明尤其参照具体的实施方式示出和描述，但对于本领域的技术人员而言应理解的是，能够在形式和细节方面进行不同的改变，而不脱离本发明的如通过所附的权利要求限定的保护范围和知识。本发明的保护范围据此通过所附的权利要求给出并且落入权利要求的等价物的意义和范围中的全部改变因此应包括在内。

Claims (33)

1.一种用于形成芯片装置的方法，所述方法包括：
将多个堆叠设置在载体上，所述堆叠中的每个堆叠包括打薄的半导体芯片、作为另一层的牺牲层和在所述另一层与打薄的所述半导体芯片之间的聚合物层，其中将所述堆叠中的每个堆叠以打薄的所述半导体芯片朝向所述载体的方式设置；
借助封装材料将所述多个堆叠彼此连接，以便形成所述芯片装置；
将所述另一层露出；和之后
形成再分布层，所述再分布层接触所述芯片装置的打薄的所述半导体芯片。
2.根据权利要求1所述的方法，所述方法还包括：
在设置所述再分布层之后，移除所述另一层，由此将所述聚合物层露出。
3.根据权利要求2所述的方法，
其中移除所述另一层是：从所述另一层的侧起研磨所述芯片装置。
4.根据权利要求2或3所述的方法，
其中当达到所述聚合物层时，停止移除所述另一层，使得所述聚合物层的至少一个部段作为保护层保留在打薄的所述半导体芯片上。
5.根据权利要求2或3所述的方法，
其中在移除所述另一层之后，所述芯片装置的厚度在100μm至550μm的范围中。
6.根据权利要求1至3中任一项所述的方法，
其中所述聚合物层的材料与所述封装材料不同。
7.根据权利要求1至3中任一项所述的方法，
其中所述聚合物层是粘胶层。
8.根据权利要求1至3中任一项所述的方法，
其中所述聚合物层比所述另一层更薄。
9.根据权利要求1至3中任一项所述的方法，
其中所述另一层的热膨胀系数不同于打薄的所述半导体芯片的热膨胀系数。
10.根据权利要求1至3中任一项所述的方法，
其中所述另一层包括如下材料组中的至少一种材料：
半导体；
电介质；和
导电材料。
11.根据权利要求1至3中任一项所述的方法，
其中所述另一层的材料选择成具有一定热膨胀系数和形成为具有一定厚度，使得在形成所述再分布层期间作用于打薄的所述半导体芯片的应力至少部分地得到补偿。
12.根据权利要求1至3中任一项所述的方法，还包括：
在设置所述多个堆叠之前形成所述多个堆叠包括：
将晶片大小的另一层固定在打薄的晶片上，所述晶片包括多个打薄的半导体芯片；和
将打薄的所述晶片连同在其上设置的晶片大小的层分割成多个堆叠。
13.根据权利要求12所述的方法，
其中将晶片大小的所述另一层固定在打薄的所述晶片上包括：将聚合物层设置在打薄的所述晶片上，和将晶片大小的所述另一层设置在所述聚合物层上。
14.根据权利要求13所述的方法，
其中所述聚合物在所述晶片与晶片大小的所述另一层之间形成胶粘剂。
15.根据权利要求12所述的方法，还包括：
在将晶片大小的所述另一层固定在所述晶片上之前，在晶片大小的所述另一层中形成多个渐缩的凹槽，
其中所述渐缩的凹槽朝向所述晶片，其中所述凹槽靠近所述晶片较宽，并且设置在多个打薄的半导体芯片中的彼此邻接的打薄的半导体芯片之间的边界区之上，使得在所述堆叠中的每个堆叠中，所述另一层的背离打薄的所述半导体芯片的第一主表面大于设置在打薄的所述半导体芯片上的所述另一层的第二主表面，使得所述另一层的侧表面是倾斜的。
16.一种用于形成芯片装置的方法，所述方法包括：
将多个堆叠设置在载体上，所述堆叠中的每个堆叠包括打薄的半导体芯片和作为另一层的牺牲层，其中所述另一层包括至少一个气体填充的空腔，并且其中所述堆叠中的每个堆叠以打薄的所述半导体芯片朝向所述载体的方式设置；
借助封装材料将所述多个堆叠彼此连接，以便形成所述芯片装置；
将所述另一层露出；和之后
形成再分布层，所述再分布层接触所述芯片装置的打薄的所述半导体芯片。
17.根据权利要求16所述的方法，
其中将所述至少一个气体填充的空腔在所述另一层中设置为使得所述另一层的背离打薄的所述半导体芯片的第一主表面是未结构化的。
18.根据权利要求16或17所述的方法，
其中所述至少一个气体填充的空腔是多个气体填充的空腔。
19.根据权利要求16或17所述的方法，
其中所述另一层包括结构化的金属化部。
20.根据权利要求19所述的方法，
其中将结构化的所述金属化部设置在所述另一层中或在所述另一层的朝向打薄的所述半导体芯片的第二主表面上。
21.根据权利要求16或17所述的方法，
其中所述另一层包括多孔材料。
22.根据权利要求16或17所述的方法，
其中所述另一层包括层压材料。
23.根据权利要求16或17所述的方法，
其中所述另一层包括在其上或在其中设置的天线。
24.根据权利要求16或17所述的方法，还包括：
在所述另一层的侧表面上形成金属层。
25.根据权利要求16或17所述的方法，还包括：
在设置所述再分布层之后，在露出的所述另一层上形成另一封装件。
26.根据权利要求16或17所述的方法，
其中所述芯片装置的厚度在820μm至900μm的范围中。
27.根据权利要求16或17所述的方法，还包括：
在设置所述多个堆叠之前形成所述多个堆叠包括：
将晶片大小的另一层固定在打薄的晶片上，所述晶片包括多个打薄的半导体芯片；和
将打薄的所述晶片连同在其上设置的晶片大小的层分割成多个堆叠。
28.根据权利要求27所述的方法，
其中将晶片大小的所述另一层固定在打薄的所述晶片上包括：将聚合物层设置在打薄的所述晶片上，和将晶片大小的所述另一层设置在所述聚合物层上。
29.根据权利要求28所述的方法，
其中所述聚合物在所述晶片与晶片大小的所述另一层之间形成胶粘剂。
30.根据权利要求27所述的方法，还包括：
在将晶片大小的所述另一层固定在所述晶片上之前，在晶片大小的所述另一层中形成多个渐缩的凹槽，
其中所述渐缩的凹槽朝向所述晶片，其中所述凹槽靠近所述晶片较宽，并且设置在多个打薄的半导体芯片中的彼此邻接的打薄的半导体芯片之间的边界区之上，使得在所述堆叠中的每个堆叠中，所述另一层的背离打薄的所述半导体芯片的第一主表面大于设置在打薄的所述半导体芯片上的所述另一层的第二主表面，使得所述另一层的侧表面是倾斜的。
31.一种用于形成芯片组件的方法，所述方法包括：
利用根据权利要求1至30中任一项所述的方法来形成芯片装置；
将所述芯片装置从所述载体移除；和
将所述芯片装置分割成多个芯片组件。
32.一种芯片组件，包括：
打薄的半导体芯片，所述半导体芯片形成所述芯片组件的第一主表面的一部分，并且具有在所述第一主表面上形成的再分布层；
在所述半导体芯片上的另一层；和
封装件，所述封装件形成所述芯片组件的侧表面、第一主表面的一部分和第二主表面的至少一部分，
其中所述另一层形成所述芯片组件的第二主表面的一部分，所述第一主表面与所述第二主表面相对设置，
其中所述另一层包括至少一个气体填充的空腔。
33.根据权利要求32所述的芯片组件，还包括：
天线，所述天线设置在所述另一层的背离打薄的所述半导体芯片的主表面上。
CN201910043900.7A 2018-01-17 2019-01-17 芯片装置及其形成的方法以及芯片组件及其形成的方法 Active CN110047763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018100958.5A DE102018100958B3 (de) 2018-01-17 2018-01-17 Verfahren zum bilden einer chipanordnung, chipanordnung, verfahren zum bilden eines chipbausteins und chipbaustein
DE102018100958.5 2018-01-17

Publications (2)

Publication Number Publication Date
CN110047763A CN110047763A (zh) 2019-07-23
CN110047763B true CN110047763B (zh) 2023-08-18

Family

ID=65441417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910043900.7A Active CN110047763B (zh) 2018-01-17 2019-01-17 芯片装置及其形成的方法以及芯片组件及其形成的方法

Country Status (3)

Country Link
US (1) US10930541B2 (zh)
CN (1) CN110047763B (zh)
DE (1) DE102018100958B3 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785646B (zh) * 2020-02-28 2022-11-11 浙江集迈科微电子有限公司 一种超薄焊接堆叠封装方式
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
US11605570B2 (en) 2020-09-10 2023-03-14 Rockwell Collins, Inc. Reconstituted wafer including integrated circuit die mechanically interlocked with mold material
CN115621134B (zh) * 2022-12-16 2023-03-28 山东虹芯电子科技有限公司 晶圆级堆叠多芯片的封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060642A (ja) * 1999-08-19 2001-03-06 Sony Corp 半導体チップの実装方法と半導体装置の製造方法および半導体装置
JP2002373908A (ja) * 2001-06-15 2002-12-26 Citizen Watch Co Ltd 電子デバイスのバンプ構造及びその製造方法
CN106082110A (zh) * 2015-04-27 2016-11-09 英飞凌科技股份有限公司 芯片封装体及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19806818C1 (de) 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
US6445052B1 (en) * 2001-01-05 2002-09-03 United Microelectronics Corp. Power lateral diffused MOS transistor
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
DE102006025671B4 (de) 2006-06-01 2011-12-15 Infineon Technologies Ag Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen
US8258633B2 (en) * 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
US8451618B2 (en) 2010-10-28 2013-05-28 Infineon Technologies Ag Integrated antennas in wafer level package
US9099454B2 (en) * 2013-08-12 2015-08-04 Infineon Technologies Ag Molded semiconductor package with backside die metallization
DE102014119620A1 (de) 2014-12-23 2016-06-23 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterkomponente und Halbleiterkomponente
US9663357B2 (en) * 2015-07-15 2017-05-30 Texas Instruments Incorporated Open cavity package using chip-embedding technology
US10186468B2 (en) * 2016-03-31 2019-01-22 Infineon Technologies Ag System and method for a transducer in an eWLB package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060642A (ja) * 1999-08-19 2001-03-06 Sony Corp 半導体チップの実装方法と半導体装置の製造方法および半導体装置
JP2002373908A (ja) * 2001-06-15 2002-12-26 Citizen Watch Co Ltd 電子デバイスのバンプ構造及びその製造方法
CN106082110A (zh) * 2015-04-27 2016-11-09 英飞凌科技股份有限公司 芯片封装体及其制造方法

Also Published As

Publication number Publication date
US10930541B2 (en) 2021-02-23
DE102018100958B3 (de) 2019-03-14
US20190221465A1 (en) 2019-07-18
CN110047763A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
CN110047763B (zh) 芯片装置及其形成的方法以及芯片组件及其形成的方法
US10790216B2 (en) Thermally enhanced semiconductor package and process for making the same
US9899281B2 (en) Integrated circuits protected by substrates with cavities, and methods of manufacture
US9666930B2 (en) Interface between a semiconductor die and a waveguide, where the interface is covered by a molding compound
KR20210124920A (ko) 무선 주파수 애플리케이션들을 위한 재구성된 기판
KR102275890B1 (ko) 보강 프레임을 가진 집적 회로 조립체 및 제조 방법
US8567051B2 (en) Process for the vertical interconnection of 3D electronic modules by vias
US8187920B2 (en) Integrated circuit micro-module
CN110491843B (zh) 具有天线的半导体封装及其制造方法
US8530753B2 (en) Fine wiring package and method of manufacturing the same
US9172143B2 (en) Electronic device module with integrated antenna structure, and related manufacturing method
CN102683311B (zh) 晶片封装体及其形成方法
US10020285B2 (en) Method of producing a semiconductor device and a semiconductor device
CN113380768B (zh) 芯片封装结构及其制造方法
US9799626B2 (en) Semiconductor packages and other circuit modules with porous and non-porous stabilizing layers
JP6341554B2 (ja) 半導体装置の製造方法
EP0661746A1 (en) Microwave integrated circuit and their fabrication
US7906833B2 (en) Semiconductor device and manufacturing method thereof
US10109592B2 (en) Semiconductor chip with electrically conducting layer
US9711462B2 (en) Package arrangement including external block comprising semiconductor material and electrically conductive plastic material
US7387958B2 (en) MMIC having back-side multi-layer signal routing
US20080029865A1 (en) Electronic Device and Method For Producing the Same
US20220285267A1 (en) Fan-out wafer level packaging of semiconductor devices
WO2022064678A1 (ja) 半導体装置およびその製造方法
CN117497430A (zh) 封装结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant