JP2002373908A - 電子デバイスのバンプ構造及びその製造方法 - Google Patents
電子デバイスのバンプ構造及びその製造方法Info
- Publication number
- JP2002373908A JP2002373908A JP2001180936A JP2001180936A JP2002373908A JP 2002373908 A JP2002373908 A JP 2002373908A JP 2001180936 A JP2001180936 A JP 2001180936A JP 2001180936 A JP2001180936 A JP 2001180936A JP 2002373908 A JP2002373908 A JP 2002373908A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electronic device
- semiconductor chip
- metal layer
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 半導体チップのアルミ（Ａｌ）パッドあるい
はＳｉの破壊を生じさせず、耐熱性の高い電子デバイス
のバンプ構造及びその製造方法を提供。 【解決手段】 電子デバイスにフリップチップ実装され
る半導体チップ１のボンディングパッドであるＡｌパッ
ド２上に下地金属層３が形成されている。下地金属層３
はチタン（Ｔｉ）又はチタン合金と、銅（Ｃｕ）又は金
（Ａｕ）又はパラジウム（Ｐｄ）との積層構造であり、
スパッタリングにより形成される。下地金属層３上には
電気メッキにより第１バンプとしてのＡｕを主成分とす
るメッキバンプ４が形成されている。メッキバンプ４上
には突起電極である第２バンプとしてのＡｕを主成分と
するスタッドバンプ５が形成されている。
はＳｉの破壊を生じさせず、耐熱性の高い電子デバイス
のバンプ構造及びその製造方法を提供。 【解決手段】 電子デバイスにフリップチップ実装され
る半導体チップ１のボンディングパッドであるＡｌパッ
ド２上に下地金属層３が形成されている。下地金属層３
はチタン（Ｔｉ）又はチタン合金と、銅（Ｃｕ）又は金
（Ａｕ）又はパラジウム（Ｐｄ）との積層構造であり、
スパッタリングにより形成される。下地金属層３上には
電気メッキにより第１バンプとしてのＡｕを主成分とす
るメッキバンプ４が形成されている。メッキバンプ４上
には突起電極である第２バンプとしてのＡｕを主成分と
するスタッドバンプ５が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、電子デバイスのバ
ンプ構造及びその製造方法に関する。
ンプ構造及びその製造方法に関する。
【０００２】
【従来の技術】従来、携帯型通信機器などの電子機器の
極めて限られたスペースに収納される電子デバイスに
は、小型化薄型化の強い要求があり、回路基板に密集し
て表面実装できるように様々な改良が続けられている。
このような電子デバイスのうち、例えば、水晶発振器に
関しては、図３に示すような構造のものがある。
極めて限られたスペースに収納される電子デバイスに
は、小型化薄型化の強い要求があり、回路基板に密集し
て表面実装できるように様々な改良が続けられている。
このような電子デバイスのうち、例えば、水晶発振器に
関しては、図３に示すような構造のものがある。
【０００３】まず、この水晶発振器の構成について説明
する。図３において、７１はこの発振器のセラミックパ
ッケージであり、中央基板７１ａを挟んで上下に穴あき
基板を積層焼成して形成されている。セラミックパッケ
ージ７１には中央基板７１ａを隔壁としてその両側に電
子エレメントの収納スペースであるキャビティが設けら
れており、裏面側には複数の端子電極が形成されてい
る。８１は一方のキャビティにフリップチップ実装され
た半導体チップであり、６１は半導体チップ８１を封止
している封止樹脂である。９３は他方のキャビティに搭
載された水晶振動体であり、９４は水晶振動体９３を気
密封止している金属キャップである。
する。図３において、７１はこの発振器のセラミックパ
ッケージであり、中央基板７１ａを挟んで上下に穴あき
基板を積層焼成して形成されている。セラミックパッケ
ージ７１には中央基板７１ａを隔壁としてその両側に電
子エレメントの収納スペースであるキャビティが設けら
れており、裏面側には複数の端子電極が形成されてい
る。８１は一方のキャビティにフリップチップ実装され
た半導体チップであり、６１は半導体チップ８１を封止
している封止樹脂である。９３は他方のキャビティに搭
載された水晶振動体であり、９４は水晶振動体９３を気
密封止している金属キャップである。
【０００４】このような構成の電子デバイスである水晶
発振器は、半導体チップ８１と水晶振動体９３とが中央
基板７１ａによって隔離されているので、高温の環境に
置かれても、封止樹脂６１などの半導体チップ８１の実
装材料から染み出てくるガスによって、水晶振動体９３
が汚染されることが無いという利点があるが、セラミッ
クの基板を積層して表裏に二つのキャビティを形成した
構造なので、全体の厚みが厚くなるのが難点である。
発振器は、半導体チップ８１と水晶振動体９３とが中央
基板７１ａによって隔離されているので、高温の環境に
置かれても、封止樹脂６１などの半導体チップ８１の実
装材料から染み出てくるガスによって、水晶振動体９３
が汚染されることが無いという利点があるが、セラミッ
クの基板を積層して表裏に二つのキャビティを形成した
構造なので、全体の厚みが厚くなるのが難点である。
【０００５】そこで、図４に示すような一つのキャビテ
ィを持つパッケージを用いた水晶発振器が考えられた。
図４において、９１はこの発振器のセラミックパッケー
ジであり、キャビティが一部屋になっている。その構成
は図３のものと同じなので、同じ構成要素には同じ名称
と符号とを用いて詳細な説明を省略する。この場合に封
止樹脂は存在しない。
ィを持つパッケージを用いた水晶発振器が考えられた。
図４において、９１はこの発振器のセラミックパッケー
ジであり、キャビティが一部屋になっている。その構成
は図３のものと同じなので、同じ構成要素には同じ名称
と符号とを用いて詳細な説明を省略する。この場合に封
止樹脂は存在しない。
【０００６】次に、従来のこのような水晶発振器の半導
体チップ８１のバンプ構造について説明する。図５はバ
ンプの断面図である。図５において、８２はボンディン
グパッドであるアルミ（Ａｌ）パッドである。８３はＡ
ｌパッド８２上に形成された突起電極である金（Ａｕ）
のスタッドバンプである。図３において、半導体チップ
８１を樹脂封止するに際しては、予め図示しないアンダ
ーフィルを半導体チップ８１と被実装基板との隙間に充
填し、その後、封止樹脂６１で封止するが、隙間にボイ
ドを発生させずに充填するのには、半導体チップ８１と
被実装基板との隙間は大きいほど都合良く、通常は例え
ば２０μｍ乃至４０μｍを確保している。バンプ高さは
この隙間を確保するのに十分な高さが必要であり、隙間
を広くするために場合によっては突起電極を２段積層し
た構成にすることもあった。
体チップ８１のバンプ構造について説明する。図５はバ
ンプの断面図である。図５において、８２はボンディン
グパッドであるアルミ（Ａｌ）パッドである。８３はＡ
ｌパッド８２上に形成された突起電極である金（Ａｕ）
のスタッドバンプである。図３において、半導体チップ
８１を樹脂封止するに際しては、予め図示しないアンダ
ーフィルを半導体チップ８１と被実装基板との隙間に充
填し、その後、封止樹脂６１で封止するが、隙間にボイ
ドを発生させずに充填するのには、半導体チップ８１と
被実装基板との隙間は大きいほど都合良く、通常は例え
ば２０μｍ乃至４０μｍを確保している。バンプ高さは
この隙間を確保するのに十分な高さが必要であり、隙間
を広くするために場合によっては突起電極を２段積層し
た構成にすることもあった。
【０００７】このようなスタッドバンプ８３の形成方法
は、例えば５０℃乃至３００℃に加熱したウエハー上の
半導体チップ８１のＡｌパッド８２に対して、ワイヤボ
ンダを用いて先端にボール形成したＡｕワイヤを打ち、
そしてワイヤを引きちぎることによって行う。このと
き、キャピラリには超音波振動を与えながら行う。この
ように振動と熱を加えることによりバンプの接合速度が
促進される。しかし、１枚のウエハーには多数（例えば
３０００〜２００００個）の半導体チップが含まれてい
るので、ウエハー内で初期にバンプ形成された半導体チ
ップ８１はウエハー内の最後の半導体チップ８１のバン
プ形成が完了するまでに長時間（例えば１乃至７時間）
加熱されることになる。
は、例えば５０℃乃至３００℃に加熱したウエハー上の
半導体チップ８１のＡｌパッド８２に対して、ワイヤボ
ンダを用いて先端にボール形成したＡｕワイヤを打ち、
そしてワイヤを引きちぎることによって行う。このと
き、キャピラリには超音波振動を与えながら行う。この
ように振動と熱を加えることによりバンプの接合速度が
促進される。しかし、１枚のウエハーには多数（例えば
３０００〜２００００個）の半導体チップが含まれてい
るので、ウエハー内で初期にバンプ形成された半導体チ
ップ８１はウエハー内の最後の半導体チップ８１のバン
プ形成が完了するまでに長時間（例えば１乃至７時間）
加熱されることになる。
【０００８】次に、半導体チップ８１が被実装基板であ
るセラミックパッケージへ実装された状態を図面により
説明する。図６はボンディングパッド部の要部拡大断面
図である。図６において、９１は被実装基板であるセラ
ミックパッケージであり、９２は表面がＡｕのメタル配
線である。バンプ形成された半導体チップ８１のバンプ
と、５０℃〜３００℃に加熱したセラミックパッケージ
９１のメタル配線９２との位置合わせをして相互に加圧
する。このとき、半導体チップ８１には超音波振動を加
えながら数１００μｓｅｃ加圧することで、フリップチ
ップボンディングが成される。
るセラミックパッケージへ実装された状態を図面により
説明する。図６はボンディングパッド部の要部拡大断面
図である。図６において、９１は被実装基板であるセラ
ミックパッケージであり、９２は表面がＡｕのメタル配
線である。バンプ形成された半導体チップ８１のバンプ
と、５０℃〜３００℃に加熱したセラミックパッケージ
９１のメタル配線９２との位置合わせをして相互に加圧
する。このとき、半導体チップ８１には超音波振動を加
えながら数１００μｓｅｃ加圧することで、フリップチ
ップボンディングが成される。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
水晶発振器のような電子デバイスのバンプ構造では、ス
タッドバンプ形成に当たり、ウエハー上で長時間加熱さ
れることにより、ＡｌへのＡｕの拡散が進行して、Ａｌ
内にいわゆるパープルプレイグ等の金属間化合物が形成
され、ボンディングパッド部の破壊が発生しがちであっ
た。また、超音波振動によっても半導体チップのＡｌパ
ッドあるいはその下のシリコーン（Ｓｉ）が破壊される
問題があった。これらの問題は２段積層構成の突起電極
の場合には、フリップチップボンディングを含め３回の
超音波印加の機会があり、Ｓｉにマイクロクラックが発
生するなどしてなお悪化する傾向があった。更に、例え
ば高性能水晶発振器のような半導体チップ実装後の電子
デバイスの脱ガス工程において、高温で長時間加熱され
ることによってもＡｌとＡｕとの相互拡散が進行してバ
ンプの接合強度が低下する問題があった。
水晶発振器のような電子デバイスのバンプ構造では、ス
タッドバンプ形成に当たり、ウエハー上で長時間加熱さ
れることにより、ＡｌへのＡｕの拡散が進行して、Ａｌ
内にいわゆるパープルプレイグ等の金属間化合物が形成
され、ボンディングパッド部の破壊が発生しがちであっ
た。また、超音波振動によっても半導体チップのＡｌパ
ッドあるいはその下のシリコーン（Ｓｉ）が破壊される
問題があった。これらの問題は２段積層構成の突起電極
の場合には、フリップチップボンディングを含め３回の
超音波印加の機会があり、Ｓｉにマイクロクラックが発
生するなどしてなお悪化する傾向があった。更に、例え
ば高性能水晶発振器のような半導体チップ実装後の電子
デバイスの脱ガス工程において、高温で長時間加熱され
ることによってもＡｌとＡｕとの相互拡散が進行してバ
ンプの接合強度が低下する問題があった。
【００１０】本発明は、このような従来の問題を解決す
るためになされたものであり、その目的は、半導体チッ
プのＡｌパッドやＳｉの破壊を生じさせず、耐熱性の高
い電子デバイスのバンプ構造及びその製造方法を提供す
ることである。
るためになされたものであり、その目的は、半導体チッ
プのＡｌパッドやＳｉの破壊を生じさせず、耐熱性の高
い電子デバイスのバンプ構造及びその製造方法を提供す
ることである。
【００１１】
【課題を解決するための手段】前述した目的を達成する
ための本発明の手段は、ボンディングパッドに形成した
バンプを介して半導体チップを被実装基板の端子電極に
フリップチップ実装した電子デバイスにおいて、前記バ
ンプは、前記ボンディングパッド上にメッキによって形
成した第１バンプと、該第１バンプの上面に接合した突
起電極である第２バンプとから構成したことを特徴とす
る。
ための本発明の手段は、ボンディングパッドに形成した
バンプを介して半導体チップを被実装基板の端子電極に
フリップチップ実装した電子デバイスにおいて、前記バ
ンプは、前記ボンディングパッド上にメッキによって形
成した第１バンプと、該第１バンプの上面に接合した突
起電極である第２バンプとから構成したことを特徴とす
る。
【００１２】また、前記ボンディングパッドは、その表
面に下地金属層が設けられ、前記第１バンプは前記下地
金属層上に形成されていることを特徴とする。
面に下地金属層が設けられ、前記第１バンプは前記下地
金属層上に形成されていることを特徴とする。
【００１３】また、前記下地金属層は、チタン（Ｔｉ）
又はチタン合金と、銅（Ｃｕ）又は金（Ａｕ）又はパラ
ジウム（Ｐｄ）との積層構造であることを特徴とする。
又はチタン合金と、銅（Ｃｕ）又は金（Ａｕ）又はパラ
ジウム（Ｐｄ）との積層構造であることを特徴とする。
【００１４】また、前記第１バンプが金（Ａｕ）を主成
分とするメッキバンプであり、前記第２バンプが金（Ａ
ｕ）を主成分とする突起電極であることを特徴とする。
分とするメッキバンプであり、前記第２バンプが金（Ａ
ｕ）を主成分とする突起電極であることを特徴とする。
【００１５】また、前記突起電極はスタッドバンプであ
ることを特徴とする。
ることを特徴とする。
【００１６】また、前記第１バンプの厚さは２μｍ〜２
０μｍであることを特徴とする。
０μｍであることを特徴とする。
【００１７】また、前記電子デバイスはキャビティを有
するセラミックパッケージの前記キャビティ内に水晶振
動体と半導体チップとを搭載した水晶発振器であること
を特徴とする。
するセラミックパッケージの前記キャビティ内に水晶振
動体と半導体チップとを搭載した水晶発振器であること
を特徴とする。
【００１８】また、前述した目的を達成するための本発
明の他の手段は、半導体チップのボンディングパッドに
フリップチップ実装用のバンプを形成する方法におい
て、前記半導体チップの前記ボンディングパッドにメッ
キバンプを形成する工程と、前記メッキバンプ上に突起
電極を形成する工程とからなることを特徴とする。
明の他の手段は、半導体チップのボンディングパッドに
フリップチップ実装用のバンプを形成する方法におい
て、前記半導体チップの前記ボンディングパッドにメッ
キバンプを形成する工程と、前記メッキバンプ上に突起
電極を形成する工程とからなることを特徴とする。
【００１９】また、前記メッキバンプを形成する工程の
前に、スパッタリングによって前記ボンディングパッド
表面に下地金属層を形成することを特徴とする。
前に、スパッタリングによって前記ボンディングパッド
表面に下地金属層を形成することを特徴とする。
【００２０】また、前記電子デバイスはキャビティを有
するセラミックパッケージの前記キャビティ内に水晶振
動体と半導体チップとを搭載した水晶発振器であること
を特徴とする。
するセラミックパッケージの前記キャビティ内に水晶振
動体と半導体チップとを搭載した水晶発振器であること
を特徴とする。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態である
電子デバイスのバンプ構造について図面に基づいて詳細
に説明する。図１は本発明の実施の形態である半導体チ
ップのボンディングパッド部の要部拡大断面図、図２は
図１の半導体チップが被実装基板に実装された状態を示
すボンディング部の要部拡大断面図である。
電子デバイスのバンプ構造について図面に基づいて詳細
に説明する。図１は本発明の実施の形態である半導体チ
ップのボンディングパッド部の要部拡大断面図、図２は
図１の半導体チップが被実装基板に実装された状態を示
すボンディング部の要部拡大断面図である。
【００２２】まず、この電子デバイスのバンプ構造の構
成について説明する。図１、図２において、１は半導体
チップであり、２は半導体チップ１のボンディングパッ
ドであるＡｌパッド、３はＡｌパッド２上に形成された
下地金属層である。下地金属層３はチタン（Ｔｉ）又は
チタン−タングステン（Ｔｉ−Ｗ）等のチタン合金のい
ずれかと、銅（Ｃｕ）又は金（Ａｕ）又はパラジウム
（Ｐｄ）のうちのいずれか一つとを順に積層したＡｕ−
Ａｌの相互拡散を防ぐ金属層であり、その厚みは例えば
６０００Åである。４は下地金属層３上に電氣メッキに
よって形成された例えば約１５μｍの厚さの第１バンプ
としてのＡｕを主成分とするメッキバンプであり、５は
メッキバンプ４上に接合して形成された突起電極である
第２バンプとしてのＡｕを主成分とするスタッドバンプ
である。
成について説明する。図１、図２において、１は半導体
チップであり、２は半導体チップ１のボンディングパッ
ドであるＡｌパッド、３はＡｌパッド２上に形成された
下地金属層である。下地金属層３はチタン（Ｔｉ）又は
チタン−タングステン（Ｔｉ−Ｗ）等のチタン合金のい
ずれかと、銅（Ｃｕ）又は金（Ａｕ）又はパラジウム
（Ｐｄ）のうちのいずれか一つとを順に積層したＡｕ−
Ａｌの相互拡散を防ぐ金属層であり、その厚みは例えば
６０００Åである。４は下地金属層３上に電氣メッキに
よって形成された例えば約１５μｍの厚さの第１バンプ
としてのＡｕを主成分とするメッキバンプであり、５は
メッキバンプ４上に接合して形成された突起電極である
第２バンプとしてのＡｕを主成分とするスタッドバンプ
である。
【００２３】ここで、メッキバンプ４の厚さについて説
明する。メッキ厚を変化させて作成した半導体サンプル
（ｎ＝１０）について、被実装基板であるセラミックパ
ッケージへ実装後のアルミパッドの破壊状態及びバンプ
接合部のシェア強度の確認を行った。この実験による
と、表１に示すように、メッキ厚さが２μｍ未満である
とバンプ接合部のシェア強度は十分であるが、後述する
緩衝効果を発揮できず、ＡｌパッドあるいはＳｉの破壊
を生じる。一方、メッキ厚さが１５μｍを超過するとシ
ェア強度（平均値）が７８０ｇｆより低下し始め、２０
μｍを超過すると超音波エネルギーがバンプ接合部へ効
果的に伝わらず、急激にシェア強度が低下して不足す
る。この場合に接合強度を補おうとして加圧を強める
と、ＡｌパッドあるいはＳｉの破壊を招いてしまう。以
上の実験結果からメッキバンプ４の厚さは２μｍ〜２０
μｍの範囲であることが望ましい。
明する。メッキ厚を変化させて作成した半導体サンプル
（ｎ＝１０）について、被実装基板であるセラミックパ
ッケージへ実装後のアルミパッドの破壊状態及びバンプ
接合部のシェア強度の確認を行った。この実験による
と、表１に示すように、メッキ厚さが２μｍ未満である
とバンプ接合部のシェア強度は十分であるが、後述する
緩衝効果を発揮できず、ＡｌパッドあるいはＳｉの破壊
を生じる。一方、メッキ厚さが１５μｍを超過するとシ
ェア強度（平均値）が７８０ｇｆより低下し始め、２０
μｍを超過すると超音波エネルギーがバンプ接合部へ効
果的に伝わらず、急激にシェア強度が低下して不足す
る。この場合に接合強度を補おうとして加圧を強める
と、ＡｌパッドあるいはＳｉの破壊を招いてしまう。以
上の実験結果からメッキバンプ４の厚さは２μｍ〜２０
μｍの範囲であることが望ましい。
【００２４】
【表１】
【００２５】次に、この半導体チップ１のバンプの製造
方法について説明する。まず、前処理として、半導体チ
ップ１のＡｌパッド２上にスパッタリングにより下地金
属層３を形成する。次に、下地金属層３上に電気メッキ
によって第１バンプであるメッキバンプ４を形成する。
次に、メッキバンプ４上に突起電極であるスタッドバン
プ５を形成するが、従来と同様に超音波振動と熱を加え
ながらワイヤボンダを用いて、Ａｕワイヤのボンディン
グ−引きちぎりにより形成する。
方法について説明する。まず、前処理として、半導体チ
ップ１のＡｌパッド２上にスパッタリングにより下地金
属層３を形成する。次に、下地金属層３上に電気メッキ
によって第１バンプであるメッキバンプ４を形成する。
次に、メッキバンプ４上に突起電極であるスタッドバン
プ５を形成するが、従来と同様に超音波振動と熱を加え
ながらワイヤボンダを用いて、Ａｕワイヤのボンディン
グ−引きちぎりにより形成する。
【００２６】次に、この半導体チップ１の被実装基板へ
の実装方法について説明する。図２において、１１は被
実装基板であるキャビティ部を有するセラミックパッケ
ージである。１２はセラミックパッケージ１１の端子電
極としてのメタル配線である。実装に当たっては、例え
ば５０℃〜３００℃で加熱したセラミックパッケージ１
２に対して約６０ｋＨｚの超音波振動を数１００μｓｅ
ｃ間印加しながら半導体チップ１を加圧することによっ
て、フリップチップボンディングが成される。
の実装方法について説明する。図２において、１１は被
実装基板であるキャビティ部を有するセラミックパッケ
ージである。１２はセラミックパッケージ１１の端子電
極としてのメタル配線である。実装に当たっては、例え
ば５０℃〜３００℃で加熱したセラミックパッケージ１
２に対して約６０ｋＨｚの超音波振動を数１００μｓｅ
ｃ間印加しながら半導体チップ１を加圧することによっ
て、フリップチップボンディングが成される。
【００２７】次に、本発明の実施の形態の効果について
説明する。まず、バンプ形成の工程において、第１バン
プであるメッキバンプ４が衝撃吸収部材として必要な厚
さを有しているのでその緩衝効果により、第２バンプで
あるスタッドバンプ５形成時に、Ａｌパッド２へ与える
超音波印加の影響が少なくなった。また、メッキバンプ
４の高さを適宜に選択することで必要なバンプ総厚を容
易に確保できるため、２段積層構成の突起電極の必要が
ない。次に、被実装基板への実装工程においても、メッ
キバンプ４の緩衝効果によりＡｌパッド２へ与える超音
波印加の影響が少なくなった。
説明する。まず、バンプ形成の工程において、第１バン
プであるメッキバンプ４が衝撃吸収部材として必要な厚
さを有しているのでその緩衝効果により、第２バンプで
あるスタッドバンプ５形成時に、Ａｌパッド２へ与える
超音波印加の影響が少なくなった。また、メッキバンプ
４の高さを適宜に選択することで必要なバンプ総厚を容
易に確保できるため、２段積層構成の突起電極の必要が
ない。次に、被実装基板への実装工程においても、メッ
キバンプ４の緩衝効果によりＡｌパッド２へ与える超音
波印加の影響が少なくなった。
【００２８】そして、電子デバイスが水晶発振器の場合
に、フリップチップ実装後、封止前の高温（例えば１５
０℃〜４００℃）による水晶振動体及びパッケージの脱
ガス工程においても、下地金属層３のバリヤー効果によ
りＡｕとＡｌ間の相互拡散が抑制され、バンプの接合強
度を低下させるような金属間化合物が形成されない。従
って、高性能高信頼性の水晶発振器を提供できる。な
お、この場合、水晶発振器のパッケージはキャビティが
一つのものにも、また、二つのものにも同様に適用でき
る。更に、キャビティが二つのパッケージにおいて、樹
脂封止の際にＳｉのマイクロクラックを生じることな
く、半導体チップとパッケージとの間にアンダーフィル
を充填しやすい十分な隙間を確保することができる。
に、フリップチップ実装後、封止前の高温（例えば１５
０℃〜４００℃）による水晶振動体及びパッケージの脱
ガス工程においても、下地金属層３のバリヤー効果によ
りＡｕとＡｌ間の相互拡散が抑制され、バンプの接合強
度を低下させるような金属間化合物が形成されない。従
って、高性能高信頼性の水晶発振器を提供できる。な
お、この場合、水晶発振器のパッケージはキャビティが
一つのものにも、また、二つのものにも同様に適用でき
る。更に、キャビティが二つのパッケージにおいて、樹
脂封止の際にＳｉのマイクロクラックを生じることな
く、半導体チップとパッケージとの間にアンダーフィル
を充填しやすい十分な隙間を確保することができる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
ボンディングパッド部に形成したバンプを介して半導体
チップを被実装基板の端子電極にフリップチップ実装し
た電子デバイスにおいて、前記バンプは、前記ボンディ
ングパッド上にメッキによって形成した第１バンプと、
該第１バンプの上面に接合した突起電極である第２バン
プとから構成したので、第１バンプの緩衝効果によりボ
ンディングパッドの破壊を招くことなく、信頼性の高い
接合が得られた。
ボンディングパッド部に形成したバンプを介して半導体
チップを被実装基板の端子電極にフリップチップ実装し
た電子デバイスにおいて、前記バンプは、前記ボンディ
ングパッド上にメッキによって形成した第１バンプと、
該第１バンプの上面に接合した突起電極である第２バン
プとから構成したので、第１バンプの緩衝効果によりボ
ンディングパッドの破壊を招くことなく、信頼性の高い
接合が得られた。
【００３０】また、ボンディングパッド上に下地金属層
を形成し、更にその上にメッキバンプを形成したので、
Ａｕ−Ａｌの相互拡散の進行がくい止められ、高温にさ
らされてもバンプ接合強度が劣化しなくなった。
を形成し、更にその上にメッキバンプを形成したので、
Ａｕ−Ａｌの相互拡散の進行がくい止められ、高温にさ
らされてもバンプ接合強度が劣化しなくなった。
【図１】本発明の実施の形態である半導体チップボンデ
ィングパッド部の要部拡大断面図である。
ィングパッド部の要部拡大断面図である。
【図２】図１の半導体チップが被実装基板にフリップチ
ップ実装された状態を示すボンディング部の要部拡大断
面図である。
ップ実装された状態を示すボンディング部の要部拡大断
面図である。
【図３】発振器の構成を示す中央縦断面図である。
【図４】他の発振器の構成を示す中央縦断面図である。
【図５】従来のバンプ構造を示す要部拡大断面図であ
る。
る。
【図６】従来のフリップチップ実装されたボンディング
部の要部拡大断面図である。
部の要部拡大断面図である。
１ 半導体チップ ２ アルミパッド ３ 下地金属層 ４ メッキバンプ（第１バンプ） ５ スタッドバンプ（第２バンプ） １１ セラミックパッケージ（被実装基板） １２ メタル配線（端子電極）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０４Ｊ (72)発明者 大谷 周徳 東京都西東京市田無町六丁目１番12号 シ チズン時計株式会社内 (72)発明者 坂井 長英 東京都西東京市田無町六丁目１番12号 シ チズン時計株式会社内 Ｆターム(参考） 4E351 AA07 BB01 BB33 BB35 CC07 CC19 DD04 DD06 DD11 DD20 GG02 GG04
Claims (10)
- 【請求項１】 ボンディングパッドに形成したバンプを
介して半導体チップを被実装基板の端子電極にフリップ
チップ実装した電子デバイスにおいて、前記バンプは、
前記ボンディングパッド上にメッキによって形成した第
１バンプと、該第１バンプの上面に接合した突起電極で
ある第２バンプとから構成したことを特徴とする電子デ
バイスのバンプ構造。 - 【請求項２】 前記ボンディングパッドは、その表面に
下地金属層が設けられ、前記第１バンプは前記下地金属
層上に形成されていることを特徴とする請求項１記載の
電子デバイスのバンプ構造。 - 【請求項３】 前記下地金属層は、チタン（Ｔｉ）又は
チタン合金と、銅（Ｃｕ）又は金（Ａｕ）又はパラジウ
ム（Ｐｄ）との積層構造であることを特徴とする請求項
２記載の電子デバイスのバンプ構造。 - 【請求項４】 前記第１バンプが金（Ａｕ）を主成分と
するメッキバンプであり、前記第２バンプが金（Ａｕ）
を主成分とする突起電極であることを特徴とする請求項
１又は２に記載の電子デバイスのバンプ構造。 - 【請求項５】 前記突起電極はスタッドバンプであるこ
とを特徴とする請求項１又は４に記載の電子デバイスの
バンプ構造。 - 【請求項６】 前記第１バンプの厚さは２μｍ〜２０μ
ｍであることを特徴とする請求項１又は２又は４のいず
れか一つに記載の電子デバイスのバンプ構造。 - 【請求項７】 前記電子デバイスはキャビティを有する
セラミックパッケージの前記キャビティ内に水晶振動体
と半導体チップとを搭載した水晶発振器であることを特
徴とする請求項１〜６のいずれか一つに記載の電子デバ
イスのバンプ構造。 - 【請求項８】 半導体チップのボンディングパッド部に
フリップチップ実装用のバンプを形成する方法におい
て、前記半導体チップの前記ボンディングパッドにメッ
キバンプを形成する工程と、前記メッキバンプ上に突起
電極を形成する工程とからなることを特徴とする電子デ
バイスのバンプ製造方法。 - 【請求項９】 前記メッキバンプを形成する工程の前
に、スパッタリングによって前記ボンディングパッドの
表面に下地金属層を形成することを特徴とする請求項８
記載の電子デバイスのバンプ製造方法。 - 【請求項１０】 前記電子デバイスはキャビティを有す
るセラミックパッケージの前記キャビティ内に水晶振動
体と半導体チップとを搭載した水晶発振器であることを
特徴とする請求項８又は９記載の電子デバイスのバンプ
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180936A JP2002373908A (ja) | 2001-06-15 | 2001-06-15 | 電子デバイスのバンプ構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001180936A JP2002373908A (ja) | 2001-06-15 | 2001-06-15 | 電子デバイスのバンプ構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002373908A true JP2002373908A (ja) | 2002-12-26 |
Family
ID=19021279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001180936A Pending JP2002373908A (ja) | 2001-06-15 | 2001-06-15 | 電子デバイスのバンプ構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002373908A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110047763A (zh) * | 2018-01-17 | 2019-07-23 | 英飞凌科技股份有限公司 | 芯片装置及其形成的方法以及芯片组件及其形成的方法 |
| US11575095B2 (en) | 2018-03-19 | 2023-02-07 | Ricoh Company, Ltd. | Photoelectric conversion device, process cartridge, and image forming apparatus |
-
2001
- 2001-06-15 JP JP2001180936A patent/JP2002373908A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110047763A (zh) * | 2018-01-17 | 2019-07-23 | 英飞凌科技股份有限公司 | 芯片装置及其形成的方法以及芯片组件及其形成的方法 |
| CN110047763B (zh) * | 2018-01-17 | 2023-08-18 | 英飞凌科技股份有限公司 | 芯片装置及其形成的方法以及芯片组件及其形成的方法 |
| US11575095B2 (en) | 2018-03-19 | 2023-02-07 | Ricoh Company, Ltd. | Photoelectric conversion device, process cartridge, and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851925B2 (en) | Wafer level packaged MEMS integrated circuit | |
| JP4123027B2 (ja) | 半導体装置の製造方法 | |
| JP4817892B2 (ja) | 半導体装置 | |
| US6583502B2 (en) | Apparatus for package reduction in stacked chip and board assemblies | |
| TWI298913B (ja) | ||
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| JP3684978B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
| JP3975194B2 (ja) | パッケージの製造方法 | |
| TW200425446A (en) | Lead frame structure with aperture or groove for flip chip in a leaded molded package | |
| JP2004296897A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
| JP4492233B2 (ja) | 半導体チップの実装構造および半導体チップの実装方法 | |
| JPH11288977A (ja) | 複数チップ混載型半導体装置 | |
| JP2002373908A (ja) | 電子デバイスのバンプ構造及びその製造方法 | |
| JP3931749B2 (ja) | 突起電極を有する半導体装置の製造方法 | |
| TWI224376B (en) | Flip-chip bonding process | |
| JP2000124350A (ja) | 半導体装置及びその製造方法 | |
| JP2002334943A (ja) | 電子部品 | |
| JP2018056303A (ja) | バンプ端子及びこれを内蔵した圧電デバイス並びにそれらの製造方法 | |
| JPH09148878A (ja) | 弾性表面波デバイス | |
| JPS5961054A (ja) | 半導体装置 | |
| JPH09252020A (ja) | 半導体装置およびその製造方法 | |
| JPS6118157A (ja) | 半導体装置 | |
| JP2005005598A (ja) | 半導体装置 | |
| JP2004047938A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS632343A (ja) | 半導体装置 |