CN117497430A - 封装结构及其形成方法 - Google Patents

封装结构及其形成方法 Download PDF

Info

Publication number
CN117497430A
CN117497430A CN202311845004.5A CN202311845004A CN117497430A CN 117497430 A CN117497430 A CN 117497430A CN 202311845004 A CN202311845004 A CN 202311845004A CN 117497430 A CN117497430 A CN 117497430A
Authority
CN
China
Prior art keywords
core particle
substrate
back surface
core
compensation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311845004.5A
Other languages
English (en)
Inventor
陈海杰
刘涛
赵强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN202311845004.5A priority Critical patent/CN117497430A/zh
Publication of CN117497430A publication Critical patent/CN117497430A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种封装结构及其形成方法，该形成方法先在厚度较薄的第一芯粒的背面设置初始补偿层，对第一芯粒进行厚度补偿，使得所形成的芯粒单元的背面至基板表面的距离与第二芯粒的第二背面至基板表面的距离之差在设定范围内，在塑封步骤之后的减薄步骤中，第一芯粒所在的芯粒单元与第二芯粒基本在同一高度处被同时减薄，两者同时受到磨削装置的横切力，克服了在减薄初始阶段高度较高的芯粒先承受横切力的问题，提高了封装结构的可靠性；且在执行塑封、减薄等工艺过程中无需额外对第一芯粒或第二芯粒设置不同的工艺参数，使得工艺过程中工艺参数的设定简单便捷，降低了工艺复杂度，有利于封装结构的推广应用。

Description

封装结构及其形成方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种封装结构及其形成方法。
背景技术
随着科技的迅速发展，芯片技术一直是推动半导体行业发展的关键。芯粒（Chiplet）是一种新兴的芯片设计和制造方法，它将原本整合在单个芯片上的功能模块分解成多个独立的芯片单元。每个芯片单元称为一个芯粒，它可以独立设计、制造和测试，多个芯粒可以组合成一个完整的系统(System on Chip，简称SoC)。该种技术提高了封装结构的性能，降低了功耗，并增加了设计灵活性。
由于不同的芯粒可能来自不同晶圆厂或者不同制程或者不同衬底材料，或者不同的芯粒可能会被预先减薄以满足切割要求，使得在将不同的芯粒集成在同一封装结构中时，芯粒的高度存在差别，若两个芯粒的高度不一致，则在对封装结构进行研磨的过程中，高度较高的芯粒预先被磨到，该芯粒会首先承受磨轮旋转的横切力，而高度较低的芯粒未被磨到，此时其并不承受磨轮旋转的横切力，导致高度不同的两个芯粒在研磨初始时受到的应力不同，容易造成其中一个芯粒，甚至该两个芯粒均有开裂等异常，增加了封装工艺的复杂度以及降低了封装结构的可靠性。
发明内容
鉴于此，本发明的目的在于，提供一种封装结构及形成方法，其能够降低封装工艺的复杂度以及提高封装结构的可靠性。
为了实现上述目的，本发明实施例提供一种封装结构的形成方法，其包括：提供一基板，至少一芯粒单元以及至少一第二芯粒倒装设置在所述基板上，所述芯粒单元包括第一芯粒以及初始补偿层，所述第一芯粒倒装设置在所述基板上，所述第一芯粒具有背离所述基板的第一背面，所述初始补偿层设置在所述第一背面上，所述第二芯粒具有背离所述基板的第二背面，其中，所述第一背面至所述基板的表面的距离小于所述第二背面至所述基板的表面的距离，且所述第二背面至所述基板的表面的距离与所述初始补偿层的表面至所述基板的表面的距离之差在设定范围内；采用塑封料进行塑封，所述塑封料的表面与所述第二芯粒的所述第二背面以及所述芯粒单元的所述初始补偿层表面其中之一平齐，或者所述塑封料覆盖所述第二芯粒的所述第二背面以及所述芯粒单元的所述初始补偿层的表面；执行减薄步骤，所述塑封料、所述初始补偿层以及所述第二芯粒被减薄，剩余的所述塑封料作为塑封体，剩余的所述初始补偿层作为目标补偿层。
在一实施例中，至少一芯粒单元以及至少一第二芯粒倒装设置在所述基板上的方法包括：提供补偿晶圆以及包含所述第一芯粒的目标晶圆；将所述补偿晶圆贴合在所述目标晶圆的背面；切割所述补偿晶圆与所述目标晶圆，形成多个独立的所述芯粒单元，所述补偿晶圆用于形成所述初始补偿层，所述目标晶圆用于形成所述第一芯粒；提供第二芯粒，并将所述芯粒单元以及所述第二芯粒倒装设置在所述基板上。
在一实施例中，将所述补偿晶圆贴合在所述目标晶圆的背面的步骤包括：在所述补偿晶圆的一表面形成粘结材料层；将所述补偿晶圆具有所述粘结材料层的一面贴合在所述目标晶圆的背面。
在一实施例中，至少一芯粒单元以及至少一第二芯粒倒装设置在所述基板上的方法包括：提供补偿晶圆以及包含所述第一芯粒的目标晶圆；切割所述补偿晶圆，形成多个独立的所述初始补偿层，以及切割所述目标晶圆，形成多个独立的所述第一芯粒；提供所述第二芯粒，并将所述第一芯粒以及所述第二芯粒倒装设置在所述基板上；将所述初始补偿层贴合在所述第一芯粒的所述第一背面，以形成所述芯粒单元。
在一实施例中，在提供补偿晶圆的步骤中，所述补偿晶圆的一表面具有粘结材料层；切割所述补偿晶圆的步骤中，所述粘结材料层被切割，以在所述初始补偿层的一表面形成粘结层；将所述初始补偿层贴合在所述第一芯粒的所述第一背面的步骤包括：将所述初始补偿层具有所述粘结层的表面贴合在所述第一芯粒的所述第一背面。
在一实施例中，将所述第一芯粒以及所述第二芯粒倒装设置在所述基板上的步骤之后还包括：在所述第一芯粒的所述第一背面形成粘结层；将所述初始补偿层贴合在所述第一芯粒的所述第一背面的步骤中，所述初始补偿层通过所述粘结层贴合在所述第一芯粒的所述第一背面。
在一实施例中，所述设定范围为-10微米~10微米。
在一实施例中，所述第二背面至所述基板的表面的距离与所述第一背面至所述基板的表面的距离的差值大于或等于50微米。
在一实施例中，采用塑封料进行塑封的步骤之前还包括：采用填充料进行填充，所述填充料填充在所述第一芯粒与所述基板之间，以及所述第二芯粒与所述基板之间；采用塑封料进行塑封的步骤还包括：所述塑封料包覆所述填充料。
在一实施例中，在执行减薄的步骤中，减薄工艺对所述初始补偿层以及所述第二芯粒的所述第二背面的减薄速率相同。
在一实施例中，所述初始补偿层的材料与所述第二芯粒的材料相同。
在一实施例中，执行减薄步骤之后还包括：在所述基板背离所述塑封体的表面形成电学引出结构。
本发明实施例还提供一种封装结构，其包括：基板；至少一芯粒单元，包括第一芯粒以及目标补偿层，所述第一芯粒倒装设置在所述基板上，所述第一芯粒具有背离所述基板的第一背面，所述目标补偿层设置在所述第一背面上；至少一第二芯粒，倒装设置在所述基板上，所述第二芯粒具有背离所述基板的第二背面，其中，所述第一芯粒的所述第一背面至所述基板的表面的距离小于所述第二芯粒的所述第二背面至所述基板的表面的距离，且所述第二背面至所述基板的表面的距离与所述目标补偿层的表面至所述基板的表面的距离相等；塑封体，包覆所述第一芯粒、所述第二芯粒以及所述目标补偿层，且所述第二芯粒的所述第二背面以及所述目标补偿层的表面暴露于所述塑封体。
在一实施例中，所述第一芯粒与所述目标补偿层通过粘结层贴合。
在一实施例中，所述目标补偿层的材料与所述第二芯粒的材料相同。
在一实施例中，所述封装结构还包括填充料，所述填充料填充在所述第一芯粒与所述基板之间，以及所述第二芯粒与所述基板之间，且所述塑封体包覆所述填充料。
在一实施例中，所述封装结构还包括电学引出结构，所述电学引出结构设置在所述基板背离所述塑封体的表面。
本发明封装结构及其形成方法中，第一芯粒的第一背面至基板表面的距离小于第二芯粒的第二背面至基板表面的距离，则所述形成方法先在厚度较薄的第一芯粒的背面设置初始补偿层，通常第二背面至所述基板的表面的距离与所述第一背面至所述基板的表面的距离的差值大于或等于50微米，会对所述第一芯粒进行厚度补偿，使得所形成的芯粒单元的背面至基板表面的距离与第二芯粒的第二背面至基板表面的距离之差在设定范围内（例如±10微米），在塑封步骤之后的减薄步骤中，第一芯粒所在的芯粒单元与第二芯粒基本在同一高度处被同时减薄，即在减薄初始阶段所述芯粒单元与所述第二芯粒同时被磨削，两者同时受到磨削装置的横切力，克服了在减薄初始阶段高度较高的芯粒先承受横切力的问题，所述芯粒单元中的所述第一芯粒与所述第二芯粒受到的应力相同，避免了芯粒开裂等异常情况，提高了封装结构的可靠性；且由于芯粒单元的背面至基板表面的距离与第二芯粒的第二背面至基板表面的距离之差在设定范围内，即第一芯粒所在的芯粒单元的表面与第二芯粒的第二背面在基本处于同一高度，则在执行塑封、减薄等工艺过程中无需额外对所述第一芯粒或所述第二芯粒设置不同的工艺参数，使得工艺过程中工艺参数的设定简单便捷，降低了工艺复杂度，有利于封装结构的推广应用。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍。显而易见地，下面描述中的附图仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明一实施例提供的封装结构的形成方法的步骤示意图；
图2A~图2F是本发明一实施例提供的形成方法的工艺流程图；
图3A~图3C是本发明另一实施例提供的形成方法中至少一芯粒单元以及至少一第二芯粒倒装设置在所述基板上的方法的工艺流程图；
图4A~图4C是本发明再一实施例提供的形成方法中至少一芯粒单元以及至少一第二芯粒倒装设置在所述基板上的方法的工艺流程图。
具体实施方式
下面结合附图对本发明提供的封装结构及其形成方法的具体实施方式做详细说明。
图1是本发明一实施例提供的封装结构的形成方法的步骤示意图，图2A~图2F是本发明一实施例提供的封装结构的形成方法的工艺流程图。本发明一实施例提供的所述封装结构的形成方法包括：
请参阅图1以及图2A~图2D，步骤S100，提供一基板200，至少一芯粒单元210以及至少一第二芯粒220倒装设置在所述基板200上，所述芯粒单元210包括第一芯粒211以及初始补偿层212，所述第一芯粒211倒装设置在所述基板200上，所述第一芯粒211具有背离所述基板200的第一背面211A，所述初始补偿层212设置在所述第一背面211A上，所述第二芯粒220具有背离所述基板200的第二背面220A，其中，所述第一背面211A至所述基板200的表面的距离d1小于所述第二背面220A至所述基板200的表面的距离d2，且所述第二背面220A至所述基板200的表面的距离d2与所述初始补偿层212的表面至所述基板200的表面的距离d3之差在设定范围内。
在该步骤中，所述芯粒单元210以及所述第二芯粒220倒装设置在所述基板200表面，所述第二芯粒220的所述第二背面220A至所述基板200的表面的距离d2与所述初始补偿层212的表面至所述基板200的表面的距离d3之差在设定范围内，即在该步骤所形成的结构中所述第一芯粒211所在的芯粒单元210的表面与第二芯粒220的第二背面220A基本在同一高度处。
在一些实施例中，所述设定范围为（-10微米~10微米），即所述第二芯粒220的所述第二背面220A至所述基板200的表面的距离d2略小于、等于或者略大于所述初始补偿层212的表面至所述基板200的表面的距离d3，以进一步保证所述第一芯粒211所在的芯粒单元210的表面与第二芯粒220的第二背面220A基本在同一高度处。例如，在本实施例中，所述第二芯粒220的所述第二背面220A至所述基板200的表面的距离d2与所述初始补偿层212的表面至所述基板200的表面的距离d3之差为零，即所述第二芯粒220的所述第二背面220A至所述基板200的表面的距离d2与所述初始补偿层212的表面至所述基板200的表面的距离d3相等，以使所述第一芯粒211所在的芯粒单元210的表面与第二芯粒220的第二背面220A在同一高度处。
所述基板200包括基材以及设置在所述基材内的导电互连层，所述第一芯粒211的第一导电凸块213以及所述第二芯粒220的第二导电凸块222通过所述基板200表面的焊垫与所述导电互连层连接，进而实现所述第一芯粒211与所述第二芯粒220的互连或者与外部器件的电连接。
芯粒（Chiplet）指预先制造好、具有特定功能、可组合集成的晶片（Die）。在本发明实施例中，所述第一芯粒211与所述第二芯粒220可具有不同的功能。
所述第一芯粒211包括相对设置的第一正面211B以及第一背面211A，所述第一正面211B具有第一导电凸块213，所述第一导电凸块213与所述第一芯粒211内部的电路结构连接，并与所述基板200表面的焊垫电连接。所述初始补偿层212设置在所述第一芯粒211背离所述基板200的第一背面211A，用于补偿所述第一芯粒211与所述第二芯粒220之间的高度差，使得所述第一芯粒211所在的芯粒单元210的表面与第二芯粒220的第二背面220A在同一高度处。
所述第二芯粒220包括相对设置的第二正面220B以及第二背面220A，所述第二正面220B具有第二导电凸块222，所述第二导电凸块222与所述第二芯粒220内部的电路结构连接，并与所述基板200表面的焊垫电连接。在垂直所述基板200表面的方向上（如图中的Z方向），所述第一导电凸块213与所述第二导电凸块222的高度可相同，也可不同，在本实施例中，以所述第一导电凸块213与所述第二导电凸块222的高度不同为例。
在一些实施例中，所述初始补偿层212的材料与所述第二芯粒220的材料设置为，减薄工艺对所述初始补偿层212以及所述第二芯粒220的所述第二背面220A的减薄速率相同，进而使得在后续减薄步骤中，所述初始补偿层212与所述第二芯粒220被同步减薄。在一些实施例中，所述初始补偿层212的材料与所述第二芯粒220的材料相同，例如，所述初始补偿层212的材料与所述第二芯粒220的材料均为硅。
在一些实施例中，所述第一背面211A至所述基板200的表面的距离小于或等于350微米。进一步，在一实施例中，在所述第一芯粒211与所述第二芯粒220的材料均为硅时，所述第一芯粒211的面积小于4平方毫米，且所述第一背面211A至所述基板200的表面的距离小于或等于350微米。
在一些实施例中，所述第二背面220A至所述基板200的表面的距离与所述第一背面211A至所述基板200的表面的距离的差值大于或等于50微米，在所述第一芯粒211与所述第二芯粒220具有50微米及以上的高度差时，为了避免第一芯粒211与第二芯粒220的高度差所带来的芯片开裂等不良影响，需要在所述第一芯粒211的背面设置初始补偿层212，对所述第一芯粒211进行厚度补偿，使得所形成的芯粒单元210的背面至基板200表面的距离d3与第二芯粒220的第二背面220A至基板200表面的距离d2之差在设定范围内。
在一些实施例中，一个或多个所述芯粒单元210以及一个或多个所述第二芯粒220倒装设置在所述基板200上。在本实施例中，仅以一个所述芯粒单元210以及一个所述第二芯粒220倒装设置在所述基板200上为例。
作为示例，本发明一实施例提供一种至少一芯粒单元210以及至少一第二芯粒220倒装设置在所述基板200上的方法。所述方法包括：
请参阅图2A，提供补偿晶圆260以及包含所述第一芯粒211的目标晶圆270。所述补偿晶圆260可为裸晶圆，其内部未进行布线，也并不具有器件。所述目标晶圆270为预先制作有多个第一芯粒211的晶圆，其包括相对设置的正面及背面，所述目标晶圆270的正面作为所述第一芯粒211的第一正面211B，所述目标晶圆270的背面作为所述第一芯粒211的第一背面211A。
请参阅图2B，将所述补偿晶圆260贴合在所述目标晶圆270的背面。在一些实施例中，所述补偿晶圆260通过粘结材料层250贴合在所述目标晶圆270的背面。例如，在贴合之前，先在所述补偿晶圆260的一表面形成粘结材料层250（如图2A所示）；在执行贴合工艺时，将所述补偿晶圆260具有所述粘结材料层250的一面贴合在所述目标晶圆270的背面。所述粘结材料层250可由绝缘材料制成，包括但不限于高分子树脂或者高分子树脂与无机非金属材料的混合物。例如，在一实施例中，所述粘结材料层250为DAF膜（固晶膜）。请参阅图2C，切割所述补偿晶圆260与所述目标晶圆270，形成多个独立的所述芯粒单元210，所述补偿晶圆260用于形成所述初始补偿层212，所述目标晶圆270用于形成所述第一芯粒211。在该步骤中，可采用划片切割、激光切割、等离子体切割等工艺切割所述补偿晶圆260与所述目标晶圆270，所述粘结材料层250也被切割形成粘结层280。
请参阅图2D，提供第二芯粒220，并将所述芯粒单元210以及所述第二芯粒220倒装设置在所述基板200上。在该步骤中，可采用倒装封装（Flip-chip）将所述芯粒单元210以及所述第二芯粒220倒装设置在所述基板200上。所述第一芯粒211的第一导电凸块213与所述基板200的焊垫电连接，所述第二芯粒220的所述第二导电凸块222与所述基板200的焊垫电连接。在一些实施例中，所述第二芯粒220可通过对具有所述第二芯粒220的晶圆切割而获得。
至此，形成在所述基板200上倒装设置至少一芯粒单元210以及至少一第二芯粒220的封装结构。
请继续参阅图1以及图2E，步骤S110，采用塑封料290进行塑封，所述塑封料290的表面与所述第二芯粒220的所述第二背面220A以及所述芯粒单元210的所述初始补偿层212的表面其中之一平齐，或者所述塑封料290覆盖所述第二芯粒220的所述第二背面220A以及所述芯粒单元210所述初始补偿层212的表面。
在该步骤中，执行塑封工艺采用塑封料290进行塑封。在本实施例中，所述塑封料290覆盖所述基板200的表面，且包覆所述芯粒单元210以及所述第二芯粒220，即所述塑封料290覆盖所述第二芯粒220的所述第二背面220A以及所述芯粒单元210的所述初始补偿层212的表面。在另一些实施例中，所述第二芯粒220的所述第二背面220A与所述芯粒单元210的所述初始补偿层212的表面存在高度差，则所述塑封料290的表面与所述第二芯粒220的所述第二背面220A以及所述芯粒单元210的所述初始补偿层212的表面其中之一平齐。进一步，在一些实施例中，所述塑封料290的表面与所述第二芯粒220的所述第二背面220A以及所述芯粒单元210的所述初始补偿层212的表面中高度较高的一个表面平齐，并覆盖另一个表面。例如，所述第二芯粒220的所述第二背面220A的高度大于所述初始补偿层212的表面的高度，则所述塑封料290与所述第二芯粒220的所述第二背面220A平齐，并覆盖所述初始补偿层212的表面。
在一些实施例中，在采用塑封料290进行塑封的步骤之前，所述形成方法还包括：用填充料291进行填充，所述填充料291填充在所述第一芯粒211与所述基板200之间，以及所述第二芯粒220与所述基板200之间；采用塑封料290进行塑封的步骤还包括：所述塑封料290包覆所述填充料291。所述填充料291用于支撑所述第一芯粒211以及所述第二芯粒220，并且所述填充料291包覆所述第一导电凸块213以及所述第二导电凸块222，起到良好的绝缘及保护作用，从而提高了封装结构的可靠性。
请继续参阅图1以及图2F，步骤S120，执行减薄步骤，所述塑封料290、所述初始补偿层212以及所述第二芯粒220被减薄，剩余的所述塑封料290作为塑封体230，剩余的所述初始补偿层212作为目标补偿层240。
在该步骤中，可采用机械研磨、化学机械研磨、化学或等离子蚀刻等工艺减薄所述塑封料290、所述初始补偿层212以及所述第二芯粒220。在本实施例中，当所述塑封料290被减薄至暴露出所述初始补偿层212以及所述第二芯粒220的背面后，继续执行减薄工艺，所述塑封料290、所述初始补偿层212以及所述第二芯粒220被继续减薄，直至满足设计要求。在一些实施例中，减薄工艺对所述初始补偿层212以及所述第二芯粒220的所述第二背面220A的减薄速率相同，以使得在最终形成的封装结构中，所述第二芯粒220的所述第二背面220A以及所述目标补偿层240的表面平齐。
请继续参阅图2F，执行减薄步骤之后还包括：在所述基板200背离所述塑封体230的表面形成电学引出结构250。所述电学引出结构250包括但不限于焊球。所述电学引出结构250与所述基板200内部的导电互连层电连接，进而能够实现所述第一芯粒211与所述第二芯粒220与外部器件的电连接。
至此，本发明实施例提供的形成方法能够形成一封装结构。
上述实施例提供了一种至少一芯粒单元210以及至少一第二芯粒220倒装设置在所述基板200上的方法，作为示例，本发明另一实施例还提供一种至少一芯粒单元210以及至少一第二芯粒220倒装设置在所述基板200上的方法。所述方法包括：
请参阅图3A，提供补偿晶圆300以及包含所述第一芯粒211的目标晶圆310。所述补偿晶圆300可为裸晶圆，其内部未进行布线，也并不具有器件。所述目标晶圆310为预先制作有多个第一芯粒211的晶圆，其包括相对设置的正面及背面，所述目标晶圆310的正面作为所述第一芯粒211的第一正面211B，所述目标晶圆270的背面作为所述第一芯粒211的第一背面211A。
请参阅图3B，切割所述补偿晶圆300，形成多个独立的所述初始补偿层212，以及切割所述目标晶圆310，形成多个独立的所述第一芯粒211。在该步骤中，可采用划片切割、激光切割、等离子体切割等工艺切割所述补偿晶圆300与所述目标晶圆310。
请参阅图3C，提供所述第二芯粒220，并将所述第一芯粒211以及所述第二芯粒220倒装设置在所述基板200上。在该步骤中，可采用倒装封装（Flip-chip）将所述芯粒单元210以及所述第二芯粒220倒装设置在所述基板200上。所述第一芯粒211的第一导电凸块213与所述基板200的焊垫电连接，所述第二芯粒220的所述第二导电凸块222与所述基板200的焊垫电连接。在一些实施例中，所述第二芯粒220可通过对具有所述第二芯粒220的晶圆切割而获得。
将所述初始补偿层212贴合在所述第一芯粒211的所述第一背面211A，以形成所述芯粒单元210，请参阅图2D。在一些实施例中，所述初始补偿层212通过粘结层280贴合在所述第一芯粒211的所述第一背面211A。例如，在提供补偿晶圆300的步骤中（如图3A），所述补偿晶圆300的一表面具有粘结材料层320；切割所述补偿晶圆300的步骤中（如图3B），所述粘结材料层320被切割，以使所述初始补偿层212的一表面具有粘结层280；将所述初始补偿层212贴合在所述第一芯粒211的所述第一背面211A的步骤中（如图2D），将所述初始补偿层212具有粘结层280的表面贴合在所述第一芯粒211的所述第一背面211A。所述粘结材料层320可由绝缘材料制成，包括但不限于高分子树脂或者高分子树脂与无机非金属材料的混合物。例如，在一实施例中，所述粘结材料层320为DAF膜（固晶膜）。
至此，形成在所述基板200上倒装设置至少一芯粒单元210以及至少一第二芯粒220的封装结构。后续继续执行步骤S110。
在上述实施例中，先在所述补偿晶圆300的表面形成粘结材料层320，再将所述初始补偿层212与所述第一芯粒211贴合，作为示例，在另一些实施例中，先在所述第一芯粒211的所述第一背面211A形成粘结层，再将初始补偿层212通过所述粘结层贴合在所述第一芯粒211的所述第一背面211A。该方法具体包括：
请参阅图4A，提供补偿晶圆400以及包含所述第一芯粒211的目标晶圆410。
请参阅图4B，切割所述补偿晶圆400，形成多个独立的所述初始补偿层212，以及切割所述目标晶圆410，形成多个独立的所述第一芯粒211。
请参阅图4C，提供所述第二芯粒220，并将所述第一芯粒211以及所述第二芯粒220倒装设置在所述基板200上。
在将所述第一芯粒211以及所述第二芯粒220倒装设置在所述基板200上的步骤之后，在所述第一芯粒211的所述第一背面211A形成粘结层280。所述粘结层280可由绝缘材料制成，包括但不限于高分子树脂或者高分子树脂与无机非金属材料的混合物。例如，在一实施例中，所述粘结层280为DAF膜（固晶膜）。可以理解的是，所述第二芯粒220的所述第二背面220A并未形成所述粘结层280。
将所述初始补偿层212贴合在所述第一芯粒211的所述第一背面211A，以形成所述芯粒单元210，请参阅图2D。在该步骤中，所述初始补偿层212通过所述粘结层280贴合在所述第一芯粒211的所述第一背面211A。
至此，形成在所述基板200上倒装设置至少一芯粒单元210以及至少一第二芯粒220的封装结构。后续继续执行步骤S110。
在本发明实施例提供的封装结构的形成方法中，第一芯粒211的第一背面211A至基板200表面的距离d1小于第二芯粒220的第二背面220A至基板200表面的距离d2，则所述形成方法先在厚度较薄的第一芯粒211的背面设置初始补偿层212，对所述第一芯粒211进行厚度补偿，使得所形成的芯粒单元210的背面至基板200表面的距离d3与第二芯粒220的第二背面220A至基板200表面的距离d2之差在设定范围内，在塑封步骤之后的减薄步骤中，第一芯粒211所在的芯粒单元210与第二芯粒220基本在同一高度处被同时减薄，即在减薄初始阶段所述芯粒单元210与所述第二芯粒220同时被磨削，两者同时受到磨削装置的横切力，克服了在减薄初始阶段高度较高的芯粒先承受横切力的问题，所述芯粒单元210中的所述第一芯粒211与所述第二芯粒220受到的应力相同，避免了芯粒开裂等异常情况，提高了封装结构的可靠性。并且由于芯粒单元210的背面至基板200表面的距离d3与第二芯粒220的第二背面220A至基板200表面的距离d2基本相等，即第一芯粒211所在的芯粒单元210的表面与第二芯粒220的第二背面220A在同一高度，则在执行塑封、减薄等工艺过程中无需额外对所述第一芯粒211或所述第二芯粒220设置不同的工艺参数，使得工艺过程中工艺参数的设定简单便捷，降低了工艺复杂度，有利于封装结构的推广应用。
基于同一发明构思，本发明实施例还提供一种采用上述形成方法形成的封装结构。请参阅图2A~图2F，所述封装结构包括基板200、至少一芯粒单元210、至少一第二芯粒220以及塑封体230。所述芯粒单元210包括第一芯粒211以及目标补偿层240，所述第一芯粒211倒装设置在所述基板200上，所述第一芯粒211具有背离所述基板200的第一背面211A，所述目标补偿层240设置在所述第一背面211A上。所述第二芯粒220倒装设置在所述基板200上，所述第二芯粒220具有背离所述基板200的第二背面220A，其中，所述第一芯粒211的所述第一背面211A至所述基板200的表面的距离d1小于所述第二芯粒220的所述第二背面220A至所述基板200的表面的距离d2，且所述第二背面220A至所述基板200的表面的距离d2与所述目标补偿层240的表面至所述基板200的表面的距离d3相等。所述塑封体230包覆所述第一芯粒211、所述第二芯粒220以及所述目标补偿层240，且所述第二芯粒220的所述第二背面220A以及所述目标补偿层240的表面暴露于所述塑封体230。
本发明实施例提供的封装结构中，所述目标补偿层240对所述第一芯粒211进行厚度补偿，使得所述芯粒单元210的背面至基板200表面的距离d3与第二芯粒220的第二背面220A至基板200表面的距离d2之差在设定范围内，则在工艺过程中所述芯粒单元中的所述第一芯粒与所述第二芯粒受到的应力相同，克服了在减薄初始阶段高度较高的芯粒先承受横切力的问题，避免了芯粒开裂等异常情况，提高了所述封装结构的可靠性，并且降低了该封装结构制造的复杂度，有利于封装结构的推广应用。
在一些实施例中，所述塑封体230的表面与所述第二芯粒220的所述第二背面220A、以及所述目标补偿层240的表面平齐，即所述塑封体230的表面、所述第二芯粒220的所述第二背面220A、以及所述目标补偿层240的表面至所述基板200的表面的距离相等。
在一些实施例中，所述第一芯粒211与所述目标补偿层240通过粘结层280贴合。所述粘结层280用于将所述第一芯粒211与所述目标补偿层240相对固定。
在一些实施例中，所述目标补偿层240的材料与所述第二芯粒220的材料设置为，减薄工艺对所述目标补偿层240以及所述第二芯粒220的所述第二背面220A的减薄速率相同。使得在形成所述封装结构的工艺过程中，所述目标补偿层240与所述第二芯粒220被同步减薄。在一些实施例中，所述目标补偿层240的材料与所述第二芯粒220的材料相同，例如，所述目标补偿层240的材料与所述第二芯粒220的材料均为硅。
在一些实施例中，所述第一背面至所述基板的表面的距离小于或者等于350微米。进一步，在一实施例中，在所述第一芯粒211与所述第二芯粒220的材料均为硅时，所述第一芯粒211的面积小于4平方毫米，且所述第一背面211A至所述基板200的表面的距离小于或者等于350微米。
在一些实施例中，所述封装结构还包括填充料291，所述填充料291填充在所述第一芯粒211与所述基板200之间，以及所述第二芯粒220与所述基板200之间，且所述塑封体230包覆所述填充料291。所述填充料291用于支撑所述第一芯粒211以及所述第二芯粒220，并且所述填充料291包覆所述第一导电凸块213以及所述第二导电凸块222，起到良好的绝缘及保护作用，从而提高了封装结构的可靠性。
在一些实施例中，所述封装结构还包括电学引出结构250，所述电学引出结构250设置在所述基板200背离所述塑封体230的表面。所述电学引出结构250包括但不限于焊球。所述电学引出结构250与所述基板200内部的导电互连层电连接，进而能够实现所述第一芯粒211与所述第二芯粒220与外部器件的电连接。
在一些实施例中，一个或多个所述芯粒单元210以及一个或多个所述第二芯粒220倒装设置在所述基板200上。在本实施例中，仅以一个所述芯粒单元210以及一个所述第二芯粒220倒装设置在所述基板200上为例。
需要说明的是，本发明的文件中涉及的术语“包括”和“具有”以及它们的变形，意图在于覆盖不排他的包含。术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，除非上下文有明确指示，应该理解这样使用的数据在适当情况下可以互换。术语“一个或多个”至少部分取决于上下文，可以用于以单数意义描述特征、结构或特性，或可以用于以复数意义描述特征、结构或特征的组合。术语“基于”可以被理解为不一定旨在表达一组排他性的因素，而是可以替代地，同样至少部分地取决于上下文，允许存在不一定明确描述的其它因素。另外，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。此外，在以上说明中，省略了对公知组件和技术的描述，以避免不必要地混淆本发明的概念。上述各个实施例中，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同/相似的部分互相参见即可。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (17)

1.一种封装结构的形成方法，其特征在于，包括：
提供一基板，至少一芯粒单元以及至少一第二芯粒倒装设置在所述基板上，所述芯粒单元包括第一芯粒以及初始补偿层，所述第一芯粒倒装设置在所述基板上，所述第一芯粒具有背离所述基板的第一背面，所述初始补偿层设置在所述第一背面上，所述第二芯粒具有背离所述基板的第二背面，其中，所述第一背面至所述基板的表面的距离小于所述第二背面至所述基板的表面的距离，且所述第二背面至所述基板的表面的距离与所述初始补偿层的表面至所述基板的表面的距离之差在设定范围内；
采用塑封料进行塑封，所述塑封料的表面与所述第二芯粒的所述第二背面以及所述芯粒单元的所述初始补偿层表面其中之一平齐，或者所述塑封料覆盖所述第二芯粒的所述第二背面以及所述芯粒单元的所述初始补偿层表面；
执行减薄步骤，所述塑封料、所述初始补偿层以及所述第二芯粒被减薄，剩余的所述塑封料作为塑封体，剩余的所述初始补偿层作为目标补偿层。
2.根据权利要求1所述的封装结构的形成方法，其特征在于，至少一芯粒单元以及至少一第二芯粒倒装设置在所述基板上的方法包括：
提供补偿晶圆以及包含所述第一芯粒的目标晶圆；
将所述补偿晶圆贴合在所述目标晶圆的背面；
切割所述补偿晶圆与所述目标晶圆，形成多个独立的所述芯粒单元，所述补偿晶圆用于形成所述初始补偿层，所述目标晶圆用于形成所述第一芯粒；
提供第二芯粒，并将所述芯粒单元以及所述第二芯粒倒装设置在所述基板上。
3.根据权利要求2所述的封装结构的形成方法，其特征在于，将所述补偿晶圆贴合在所述目标晶圆的背面的步骤包括：
在所述补偿晶圆的一表面形成粘结材料层；
将所述补偿晶圆具有所述粘结材料层的一面贴合在所述目标晶圆的背面。
4.根据权利要求1所述的封装结构的形成方法，其特征在于，至少一芯粒单元以及至少一第二芯粒倒装设置在所述基板上的方法包括：
提供补偿晶圆以及包含所述第一芯粒的目标晶圆；
切割所述补偿晶圆，形成多个独立的所述初始补偿层，以及切割所述目标晶圆，形成多个独立的所述第一芯粒；
提供所述第二芯粒，并将所述第一芯粒以及所述第二芯粒倒装设置在所述基板上；
将所述初始补偿层贴合在所述第一芯粒的所述第一背面，以形成所述芯粒单元。
5.根据权利要求4所述的封装结构的形成方法，其特征在于，在提供补偿晶圆的步骤中，所述补偿晶圆的一表面具有粘结材料层；切割所述补偿晶圆的步骤中，所述粘结材料层被切割，以在所述初始补偿层的一表面形成粘结层；
将所述初始补偿层贴合在所述第一芯粒的所述第一背面的步骤包括：将所述初始补偿层具有所述粘结层的表面贴合在所述第一芯粒的所述第一背面。
6.根据权利要求4所述的封装结构的形成方法，其特征在于，将所述第一芯粒以及所述第二芯粒倒装设置在所述基板上的步骤之后还包括：在所述第一芯粒的所述第一背面形成粘结层；
将所述初始补偿层贴合在所述第一芯粒的所述第一背面的步骤中，所述初始补偿层通过所述粘结层贴合在所述第一芯粒的所述第一背面。
7.根据权利要求1所述的封装结构的形成方法，其特征在于，所述设定范围为-10微米~10微米。
8.根据权利要求1所述的封装结构的形成方法，其特征在于，所述第二背面至所述基板的表面的距离与所述第一背面至所述基板的表面的距离的差值大于或等于50微米。
9.根据权利要求1~8任意一项所述的封装结构的形成方法，其特征在于，采用塑封料进行塑封的步骤之前还包括：
采用填充料进行填充，所述填充料填充在所述第一芯粒与所述基板之间，以及所述第二芯粒与所述基板之间；
采用塑封料进行塑封的步骤还包括：所述塑封料包覆所述填充料。
10.根据权利要求1~8任意一项所述的封装结构的形成方法，其特征在于，在执行减薄的步骤中，减薄工艺对所述初始补偿层以及所述第二芯粒的所述第二背面的减薄速率相同。
11.根据权利要求10所述的封装结构的形成方法，其特征在于，所述初始补偿层的材料与所述第二芯粒的材料相同。
12.根据权利要求1~8任意一项所述的封装结构的形成方法，其特征在于，执行减薄步骤之后还包括：在所述基板背离所述塑封体的表面形成电学引出结构。
13.一种封装结构，其特征在于，包括：
基板；
至少一芯粒单元，包括第一芯粒以及目标补偿层，所述第一芯粒倒装设置在所述基板上，所述第一芯粒具有背离所述基板的第一背面，所述目标补偿层设置在所述第一背面上；
至少一第二芯粒，倒装设置在所述基板上，所述第二芯粒具有背离所述基板的第二背面，其中，所述第一芯粒的第一背面至所述基板的表面的距离小于所述第二芯粒的所述第二背面至所述基板的表面的距离，且所述第二背面至所述基板的表面的距离与所述目标补偿层的表面至所述基板的表面的距离相等；
塑封体，包覆所述第一芯粒、所述第二芯粒以及所述目标补偿层，且所述第二芯粒的所述第二背面以及所述目标补偿层的表面暴露于所述塑封体。
14.根据权利要求13所述的封装结构，其特征在于，所述第一芯粒与所述目标补偿层通过粘结层贴合。
15.根据权利要求13所述的封装结构，其特征在于，所述目标补偿层的材料与所述第二芯粒的材料相同。
16.根据权利要求13~15任意一项所述的封装结构，其特征在于，所述封装结构还包括填充料，所述填充料填充在所述第一芯粒与所述基板之间，以及所述第二芯粒与所述基板之间，且所述塑封体包覆所述填充料。
17.根据权利要求13~15任意一项所述的封装结构，其特征在于，所述封装结构还包括电学引出结构，所述电学引出结构设置在所述基板背离所述塑封体的表面。
CN202311845004.5A 2023-12-29 2023-12-29 封装结构及其形成方法 Pending CN117497430A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311845004.5A CN117497430A (zh) 2023-12-29 2023-12-29 封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311845004.5A CN117497430A (zh) 2023-12-29 2023-12-29 封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN117497430A true CN117497430A (zh) 2024-02-02

Family

ID=89673001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311845004.5A Pending CN117497430A (zh) 2023-12-29 2023-12-29 封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN117497430A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300863A (zh) * 2018-09-28 2019-02-01 中国科学院微电子研究所 半导体封装结构以及半导体封装方法
CN112151516A (zh) * 2019-06-28 2020-12-29 台湾积体电路制造股份有限公司 封装
CN114267652A (zh) * 2021-11-25 2022-04-01 中国电子科技集团公司第五十八研究所 一种异构多芯片扇出型塑料封装散热结构及制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300863A (zh) * 2018-09-28 2019-02-01 中国科学院微电子研究所 半导体封装结构以及半导体封装方法
CN112151516A (zh) * 2019-06-28 2020-12-29 台湾积体电路制造股份有限公司 封装
CN114267652A (zh) * 2021-11-25 2022-04-01 中国电子科技集团公司第五十八研究所 一种异构多芯片扇出型塑料封装散热结构及制备方法

Similar Documents

Publication Publication Date Title
US7326592B2 (en) Stacked die package
US7951649B2 (en) Process for the collective fabrication of 3D electronic modules
US8535978B2 (en) Die up fully molded fan-out wafer level packaging
KR101347633B1 (ko) 반도체 패키지의 제조 방법
US7807507B2 (en) Backgrinding-underfill film, method of forming the same, semiconductor package using the backgrinding-underfill film, and method of forming the semiconductor package
US7445963B2 (en) Semiconductor package having an interfacial adhesive layer
US20140008809A1 (en) Die up fully molded fan-out wafer level packaging
US20220051909A1 (en) Method of manufacturing an electronic device and electronic device manufactured thereby
CN110729270A (zh) 芯片封装方法及封装结构
KR20130023117A (ko) 반도체 소자 및 그라인딩 단계를 포함하는 반도체 소자의 제조 방법
US9202753B2 (en) Semiconductor devices and methods of producing these
US7749889B2 (en) Manufacturing method of semiconductor device
US9337086B2 (en) Die up fully molded fan-out wafer level packaging
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
US11232957B2 (en) Chip packaging method and package structure
CN110047763B (zh) 芯片装置及其形成的方法以及芯片组件及其形成的方法
KR20210106916A (ko) 전자 디바이스를 제조하는 하이브리드 패널 방법 및 이에 의해 제조되는 전자 디바이스
CN111477553B (zh) 隔离封装结构及其制造方法
US10629559B2 (en) Semiconductor package and manufacturing method thereof
CN117497430A (zh) 封装结构及其形成方法
US11610855B2 (en) Chip packaging method and package structure
CN114171406A (zh) 扇出式堆叠芯片的封装方法及封装结构
TW202221884A (zh) 使用預先形成的遮罩的選擇性電磁干擾屏蔽
CN111755340A (zh) 半导体封装方法及半导体封装结构
TWI778632B (zh) 半導體封裝以及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination