具体实施方式
以下,参照附图,对用于实施本公开的方式所涉及的固体摄像装置进行说明。
但是,有时省略必要以上的详细说明。
例如,存在省略对已经公知的事项的详细说明或实质上相同的结构的重复说明的情况。这是为了避免以下的说明不必要地变得冗长,使本领域技术人员容易理解。另外,附图以及以下的说明用于本领域技术人员能够充分理解本公开,并不意图通过这些来限定权利要求所记载的主题。即,以下的实施方式均表示本公开的一个具体例,数值、形状、结构要素、结构要素的配置位置以及连接方式、处理的顺序等是一个例子,并不限定本公开。
(实施方式1)
[固体摄像装置的结构例]
图1是表示实施方式所涉及的固体摄像装置1的结构例的框图。
图1所示的固体摄像装置1具备像素阵列部10、水平扫描电路12、垂直扫描电路14、多个垂直信号线19、定时控制部20、列处理部26、参考信号生成部27、输出电路28以及信号处理部80。此外,固体摄像装置 1具备从外部接受主时钟信号的输入的MCLK端子、用于与外部之间发送接收指令或者数据的DATA端子、用于向外部发送影像数据的D1端子等,除此之外还具备供给电源电压、接地电压的端子类。
像素阵列部10具有以矩阵状配置的多个像素电路3。多个像素电路3 在图1中被配置为n行m列。
在此,对像素电路3的结构例进行说明。
图2A是表示实施方式1所涉及的像素电路3的电路例的图。此外,图2B是表示实施方式1中的像素电路3的读出动作的时序图。
在图2A中像素电路3具备光电二极管PD、浮动扩散层FD、读出晶体管TR、复位晶体管RS、放大晶体管SF以及选择晶体管SEL。
光电二极管PD是进行光电转换的受光元件,生成与受光量相应的电荷。
浮动扩散层FD临时保持从光电二极管PD读出并经由读出晶体管TR 读出的电荷。
读出晶体管TR根据读出控制线φTR的读出控制信号,从光电二极管PD向浮动扩散层FD读出(即传输)电荷。
复位晶体管RS根据复位控制线φRS的复位控制信号,将浮动扩散层FD的电荷复位。由此,浮动扩散层FD被复位为电源电压。复位晶体管RS的源极与浮动扩散层FD连接,漏极与复位电源线φVDCL连接,栅极与复位控制线φRS连接。复位电源线φVDCL可以是固定的电源电压,但可以如图2B所示,仅在选择时成为电源电压,在非选择时成为接地电平或者低电平。此外,图2B中的从复位控制线φRS的正脉冲被读出至控制线φTR的正脉冲为止成为曝光期间。
放大晶体管SF将浮动扩散层FD的电压作为模拟像素信号经由选择晶体管SEL输出到垂直信号线19。模拟像素信号包括刚刚由复位晶体管 RS复位之后从放大晶体管SF输出到垂直信号线19的复位电平、和刚刚由读出晶体管TR读出之后从放大晶体管SF输出到垂直信号线19的信号电平。
选择晶体管SEL根据选择控制线φSEL的选择控制信号,选择是否向垂直信号线19输出放大晶体管SF的像素信号。
另外,在图2A中,示出了所谓的一个像素一个单元结构的像素电路的例子,但像素电路3也可以是所谓的多个像素一个单元结构。多个像素一个单元结构的像素电路例如可以是具有多个光电二极管PD,在单位单元内多个光电二极管共享浮动扩散层FD、复位晶体管RS、放大晶体管 SF以及选择晶体管SEL中的任一个或者全部的结构。
图1的水平扫描电路12通过依次扫描列处理部26内的存储器256 来输出AD转换后的像素信号。该扫描可以与列AD电路的排列顺序相同。
垂直扫描电路14以行为单位来扫描按像素阵列部10内的像素电路3 的每行设置的水平扫描线组15(也称为行控制线组)。由此,垂直扫描电路14以行为单位选择像素电路3,从属于所选择的行的像素电路3同时向m条垂直信号线19输出像素信号。水平扫描线组15与像素电路的行数目相同地设置。在图1中,设置有n个水平扫描线组15(在图1中为 V1、V2、……、Vn)。每个水平扫描线组15包括复位控制线φRS、读出控制线中TR、选择控制线φSEL以及复位电源线φVDCL。
垂直信号线19按像素阵列部10内的像素电路3的每列设置,将来自属于所选择的行的像素电路3的像素信号向列AD电路25传递。多条垂直信号线19在图1中由m条垂直信号线H1~Hm构成。多条ADC输入线在图1中由m条ADC输入线ADIN1~ADINm构成。
定时控制部20通过生成各种控制信号组来控制固体摄像装置1的整体。各种控制信号组中包括控制信号组CN1、CN2、CN4、CN5、CN8、计时时钟信号CK0。例如,定时控制部20经由端子接受主时钟MCLK,生成各种内部时钟,控制水平扫描电路、垂直扫描电路等。
列处理部26具备按每列设置的列AD电路25和测试用电路25t。各列AD电路25对来自垂直信号线19的像素信号进行AD转换。更具体而言,列AD电路25对模拟像素信号的复位电平以及信号电平分别进行数字化,进行将数字化后的复位电平与数字化后的信号电平的差分作为数字像素信号来检测的相关双检测。
每个列AD电路25具备电压比较器252、计数部254以及存储器256。
电压比较器252将来自垂直信号线19的模拟的像素信号与由参考信号生成部27生成的包括斜坡波形(即三角波)的参考信号RAMP进行比较,例如,在前者比后者大时,将表示比较结果的输出信号反转。对模拟像素信号的复位电平和信号电平分别进行比较。
计数部254对从参考信号RAMP中的三角波的变化开始到电压比较器252的输出信号反转为止的时间进行计数。由于直到反转为止的时间根据模拟像素信号的值而确定,因此计数值成为数字化后的像素信号的值。
存储器256保持计数部254的计数值即数字的像素信号。
测试用电路25t具有与列AD电路25相同的内部结构,但代替垂直信号线19而与测试信号线8连接的这一点不同。具体而言,测试用电路 25t代替输入来自垂直信号线19的模拟的像素信号,而输入来自测试信号线8的测试用的第1模拟信号。第1模拟信号由测试用电路25t转换为数字值,作为第2数字信号输出到信号处理部80。
参考信号生成部27生成包括三角波的参考信号RAMP,并将参考信号RAMP输出到各列AD电路25内的电压比较器252的正输入端子。
输出电路28将数字的像素信号输出到影像数据端子D1。
信号处理部80具备测试信号生成电路81、DAC(Digital Analog Converter:数模转换器)82以及判定电路83。
测试信号生成电路81生成测试用的第1数字信号D1。第1数字信号 D1包括时间上前后的第1数字值(Dr)以及第2数字值(Ds)。
DAC82是功能安全用的数字-模拟转换器。具体而言,DAC82将由测试信号生成电路81生成的第1数字信号转换为第1模拟信号A1,将转换后的第1模拟信号A1作为模拟像素信号的代替而供给至像素阵列部10 或者列处理部26。在图1中,示出了第1模拟信号被供给至列处理部26 的测试用电路25t的例子。第1模拟信号包括时间上前后的第1模拟值 (Ar)以及第2模拟值(As)。第1模拟值(Ar)是第1数字值(Dr)的 DA转换结果。第2模拟值(As)是第2数字值(Ds)的DA转换结果。
判定电路83判定第1数字信号与由列处理部26从第1模拟信号转换得到的第2数字信号的差分是否在期待值的范围内。具体而言,若判定电路83判定第1数字信号与第2数字信号的差分在期待值的范围内则判定为正常,若在范围外则判定为异常。期待值根据对固体摄像装置1要求的性能而被设定为0以上的值。
此外,图3A是表示实施方式所涉及的固体摄像装置1的通常的像素信号的读出动作的时序图。
在每一个水平扫描期间中,参考信号RAMP在图3A的递减计数期间(t10~t14)以及递增计数期间(t20~t24)中分别变为三角波。
递减计数期间(t10~t12)是用于对从放大晶体管SF输出的模拟像素信号中的复位分量Vrst的电平进行AD转换的期间。从递减计数期间的开始(三角波的变化开始)到电压比较器252的输出反转为止的时间由计数部254进行递减计数。该计数值是模拟像素信号的复位分量Vrst的 AD转换结果本身。以下,将包括递减计数期间(t10~t12)的t4~t14的期间称为复位电平读出期间Tr。
递增计数期间(t20~t22)是用于对从放大晶体管SF输出的模拟像素信号中的数据分量(信号分量Vsig+复位分量Vrst)的电平进行AD转换的期间。从递增计数期间的开始(三角波的变化开始)到电压比较器 252的输出反转为止的时间由计数部254进行递增计数。该递增计数将模拟像素信号的数据分量(Vsig+Vrst)转换为数字值。由于该递增计数是将表示复位分量Vrst的递减计数值设为初始值,因此递增计数期间结束时的计数值表示从数据分量中减去复位分量CDS(Correlated Double Sampling:相关双检测)的结果。即,递增计数期间结束时的计数值是表示模拟像素信号的信号分量Vsig的数字值本身。以下,将包括递增计数期间(t20~t22)的t14~t24的期间称为信号电平读出期间Ts。
这样,列AD电路25排除成为误差的各列的时钟脉冲相位差或计数延迟等的偏差,仅取出真正的信号分量Vsig,即进行数字CDS。
通过对n行依次进行这样的一个水平扫描期间的动作,得到一帧的图像。
图3B是表示实施方式1中的像素电路3的测试时的像素信号的读出动作的时序图。该动作在固体摄像装置1的摄像动作中的垂直回扫区间所包含的一个水平扫描期间内执行。换言之,图3A表示垂直回扫区间以外的一个水平扫描期间的读出动作,与此相对,图3B表示垂直回扫区间内的一个水平扫描期间的测试动作。图3B与图3A相比,主要不同点在于代替垂直信号线19而图示了测试信号A1(Ar、As)。以下,不重复说明与图3A相同的点,以不同点为中心进行说明。
测试信号作为模拟像素信号的代替,表示从DAC82供给至测试用电路25t的第1模拟信号A1。第1模拟信号A1是对测试信号生成电路81 中生成的第1数字信号D1进行DA转换后的信号。第1模拟信号A1所包含的第1模拟值Ar、第2模拟值As与第1数字值D1所包含的第1数字值Dr、第2数字值Ds对应。
在复位电平读出期间Tr中,测试用电路25t内的电压比较器252将参考信号RAMP的第1斜坡波形与第1模拟值Ar进行比较,在信号电平读出期间Ts中将参考信号RAMP的第2斜坡波形与第2模拟值As进行比较。
计数部254将表示从复位电平读出期间Tr中的第1斜坡波形的变化开始到电压比较器252的判定结果反转为止的时间的第1计数值、与表示从信号电平读出期间Ts中的2斜坡波形的变化开始到电压比较器252的判定结果反转为止的时间的第2计数值的差分作为第2数字信号D2输出。第2数字信号D2与第1数字信号D1的第1数字值Dr和第2数字值Ds 的差分对应,与第1模拟信号A1的第1模拟值Ar和第2模拟值As的差分对应。若固体摄像装置1没有异常,则第2数字值与第1数字值Dr和第2数字值Ds的差分一致或者收敛在误差的范围内。
这样,图1的固体摄像装置1能够使用测试信号生成电路81、DAC82、判定电路83、测试用电路25t,在摄像动作中进行回送方式的测试。测试用电路25t是与列AD电路25相同的结构,作为列AD电路25的代表,测试AD转换的线性的故障检测等。
接下来,对测试信号的具体例进行说明。
图4是表示按每个垂直扫描期间被更新的作为测试信号的第1模拟信号A1的例子的图。此外,图5是表示按每个垂直扫描期间被更新的作为测试信号的第1模拟信号A1的其他例子的图。
在图4以及图5中,横轴表示时间。图中的1V表示一个垂直扫描期间。图中的1H表示垂直回扫区间内的一个水平扫描期间。纵轴表示第1 模拟信号中包括的第1模拟值Ar以及第2模拟值As。第1模拟值Ar以及第2模拟值As是对测试信号生成电路81中生成的第1数字值D1以及第2数字值D2进行DA转换而得到的值。
测试信号生成电路81例如在摄像动作中的每个垂直回扫区间或者在摄像动作中的垂直回扫区间内的每个水平扫描期间,使第1数字信号D1 增加或者减少。
在图4的例子中,测试信号生成电路81在摄像动作中的每个垂直回扫区间,使第1数字值Dr仅增加给定步长量,将第2数字值Ds设为固定值的0。给定步长量例如可以大于在参考信号生成部27内生成参考信号的数字-模拟转换电路的最小步长量。此外,测试信号生成电路81反复进行使第1数字信号从下限值逐渐增加到上限值、或者使第1数字信号从上限值逐渐减少到下限值的动作。此外,测试信号生成电路81在多个垂直动作期间的整个期间内,反复进行使第1数字值Dr从下限值(例如0) 逐渐增加到上限值(例如与全范围对应的值)的动作。
此外,在图5的例子中,测试信号生成电路81在摄像动作中的每个垂直回扫区间,将第1数字值Dr作为固定值来生成,使第2数字值Ds 仅减少给定步长量。第1数字值Dr的固定值例如可以是与作为模拟像素信号的复位电平的电源电压AVDDP对应的值。此外,测试信号生成电路 81在多个垂直动作期间的整个期间内,反复进行使第2数字值Ds从上限值(例如与电源电压AVDDP对应的值)逐渐减少到下限值(例如0)的动作。
由此,能够高精度地进行列处理部26中的AD转换的线性的测试。
如上所述,实施方式1中的固体摄像装置1具备:像素阵列部10,具有以矩阵状配置的多个像素电路3;列处理部26,具有为了将模拟像素信号转换为数字像素信号而按所述多个像素电路3的每列设置的列AD电路25;测试信号生成电路81,生成测试用的第1数字信号D1;DAC82,将所述第1数字信号转换为第1模拟信号A1,并将所述第1模拟信号A1 作为所述模拟像素信号的代替而供给至所述像素阵列部10或者所述列处理部26;以及判定电路83,判定所述第1数字信号D1与由所述列处理部从所述第1模拟信号A1转换得到的第2数字信号D2的差分是否在期待值的范围内,所述测试信号生成电路81在摄像动作中的垂直回扫区间所包含的一个水平扫描期间内,执行所述第1数字信号D1的生成动作,所述列处理部26在摄像动作中的所述垂直回扫区间所包含的所述一个水平扫描期间内,执行从所述第1模拟信号A1向第2数字信号D2的转换动作。
由此,能够在摄像动作中进行测试。换言之,不需要设置在与摄像动作时不同的定时进行测试的测试模式。
在此,所述列处理部26还可以具备与所述列ADC相同的内部结构的测试用电路25t,所述第1模拟信号A1作为所述模拟像素信号的代替而供给至所述测试用电路25t。
由此,测试用电路能够作为列ADC(列Analog Digital Converter:列模拟数字转换器)的代表,进行例如AD转换的线性的故障检测。
在此,所述固体摄像装置1具有参考信号生成部27,该参考信号生成部27生成具有随时间变化的斜坡波形的参考信号,所述列AD电路25 具有将所述参考信号与所述模拟像素信号进行比较的电压比较器252、和将与从所述斜坡波形的变化开始到所述电压比较器的判定结果反转为止的时间相应的计数值作为所述数字像素信号输出的计数部254,所述DAC82也可以与参考信号生成部27联动地调整所述第1模拟信号A1的输出增益,使得所述第1模拟信号A1不大于所述斜坡波形的振幅。
在此,所述测试信号生成电路81也可以在摄像动作中的每个垂直回扫区间,或者在摄像动作中的垂直回扫区间内的每个水平扫描期间,使所述第1数字信号D1增加或者减少。
在此,所述测试信号生成电路81也可以反复进行使所述第1数字信号D1从下限值逐渐增加到上限值、或者使所述第1数字信号D1从上限值逐渐减少到下限值的动作,所述给定的范围与所述列AD电路25的输入范围对应。
在此,所述模拟像素信号包括复位电平以及信号电平,所述列AD电路25将所述模拟像素信号的复位电平以及信号电平分别数字化,进行将数字化后的复位电平与数字化后的信号电平的差分作为所述数字像素信号来检测的相关双检测,所述测试信号生成电路81生成包含第1数字值 Dr以及第2数字值Ds的第1数字信号D1,所述一个水平扫描期间包括复位电平读出期间Tr和信号读出期间Ts,所述测试信号生成电路81可以在所述垂直回扫区间所包含的所述一个水平扫描期间内的复位电平读出期间Tr生成所述第1数字值Dr,在所述垂直回扫区间所包含的所述一个水平扫描期间内的信号电平读出期间Ts生成所述第2数字值Ds。
在此,所述测试信号生成电路81也可以生成所述第1数字值Dr作为与电源电压对应的固定值,在摄像动作中的每个垂直回扫区间或者在摄像动作中的垂直回扫区间内的每个水平扫描期间,使所述第2数字值Ds 增加或者减少。
在此,所述测试信号生成电路81也可以在摄像动作中的每个垂直回扫区间或者在摄像动作中的垂直回扫区间内的水平扫描期间,使所述第1 数字值Dr增加或者减少,将所述第2数字值Ds作为表示接地电平的固定值来生成。
在此,所述DAC25将所述第1数字值Dr转换为第1模拟值Ar,将所述第1模拟值Ar作为所述模拟像素信号的复位电平的代替而供给至所述像素阵列部10或者所述列处理部26,将所述第2数字值Ds转换为第 2模拟值As,将所述第2模拟值As作为所述模拟像素信号的信号电平的代替而供给至所述像素阵列部10或者所述列处理部26,所述固体摄像装置1具有生成参考信号的参考信号生成部27,该参考信号具有在所述复位电平读出期间Tr中随时间变化的第1斜坡波形、和在所述信号电平读出期间Ts中随时间变化的第2斜坡波形,所述列AD电路25具有:电压比较器252,在所述垂直回扫区间所包含的所述一个水平扫描期间内的所述复位电平读出期间Tr,将所述第1斜坡波形与所述第1模拟值Ar进行比较,在所述信号电平读出期间Ts,将所述第2斜坡波形与所述第2模拟值As进行比较;以及计数部254,将表示从所述第1斜坡波形的变化开始到所述电压比较器252的判定结果反转为止的时间的第1计数值、和将表示从所述第2斜坡波形的变化开始到所述电压比较器252的判定结果反转为止的时间的第2计数值的差分作为所述数字像素信号来输出。
在此,所述判定电路83也可以是若所述第1数字信号D1与所述第2 数字信号D2的差分在期待值的范围内则判定为正常,若在范围外则判定为异常。
在此,所述测试信号生成电路81按摄像动作中的每个垂直回扫区间或者在摄像动作中的垂直回扫区间内的每个水平扫描期间,使所述第1 数字值Dr以及第2数字值Ds中的至少一方增加或者减少,所述DAC82 的输出增益可以被调整为使所述第1模拟值Ar不大于所述第1斜坡波形的振幅、且使所述第2模拟值As不大于所述第2斜坡波形的振幅。
在此,所述参考信号生成部27具有生成所述参考信号的数字-模拟转换电路,所述测试信号生成电路81在每个摄像动作中的垂直回扫区间或者在摄像动作中的垂直回扫区间内的每个水平扫描期间,使所述第1数字信号D1仅增加或者减少给定步长量,所述给定步长量可以比所述数字- 模拟转换电路中的最小步长量大。
在此,所述测试区域101具有与距所述列处理部26最远的N行对应的测试用的像素电路3,所述测试信号生成电路81也可以在摄像动作中的一个垂直回扫区间内的N个水平扫描期间,使所述第1数字信号增加或者减少N次。
另外,也可以使参考信号生成部27中生成参考控制信号时的增益信号与DAC82的增益信号联动来调整DAC82的最大振幅。
此外,优选使DAC82和参考信号生成部27的参考信号的最大振幅一致,使得能够利用与摄像动作中的模拟像素信号的最大振幅对应的第1 模拟信号进行测试。另外,若预先决定了DAC82的增益,则不需要增益联动。
在此,作为功能安全,若设定了FTTI(容错时间间隔),则也可以是以满足该值的方式决定DAC82的DA分辨率和范围。
(实施方式2)
接下来,对实施方式2中的固体摄像装置1进行说明。
在实施方式2中,对不具备测试用电路25t而将作为测试信号的第1 模拟信号A1供给到多个列AD电路25的结构例进行说明。
图6是表示实施方式2中的固体摄像装置1的结构例的框图。图6 与图1相比,删除了测试用电路25t这一点和追加了选择电路84这一点不同。以下,不反复说明相同的点,以不同点为中心进行说明。
选择电路84具备按多个像素电路3的每列设置的选择器85。
各选择器85选择来自垂直信号线19的模拟像素信号以及来自 DAC82的第1模拟信号A1中的一者并输出到对应的列AD电路25。选择器85的选择取决于来自信号处理单元80的选择控制信号。各选择器 85例如在摄像动作中的垂直扫描期间内的垂直回扫区间所包含的一个以上的水平扫描期间中,选择来自DAC82的第1模拟信号A1,在摄像动作中的垂直扫描期间内的垂直回扫区间以外的水平扫描期间中,选择来自垂直信号线19的模拟像素信号。
根据该结构,从DAC82输出的作为测试信号的第1模拟信号A1被供给至各列的列AD电路25。因此,能够进行所有列的列AD电路25中的AD转换的线性的故障检测等。
如上所述,实施方式2中的固体摄像装置1还具备按所述多个像素电路3的每列设置的选择器85,所述选择器85选择所述模拟像素信号以及所述第1模拟信号A1中的一者并将其输出到对应的列ADC,在摄像动作中的所述垂直回扫区间所包含的所述一个水平扫描期间中,选择所述第 1模拟信号A1,在摄像动作中的所述垂直回扫区间所不包含的一个水平扫描期间中,选择所述模拟像素信号。
由此,能够在摄像动作中进行测试。换言之,不需要设置在与摄像动作时不同的定时进行测试的测试模式。除此之外,能够进行所有列的列 AD电路25中的AD转换的线性的故障检测等。
(实施方式3)
在实施方式3中,对从DAC82将作为测试信号的第1模拟信号A1 作为模拟像素信号的代替而供给至像素阵列部10的结构例进行说明。
图7是表示实施方式3中的固体摄像装置1的结构例的框图。图7 与图1相比,不同点在于:删除了测试用电路25t这一点;像素阵列部 10具有测试区域101这一点;和来自DAC82的测试信号即第1模拟信号 A1经由垂直扫描电路14被供给到测试区域这一点。以下,以不同点为中心进行说明。
像素阵列部10具有由构成多个像素电路3的行中的至少一行的像素电路3所构成的测试区域101。测试区域101内的像素电路3是与其他像素电路3相同的内部结构,可以与图2A相同。
作为来自DAC82的测试信号的第1模拟信号A1经由垂直扫描电路 14被供给至测试区域101内的像素电路3。具体而言,在摄像动作中的所述垂直回扫区间所包含的所述一个水平扫描期间中,对测试区域101内的复位晶体管RS的漏极供给第1模拟信号A1。由此,作为模拟像素信号的代替,第1模拟信号A1经由复位晶体管RS被供给至浮动扩散层FD 以及放大晶体管SF的栅极。
进而,对向测试区域101的第1模拟信号A1的供给进行详细地说明。
图8是表示实施方式3中的垂直扫描电路14的一部分的结构例的电路图。在图8中,仅表示垂直扫描电路14的内部结构中的输出复位电源线φVDCL的电路部分,省略了除此以外的结构。图8的垂直扫描电路 14包括用于向这些复位电源线φVDCL1~φVDCLn、φVDCLt驱动复位电源信号的多个驱动器141。复位电源线φVDCL1~φVDCLn与像素阵列部10内的像素电路3的第1行~第n行的复位晶体管RS的漏极连接。复位电源线φVDCLt与测试区域101内的像素电路3的复位晶体管RS 的漏极连接。与复位电源线φVDCLt连接的驱动器141供给第1模拟信号A1作为电源电压,其结果是,向复位电源线φVDCLt输出第1模拟信号A1。
图9是表示实施方式3中的通常的像素信号的读出动作的时序图。图 9的复位控制线φRS、读出控制信号φTR、选择控制线φSEL与图3A 相同。复位电源线φVDCLi(i为1~n中的任一个)被驱动与选择控制线同样的信号,在所选择的整个期间内使复位晶体管RS的漏极成为高电平或电源电压(VDCL)。
与此相对,图10是表示实施方式3中的测试时的像素信号的读出动作的时序图。即,表示摄像动作中的垂直回扫区间内的测试动作。图10 与图9相比不同点在于,复位电源线φVDCLt的信号不是在由选择控制线φSEL选择的整个期间内为恒定电平,而是成为第1模拟信号的第1 模拟值Ar和第2模拟值As的电平这一点。复位控制线φRS在由选择控制线φSEL选择的整个期间内是高电平。即,复位晶体管RS在通过选择控制线φSEL选择的期间中一直导通。其结果是,第1模拟信号A1被供给至浮动扩散层FD以及放大晶体管SF的栅极。如图10所示,浮动扩散层FD在复位电平读出期间Tr中成为第1模拟值Ar,在信号电平读出期间Ts中成为第2模拟值As。第1模拟值Ar与第2模拟值As的差分成为第1模拟信号A1的值。
图11是表示实施方式3中的测试时的像素信号的读出动作的时序图。图11与图3B相比,复位信号φRS和测试信号的供给目的地不同。以下,以不同点为中心进行说明。
如图10所示,复位信号φRS在与选择信号φSEL相同的期间处于高电平。由此,复位晶体管RS在由选择控制线φSEL选择的期间中始终导通。
作为测试信号的第1模拟信号A1经由复位晶体管RS供给至浮动扩散层FD。与图10相同,浮动扩散层FD在复位电平读出期间Tr中成为第1模拟值Ar,在信号电平读出期间Ts中成为第2模拟值As。
这样,实施方式3中的固体摄像装置1向像素电路3内的浮动扩散层 FD供给作为测试信号的第1模拟信号A1。由此,不仅能够进行列AD电路25的故障检测,还能够进行像素电路的故障检测、垂直信号线19的断线检测以及短路检测。
图12是表示实施方式3中的电压比较器252的结构例的电路图。图 12的电压比较器252具备输入电容元件C1、C2、差动电路252a、输出电路252b以及比较器电流源253。
输入电容元件C1被输入来自垂直信号线19的模拟像素信号。输入电容元件C2被输入参考信号RAMP。
差动电路252a具备四个晶体管T21~T24。来自垂直信号线19的模拟像素信号经由输入电容元件C1输入到晶体管T21的栅极端子。参考信号RAMP经由输入电容元件C2输入到晶体管T22的栅极端子。进而,在差动电路252a上附加有用于对输入电容元件C1、C2进行复位的开关 SW1、SW2。输入电容元件C1、C2在图3A、图3B、图11中被复位信号PSET复位。
比较器电流源253与差动电路252a的晶体管T21、T22的源极端子连接。
如上所述,在实施方式3中的固体摄像装置1中,所述像素阵列部 10具有由构成所述多个像素电路3的行中的至少一行的像素电路3所构成的测试区域101,所述多个像素电路3各自具备:浮动扩散层FD,保持与所述模拟像素信号对应的信号电荷;复位晶体管RS,对所述浮动扩散层FD设定复位电位;以及放大晶体管SF,具有与所述浮动扩散层FD 连接的栅极,并将所述栅极的电位向垂直信号线19输出,所述复位晶体管RS的源极与所述浮动扩散层FD连接,在摄像动作中的所述垂直回扫区间所包含的所述一个水平扫描期间中,所述第1模拟信号A1被供给至所述测试区域101内的所述复位晶体管RS的漏极。
由此,在摄像动作中,不仅能够进行列AD电路25的故障检测,还能够进行像素电路3的故障检测、垂直信号线19的断线检测以及短路检测。
在此,构成所述测试区域101的所述至少一行可以包括距所述列处理部26最远的行。
由此,能够更可靠地进行垂直信号线19的断线检测以及短路检测。
(实施方式4)
在实施方式4中,对在像素阵列部10的列方向的两端设置两个实施方式3中的测试区域的结构例进行说明。
图13是表示实施方式4中的固体摄像装置1的结构例的框图。图13 与图7相比,主要不同点在于,代替列处理部26而具备两个列处理部26A、 26B,以及代替测试区域101而具备两个测试区域101A、101B。以下,以不同点为中心进行说明。
列处理部26A具备与多个像素电路3的列中的半数的列对应的列AD 电路25。半数的列例如可以是奇数列的集合、跳过2列的连续2列的集合、跳过4列的连续4列的集合、行方向的一端侧的连续的半数的列或者另一端侧的连续的半数的列等。
列处理部26B具有与多个像素电路3的列中的剩余半数的列对应的列AD电路25。
列处理部26A和列处理部26B在列方向上夹着像素阵列部10而配置。
像素阵列部10具有测试区域101A和测试区域101B。
测试区域101A由距列处理部26A最远的至少一行中包括的像素电路 3中的与上述半数的列对应的像素电路3构成。
测试区域101B由距列处理部26B最远的至少一行中包括的像素电路 3中的与上述剩余半数的列对应的像素电路3构成。
在摄像动作中的垂直回扫区间所包含的一个水平扫描期间中,第1 模拟信号A1被供给至测试区域101A以及测试区域101B内的复位晶体管RS的漏极。
由此,与实施方式3同样,在摄像动作中,不仅能够进行列AD电路 25的故障检测,还能够进行像素电路3的故障检测、垂直信号线19的断线检测以及短路检测。除此之外,在实施方式4的固体摄像装置1中,由于两个列处理部26A、26B能够并行地同时动作,因此与实施方式1~3 相比能够高速化2倍左右。
如上所述,在实施方式4中的固体摄像装置1中,所述列处理部26 具备与所述多个像素电路3的列中的半数的列对应的第1列处理部26A、和与所述多个像素电路3的列中的剩余半数的列对应的第2列处理部 26B,所述第1列处理部26A和第2列处理部26B在所述列方向上夹着所述像素阵列部10而配置,所述多个像素电路3具有与距所述第1列处理部26A最远的至少一行中的所述半数的列对应的测试用的像素电路3 的第1测试区域101A、和与距所述第2列处理部26B最远的至少一行中的所述剩余半数的列对应的测试用的像素电路3的第2测试区域101B,所述多个像素电路3各自具备:浮动扩散层FD,保持与所述模拟像素信号对应的信号电荷;复位晶体管RS,对所述浮动扩散层FD设定复位电位;以及放大晶体管SF,具有与所述浮动扩散层FD连接的栅极并将所述栅极的电位向垂直信号线19输出,所述复位晶体管RS的源极与所述浮动扩散层FD连接,在摄像动作中的所述垂直回扫区间所包含的所述一个水平扫描期间中,所述第1模拟信号A1被供给至所述第1测试区域 101A以及所述第2测试区域101B内的所述复位晶体管RS的漏极。
由此,在摄像动作中,不仅能够进行列AD电路25的故障检测,还能够进行像素电路3的故障检测、垂直信号线19的断线检测以及短路检测。
(实施方式5)
以下,参照附图,对实施方式5所涉及的摄像装置进行说明。另外,本实施方式所具备的摄像装置具备一个以上的上述实施方式1~4所涉及的固体摄像装置1。以下,说明详细内容。
图14A是表示实施方式5所涉及的摄像装置的结构例的框图。图14A 的摄像装置具备CIS(CMOS Image Sensor:CMOS图像传感器)91、ISP (Image Signal Processor:图像信号处理器)92以及监视器93,例如是数码照相机、智能手机的照相机。
CIS91是各实施方式所示的固体摄像装置1。
ISP92接收来自CIS91的图像信号,进行图像的放大、缩小、压缩编码、解码等的图像处理。
监视器93是摄像时用户确认用的监视器。
另外,CIS91和ISP92可以是一个芯片的SoC(System on Chip:片上系统)90,也可以是不同的芯片。在CIS91和ISP92为不同芯片的情况下,信号处理部80可以设置于CIS91,也可以设置于CIS92。
此外,信号处理部80的一部分也可以不是通过电路而是通过软件来实现。
进而,图14B是表示实施方式5所涉及的摄像装置的其他结构例的框图。图14B的摄像装置具备CIS(CMOS Image Sensor)91、ISP(Image Signal Processor)92、传感器94、传感器ECU(Electronic Control Unit:电控单元)95、警告部96以及控制部97,例如是搭载于机动车的照相机系统。
CIS91和ISP92与图14A相同。
传感器94例如是测距用的雷达(radar)传感器、测距用的激光雷达 (Lidar:LightDetection and Ranging)传感器。
传感器ECU95控制接收来自ISP92、传感器94的信号的警告部96 以及控制部97。
警告部96例如是机动车的仪表板内的各种状态显示灯、警告灯等。
控制部97例如控制使机动车的方向盘、制动器等移动的制动器等。
另外,图14B的摄像装置可以与观测系统、ADAS(Advanced Driver AssistanceSystem:先进驾驶辅助系统)、自动驾驶等的感测系统对应,在观测系统中与监视器连接,在所述感测系统中经由传感器ECU,实施警告或者控制(转向、制动器等)。
图15A是表示实施方式5所涉及的摄像装置向机动车M1的搭载例的图。图15B是表示实施方式5所涉及的图15A 的搭载例中的摄像范围的一例的图。
在图15A中,例如图14A的摄像装置分别安装于多个安装位置C1~ C9。安装位置C1是机动车M1的前方部分。安装位置C2是机动车M1 的车身左侧部分。安装位置C3是机动车M1的车身右侧部分。安装位置 C4是左侧车门后视镜。安装位置C5是右侧车门后视镜。安装位置C6是室内镜。安装位置C7是机动车M1的后方中央部分。安装位置C8是机动车M1的后方左侧部分。安装位置C9是机动车M1的后方右侧部分。
此外,图15B所示的摄像范围S1~S9对应于安装位置C1~C9的摄像照相机。如图15A、图15B所示,作为观测用照相机、传感用照相机的摄像装置根据摄像的对象范围,能够将输送设备(车辆、机动车)的前方、周围、侧部、后部、智能后端设为安装位置。
如上所述,实施方式5中的摄像装置具备上述的固体摄像装置1,构成观测系统、ADAS(先进驾驶辅助系统)的感测系统以及自动驾驶的感测系统中的任一个系统。
在此,所述摄像装置也可以搭载于所述输送设备的前方、左侧、右侧、室内镜中的一处以上。
(其他实施方式)
以上,基于上述实施方式对本公开的固体摄像装置以及使用了该固体摄像装置的摄像装置进行了说明,但本公开的固体摄像装置以及使用了该固体摄像装置的摄像装置并不限定于上述实施方式。通过对上述实施方式中的任意的结构要素组合而实现的其他实施方式、在不脱离本公开的主旨的范围内对上述实施方式实施本领域技术人员想到的各种变形而得到的变形例、本公开的固体摄像装置以及内置有使用该摄像装置的各种设备也包括在本公开中。
产业上的可利用性
本公开能够用于固体摄像装置以及摄像装置。
符号说明
1 固体摄像装置,
3 像素电路,
10 像素阵列部,
12 水平扫描电路,
14 垂直扫描电路,
15 水平扫描线组,
18 水平信号线,
19 垂直信号线,
20 定时控制部,
25 列AD电路,
26 列处理部,
27 参考信号生成部,
80 信号处理部,
81 测试信号生成电路,
82 DAC,
83 判定电路,
84 选择电路,
85 选择器。