CN110012618B - 一种叠层片式电子元器件的加工方法 - Google Patents

一种叠层片式电子元器件的加工方法 Download PDF

Info

Publication number
CN110012618B
CN110012618B CN201910127460.3A CN201910127460A CN110012618B CN 110012618 B CN110012618 B CN 110012618B CN 201910127460 A CN201910127460 A CN 201910127460A CN 110012618 B CN110012618 B CN 110012618B
Authority
CN
China
Prior art keywords
carbon
based sacrificial
electronic component
cutting
chip electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910127460.3A
Other languages
English (en)
Other versions
CN110012618A (zh
Inventor
苏柯铭
李志龙
李威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Shunluo Tantalum Capacitor Electronics Co ltd
Original Assignee
Dongguan Shunluo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Shunluo Electronics Co Ltd filed Critical Dongguan Shunluo Electronics Co Ltd
Priority to CN201910127460.3A priority Critical patent/CN110012618B/zh
Publication of CN110012618A publication Critical patent/CN110012618A/zh
Application granted granted Critical
Publication of CN110012618B publication Critical patent/CN110012618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)

Abstract

本发明公开了一种叠层片式电子元器件的加工方法，包括如下步骤：S1、在多层基板的上下表面分别叠压至少一层碳基牺牲片，所述多层基板由多个表面印刷有电路的单层生瓷片加工而成；S2、将所述步骤S1形成的产品进行等静压处理；S3、将经过步骤S2的等静压后的产品切割成单个元件；S4、将经过步骤S3切割后的产品进行烧结，所述碳基牺牲片在烧结过程中完全分解消失后，得到所述叠层片式电子元器件。本发明的方法可以防止切割损伤，无需在生产线增加新的设备，具有成本低、效率高等优点，适合现有的叠层片式电子元器件的大批量加工。

Description

一种叠层片式电子元器件的加工方法
技术领域
本发明涉及电子元器件的加工，尤其是涉及一种叠层片式电子元器件的加工方法。
背景技术
低温共烧陶瓷(Low Temperature Co-fired Ceramic，LTCC)技术是近年发展起来的令人瞩目的整合组件技术，已经成为无源集成的主流技术，具有一致性好，精度高的优点。LTCC生产过程中，层压是实现单层生瓷印刷电路到多层电路坯体成型的重要步骤，同时也是影响表面形貌的重要工序。但现有技术中的层压后的基板由于材料强度不足，或者层压工艺的影响，在后续切割工序中易在基板表面附近产生缺损现象，此现象影响了加工成型器件的外观以及可靠性。
发明内容
有鉴于此，本发明的目的在于提供一种叠层片式电子元器件的加工方法，其可以防止切割缺损。
本发明的目的通过下述技术方案实现：
一种叠层片式电子元器件的加工方法，包括如下步骤：
S1、在多层基板的上下表面分别叠压至少一层碳基牺牲片，所述多层基板由多个表面印刷有电路的单层生瓷片加工而成；
S2、将所述步骤S1形成的产品进行等静压处理；
S3、将经过步骤S2的等静压后的产品切割成单个元件；
S4、将经过步骤S3切割后的产品进行烧结，所述碳基牺牲片在烧结过程中完全分解消失后，得到所述叠层片式电子元器件。
优选地，所述多层基板的上下表面的每层碳基牺牲片的厚度各自独立地为0.05～0.2mm。
优选地，所述碳基牺牲片由如下步骤制得：
A.将如下重量比的各组分：石墨粉:粘合剂:分散剂＝40～50:5～6:1加入溶剂中制成浆料，所述浆料的粘度在17～23s范围内；
B.将所述浆料流延在一基底上，待所述溶剂干燥后，去除所述基底，得到所述碳基牺牲片。
优选地，所述步骤S2中等静压处理的压力在10～30MPa。
优选地，所述步骤S4中的烧结采用压烧工艺，烧结温度为890～905℃。
优选地，所述步骤S1中的叠压采用真空热叠压工艺，其中，温度为55～70℃、真空度为-100.0～-100.6KPa。
优选地，所述多层基板的上下表面的碳基牺牲片各自独立地为2层。
优选地，所述溶剂是醋酸丙酯与异丁醇按重量比1:3配置而成。
优选地，所述粘合剂为丙烯酸树脂、乙基纤维素或PVB树脂；所述分散剂为表面活性剂1757。
优选地，所述浆料中，石墨粉、溶剂、粘合剂和分散剂的重量比为：石墨粉:溶剂:粘合剂:分散剂＝40:50:5.3:1。
本发明的有益效果包括：本发明采用碳基牺牲片直接叠压在多层基板的上下表面，可以在切割过程中有效保护基板表面，避免其产生缺损外观不良而影响器件的外观和可靠性，且碳基牺牲片在后续烧结过程中可以稳定的移除，不会影响基板后续的加工。本发明的方法可以防止切割损伤，无需在生产线增加新的设备，具有成本低、效率高等优点，适合现有的叠层片式电子元器件的大批量加工。
附图说明
图1是本发明具体实施方式的流程示意图。
具体实施方式
以下结合附图对本发明的原理以及特征进行描述，所举的实例只用于解释本发明，并非用于限定本发明的范围。
需要说明的是，本实施例中的左、右、上、下、顶、底等方位用语，仅是互为相对概念，或是以产品的正常使用状态为参考的，而不应该认为是具有限制性的。
如图1所示，一种叠层片式电子元器件(以下简称“元器件”)的加工方法，在具体实施方式中，所述加工方法包括如下步骤：
S1、在多层基板的上下表面分别叠压至少一层碳基牺牲片，所述多层基板由多个表面印刷有电路的单层生瓷片加工而成，具体地，可以包括如下步骤：
S1.1、流延得到单层生瓷片(如LTCC单层生瓷片)101，在表面加工印刷电路，然后烘干；
S1.2、通过等静压的方法将多个单层生瓷片加工成多层基板102，其中，等静压的压力在10～30MPa，所述“多层”优选3～50层；
S1.3、在多层基板的上下表面分别叠压至少一层(优选为2层)碳基牺牲片103；其中，优选地，碳基牺牲片由如下步骤制得：
A.将如下重量比的各组分：石墨粉:粘合剂:分散剂＝40～50:5～6:1加入溶剂中制成浆料，所述浆料的粘度在17～23s范围内；
B.将所述浆料流延在一基底上，待所述溶剂干燥后，去除所述基底，得到所述碳基牺牲片。
具体在本例中，所述溶剂是醋酸丙酯与异丁醇按重量比1:3配置而成，粘合剂为PVB树脂(SEKISUI公司生产的商品名BM-SZ的PVB树脂)，分散剂为表面活性剂1757(ICI公司生产的产品代号为1757的表面活性剂)，将石墨粉:溶剂:粘合剂:分散剂＝40:50:5.3:1配置成粘度为17～23s(使用标准粘度杯测试)范围内的浆料后流延在PET膜上，待溶剂干燥后，去除PET膜，得到厚度为0.05～0.2mm的碳基牺牲片。
叠压可以采用真空热叠压工艺，其中，温度为55～70℃、真空度为-100.0～-100.6KPa。
S2、将所述步骤S1形成的产品进行等静压处理；其中，优选地，等静压处理的压力在10～30MPa。
S3、将经过步骤S2的等静压后的产品切割成单个元件104；具体来说，可以使用透气纸作为切割垫材进行切割，切割形成的单个元件中，碳基牺牲片103仍保留在单个元件的上下表面，在切割过程中，即使会造成缺损，通过50倍的体视显微镜观察可见其缺损部分也只发生在碳基牺牲片部分，多层基板不会有缺损。
S4、将经过步骤S3切割后的产品(即各单个元件104)进行烧结，碳基牺牲片在烧结过程中完全分解消失后，得到叠层片式电子元器件106。其中，优选地，采用压烧工艺，在单个元件表面施加用于对单个元件施加重力的氧化铝板105，单个元件采用匣钵进行装载，烧结温度为890～905℃，碳基牺牲片在烧结过程中完全分解，不会在多层基板的表面形成残留，对元器件的表面外观和可靠性不会造成不良影响。
将经过上述加工处理的元器件在50倍的体视显微镜下观察，其边缘未见有瓷体缺损，且其表面没有碳残留。作为比较，将在加工过程中不使用碳基牺牲片所制成的元器件同样在50倍的体视显微镜下观察，可以看到元器件的表面边缘位置会有切割损伤。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (5)

1.一种叠层片式电子元器件的加工方法，其特征是，包括如下步骤：
S1、在多层基板的上下表面分别叠压至少一层碳基牺牲片，所述多层基板由多个表面印刷有电路的单层生瓷片加工而成，所述碳基牺牲片由如下步骤制得：
A. 将如下重量比的各组分：石墨粉:溶剂:粘合剂:分散剂=40:50:5.3:1制成浆料，所述浆料的粘度在17~23s范围内，其中，所述溶剂是醋酸丙酯与异丁醇按重量比1:3配置而成，所述粘合剂为PVB树脂，所述分散剂为表面活性剂1757；
B.将所述浆料流延在一基底上，待所述溶剂干燥后，去除所述基底，得到所述碳基牺牲片；
S2、将所述步骤S1形成的产品进行等静压处理；
S3、将经过步骤S2的等静压后的产品切割成单个元件，切割形成的单个元件中，所述碳基牺牲片仍保留在单个元件的上下表面，所述碳基牺牲片可以在切割过程中有效保护基板表面，即在切割过程中，即使会造成缺损，其缺损部分也只发生在所述碳基牺牲片上，所述多层基板不会有缺损；
S4、将经过步骤S3切割后的产品采用压烧工艺进行烧结，烧结温度为890~905℃，所述碳基牺牲片在烧结过程中完全分解消失后，得到所述叠层片式电子元器件；
所述方法可以防止切割损伤。
2.如权利要求1所述的叠层片式电子元器件的加工方法，其特征是，所述多层基板的上下表面的每层碳基牺牲片的厚度各自独立地为0.05~0.2mm。
3.如权利要求1所述的叠层片式电子元器件的加工方法，其特征是，所述步骤S2中等静压处理的压力在10~30MPa。
4.如权利要求1所述的叠层片式电子元器件的加工方法，其特征是，所述步骤S1中的叠压采用真空热叠压工艺，其中，温度为55~70℃、真空度为-100.0~-100.6KPa。
5.如权利要求1所述的叠层片式电子元器件的加工方法，其特征是，所述多层基板的上下表面的碳基牺牲片各自独立地为2层。
CN201910127460.3A 2019-02-20 2019-02-20 一种叠层片式电子元器件的加工方法 Active CN110012618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910127460.3A CN110012618B (zh) 2019-02-20 2019-02-20 一种叠层片式电子元器件的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910127460.3A CN110012618B (zh) 2019-02-20 2019-02-20 一种叠层片式电子元器件的加工方法

Publications (2)

Publication Number Publication Date
CN110012618A CN110012618A (zh) 2019-07-12
CN110012618B true CN110012618B (zh) 2021-01-29

Family

ID=67165960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910127460.3A Active CN110012618B (zh) 2019-02-20 2019-02-20 一种叠层片式电子元器件的加工方法

Country Status (1)

Country Link
CN (1) CN110012618B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113179581B (zh) * 2021-04-28 2023-12-29 深圳振华富电子有限公司 Ltcc器件及其制造方法
CN115321954B (zh) * 2022-08-09 2023-07-07 广东环波新材料有限责任公司 陶瓷基板的制备方法以及低温共烧陶瓷基板
CN115557795A (zh) * 2022-09-07 2023-01-03 广东环波新材料有限责任公司 一种低温共烧陶瓷基板烧平方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212894A (ja) * 1988-06-30 1990-01-17 Taiyo Yuden Co Ltd セラミック配線基板の裁断方法
JP3419932B2 (ja) * 1994-12-09 2003-06-23 株式会社村田製作所 積層電子部品の製造方法
JPH1065337A (ja) * 1996-08-13 1998-03-06 Sumitomo Kinzoku Electro Device:Kk 多層セラミック回路基板の製造方法
JP2001044064A (ja) * 1999-07-28 2001-02-16 Matsushita Electric Ind Co Ltd セラミック電子部品の製造方法
JP2011151281A (ja) * 2010-01-25 2011-08-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2012052038A (ja) * 2010-09-01 2012-03-15 Nitto Denko Corp 電子部品製造工程用仮固定シート
CN104355303A (zh) * 2014-10-22 2015-02-18 合肥杰事杰新材料股份有限公司 一种高导电、导热碳材料薄膜及其成型工艺
CN106145944A (zh) * 2015-04-01 2016-11-23 合肥杰事杰新材料股份有限公司 一种高导电、导热和高强度碳材料薄膜及其制备方法
JP6508156B2 (ja) * 2016-09-26 2019-05-08 株式会社村田製作所 積層型電子部品の製造方法
CN108455982A (zh) * 2018-03-28 2018-08-28 天津大学 一种超薄型陶瓷流延方法及其设备系统

Also Published As

Publication number Publication date
CN110012618A (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
CN110012618B (zh) 一种叠层片式电子元器件的加工方法
EP0479219B1 (en) Method for reducing shrinkage during firing of ceramic bodies
CN107266083B (zh) 零收缩ltcc多层陶瓷基板的制备方法
CN101416570B (zh) 多层陶瓷基板及其制造方法以及电子器件
EP0144046B1 (en) Process for forming a mettallurgical pattern with a densified surface on or in a sintered dielectric substrate
US5470412A (en) Process for producing a circuit substrate
JP3470959B2 (ja) セラミック構造体およびその形成方法
JP2006237266A (ja) 電子部品の製造方法
WO2004088686A1 (ja) 積層セラミック電子部品の製造方法
EP2120522A1 (en) Method for the production of laminated ceramic electronic parts
JP2004323306A (ja) 焼失性シートおよびそれを用いたセラミック積層体の製造方法
JP2729731B2 (ja) セラミックス多層基板の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
US6733822B2 (en) Process for producing sintered aluminum nitride furnished with via hole
JP4595199B2 (ja) 多層セラミック基板の製造方法
US8241449B2 (en) Method for producing ceramic body
JP4095468B2 (ja) ガラスセラミック基板の製造方法
JP4038616B2 (ja) 多層セラミック基板の製造方法
JP4721742B2 (ja) 電子部品の製造方法
JP2003273515A (ja) セラミックの低温焼結の間の収縮を低減するための方法および抑制層
CN115745577B (zh) 一种超薄低温烧结陶瓷基板的制备方法
JP3872283B2 (ja) ガラスセラミック基板の製造方法
KR101292040B1 (ko) 저온동시소성세라믹스 기판의 제조방법
US8754742B2 (en) Multilayer ceramic substrate and method for producing the same
JP4645962B2 (ja) 多層セラミック基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201117

Address after: Building A5, No.28, Tangqing West Road, Shitan Pu, Tangxia Town, Shenzhen City, Guangdong Province 523710

Applicant after: Dongguan shunluo Electronics Co.,Ltd.

Address before: 518110 Guanlan Industrial Park, Shunluo, Dafuyuan Industrial Zone, Guanlan Street, Longhua New District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen Sunlord Electronics Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221202

Address after: 523716 Building 1, No. 28, Tangqing West Road, Shitanpu, Tangxia Town, Dongguan City, Guangdong Province

Patentee after: Dongguan Shunluo Tantalum Capacitor Electronics Co.,Ltd.

Address before: 523710 A5 / F, 28 Tangqing West Road, shitanpu, Tangxia Town, Shenzhen City, Guangdong Province

Patentee before: Dongguan shunluo Electronics Co.,Ltd.