CN109995362A - 锁相环集成电路 - Google Patents

锁相环集成电路 Download PDF

Info

Publication number
CN109995362A
CN109995362A CN201811618269.0A CN201811618269A CN109995362A CN 109995362 A CN109995362 A CN 109995362A CN 201811618269 A CN201811618269 A CN 201811618269A CN 109995362 A CN109995362 A CN 109995362A
Authority
CN
China
Prior art keywords
circuit
vco
integrated circuit
pll
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811618269.0A
Other languages
English (en)
Other versions
CN109995362B (zh
Inventor
S·J·丹弗苏瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN109995362A publication Critical patent/CN109995362A/zh
Application granted granted Critical
Publication of CN109995362B publication Critical patent/CN109995362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Abstract

本申请涉及锁相环集成电路，并公开一种集成电路，其包括锁相环(PLL)电路(116)、压控振荡器(VCO)电路(134)以及接口电路(126)。PLL电路(116)包括参考信号输入端(102)、参考分频器电路(104)、参考信号输出端(122)、开关(106)、相位检测器(108)、电荷泵(110)以及控制电压输出端(136)。参考分频器电路(104)耦合到参考信号输入端(102)。开关(106)耦合到参考分频器电路(104)和参考信号输出端(122)。开关(106)被配置为可切换地将参考分频器电路(104)连接到参考信号输出端(122)。VCO电路(134)包括控制电压输入端(120)、VCO(118)、校准电路(132)以及校准输入/输出(I/O)端(130)。VCO(118)耦合到控制电压输入端(120)。校准电路(132)耦合到VCO(118)。校准I/O端(130)耦合到校准电路(132)。

Description

锁相环集成电路
相关申请的交叉引用
本申请要求于2017年12月29日提交的名称为“Phase Locked Loop IntegratedCircuit”的美国临时专利申请号62/611,796的优先权，所述专利申请通过引用以其整体并入本文。
背景技术
锁相环(PLL)是一种广泛用于各种电子装置的构建块。PLL是一种相位反馈系统，其包括反馈路径中的相位检测器、低通滤波器和压控振荡器(VCO)。当回路没有参考信号时，压控振荡器以自由运行的频率操作。如果施加参考信号，通常通过晶体控制振荡器来施加，则相位检测器将输入参考的相位和频率与通过分割从其产生的信号的VCO的信号相比较，并且生成与两个信号中的差值相关的误差电压。然后误差电压被滤波，且应用于VCO的控制，从而在减少两个信号之间的频率差的方向上改变VCO的频率。当两个信号的频率变得足够接近时，系统的负反馈性质导致系统与输入信号锁定。一旦锁定，除了需要有限的相位差来生成校正的误差电压以将VCO频率偏移到输入信号频率之外，VCO频率和相位与参考信号的频率对准，从而保持系统锁定。
发明内容
本文公开了用于振荡器中的集成电路，该振荡器提供了减少的伪信号振幅。在第一示例中，集成电路包括锁相环(PLL)电路、压控振荡器(VCO)电路和接口电路。PLL电路包括参考信号输入端、参考分频器电路、参考信号输出端、开关、相位检测器、电荷泵和控制电压输出端。参考分频器电路耦合到参考信号输入端。开关耦合到参考分频器电路和参考信号输出端。开关被配置为可切换地将参考分频器电路连接到参考信号输出端。相位检测器耦合到参考分频器电路。电荷泵耦合到相位检测器。控制电压输出端耦合到电荷泵。VCO电路包括控制电压输入端、VCO、校准电路和校准输入/输出(I/O)端。VCO耦合到控制电压输入端。校准电路耦合到压控振荡器。校准I/O端耦合到校准电路。接口电路包括校准控制输出端。
在另一示例中，振荡器系统包括第一集成电路和第二集成电路。第二集成电路和第一集成电路包括相同的电路。第一集成电路和第二集成电路中的每个包括PLL电路、VCO电路以及接口电路。第一集成电路的PLL电路耦合到第二集成电路的压控振荡器电路。第一集成电路的接口电路控制第二集成电路的VCO电路的校准。
在进一步示例中，振荡器系统包括第一集成电路和第二集成电路。第二集成电路和第一集成电路包括相同的电路。第一集成电路和第二集成电路中的每个包括PLL电路和VCO电路。PLL电路包括参考频率输入端、参考分频器电路、参考信号输出端，以及开关。该开关被配置为可切换地将参考分频器电路的输出连接到参考信号输出端。第一集成电路的PLL电路耦合到第二集成电路的压控振荡器电路。第一集成电路的参考信号输出端耦合到第二集成电路的参考频率输入端。
附图说明
为了详细描述各种示例，现将参考附图，在附图中：
图1示出根据各种示例的减少伪音调的锁相环(PLL)/压控振荡器(VCO)集成电路的框图；
图2示出根据各种示例的利用为自动数字VCO校准而配置的PLL/VCO集成电路的两个实例实施的基于PLL的振荡器电路的框图；
图3示出根据各种示例的利用为外部模拟VCO校准而配置的PLL/VCO集成电路的两个实例实施的基于PLL的振荡器电路的框图；以及
图4示出根据本公开的适用于PLL/VCO集成电路中的VCO的框图。
具体实施方式
贯穿本说明书及权利要求中的某些术语已被用于指代特定的系统组件。如本领域技术人员将理解的，不同方可以通过不同名称指代组件。本文档不旨在区分名称不同而功能相同的组件。在本公开及权利要求中，术语“包括”和“包含”为开放式使用的，并且因此应该被理解为意指“包括但不限于…”。另外，术语“耦合”或“耦接”旨在意指间接或直接的有线或无线的连接。因此，如果第一装置耦合到第二装置，则此连接可以是通过直接连接或通过经由其它装置和连接的间接连接。“基于”的记载旨在意指“至少部分地基于”。因此，如果X基于Y，则X可以是Y和任意数量的其它因素的函数。
虽然锁相环(PLL)被广泛地使用并且提供了频率生成的灵活方法，但采用PLL的振荡器电路并不是没有问题。分数PLL在保持相位检测器高频率时，实现高频率分辨率步进和改进的锁定时间，以确保更低的频带噪声，但引入了必须小心管理的伪音调。
VCO频率范围取决于与所需性能和技术相关的各种因素。较宽频率范围的VCO通常显示出关于相位噪声的降低的性能。一些集成电路包括具有粗调谐的多核VCO，以允许集成电路在减少相位噪声的同时，覆盖大的频率范围。此类集成电路包括PLL和VCO两者以允许无缝粗调整和校准。然而，此类集成电路在PLL和VCO之间遭受相对低的隔离，其增加了电路之间通过基板、接合线和/或封装的不期望信号的交叉耦合。此种交叉耦合是限制集成电路的性能的伪音调的重要来源。在一些情况下，伪音调不能够被滤波，且限制集成电路的性能。
本公开的实施方式包括减少PLL振荡器电路中伪音调的集成电路，这继而改进了整体电路性能。本文公开的集成电路包括同一管芯上的PLL电路和VCO电路。PLL和VCO电路允许集成电路的两个实例互相连接，使得集成电路的一个实例实施PLL功能，并且集成电路的另一个实例实施VCO功能。经由两个集成电路中的一个集成电路的控制接口，提供集成电路的两个实例的控制及校准。因此，使用集成电路中的两个集成电路实施的振荡器提供了在VCO和PLL电路之间的空间隔离，这减少了交叉耦合及伪音调，同时允许振荡器经由单个接口被校准及控制。
图1示出根据各种示例的减少伪音调的PLL/VCO集成电路100的框图。PLL/VCO集成电路100包括PLL电路116、VCO电路134以及接口电路126。接口电路126包括允许PLL/VCO集成电路100与外部装置和系统通信的通信电路。在各种实施方式中，通信是串行、并行、单向或双向的，并且符合各种标准中的任一种。例如，在各种示例中，接口电路126包括符合内部集成电路标准、串行外围接口标准等实施串行通信的电路。PLL/VCO集成电路100包括校准控制输出端128，由接口电路126接收的校准信息和/或其它信息通过校准控制输出端128被传达到PLL/VCO集成电路100外部的装置(例如，PLL/VCO集成电路100的另一个实例)。
PLL电路116包括参考信号输入端102、参考分频器电路104、校准参考开关106、参考信号输出端122、相位检测器108、电荷泵110、反馈分频器114以及增量求和(delta-sigma)调制器112。参考信号输入端102包括导电结构(例如，引脚、焊盘或球)，以用于将PLL/VCO集成电路100连接到外部参考信号源(诸如晶体振荡器)。参考信号输入端102耦合到参考分频器电路104。参考分频器电路104包括对经由参考信号输入端102接收的参考信号的频率进行乘法或除法运算的电路。在一些实施方式中，由参考分频器电路104应用的各种乘数和/或除数值经由接口电路126可编程。
校准参考开关106和相位检测器108耦合到参考分频器电路104的输出。校准参考开关106可切换地将参考分频器电路104的输出连接到参考信号输出端122。参考信号输出端122包括导电结构(例如，引脚、焊盘或球)，以用于将分频器电路104的输出连接到外部装置。在一些实施方式中，在校准PLL/VCO集成电路100外部的PLL/VCO集成电路100的实例的VCO电路期间，校准参考开关106闭合，从而将参考分频器电路104的参考信号输出提供到PLL/VCO集成电路100的外部实例，以用于VCO校准。类似地，校准参考开关106在VCO校准完成时断开。校准参考开关106的断开和闭合通过经由接口电路126接收的信息进行控制。例如，当经由接口电路126接收的信息表明将开始校准时，接口电路126闭合校准参考开关106，以将参考分频器电路104的参考信号输出连接到参考信号输出端122。
相位检测器108将参考分频器电路104的参考信号输出与反馈分频器114的反馈信号输出相比较。相位检测器108的输出表示反馈分频器114的反馈信号输出相对于参考分频器电路104的参考信号输出的相位/频率误差。由相位检测器108生成的误差信号驱动电荷泵110。电荷泵110基于从相位检测器108接收的误差信号而产生电压，该电压经由连接到电荷泵输出端136(本文也指控制电压输出端136)和VCO控制电压输入端120的外部、内部或部分集成的低通滤波器以用于驱动VCO电路134。电荷泵110的输出耦合到电荷泵输出端136。电荷泵输出端136包括导电结构(例如，引脚、焊盘或球)，以用于将电荷泵110连接到诸如低通滤波器的电路。
反馈分频器114经由接口电路126以可编程数值集合对VCO电路134的输出进行分频。在其中VCO电路134在PLL/VCO集成电路100外部的情况下，VCO电路134的输出经由反馈输入端138接收。反馈输入端138包括用于将反馈分频器114连接到外部装置的导电结构(例如，引脚、焊盘或球)。增量求和调制器112改变反馈分频器114应用的除数，以允许通过反馈分频器114的非整数除法。
VCO电路134包括VCO 118、VCO控制电压输入端120以及VCO输出端124。VCO控制电压输入端120包括用于将VCO 118连接到控制电压源(例如经由低通滤波器)的导电结构(例如，引脚、焊盘或球)。VCO输出端124包括用于将VCO 118的输出连接到外部装置的导电结构(例如，引脚、焊盘或球)。VCO 118经由驱动器140耦合到VCO输出端124。VCO 118的一些实施方式包括多个VCO，其可例如基于待由VCO 118输出的所选频率进行选择以提供VCO 118的信号输出。VCO 118还耦合到VCO控制电压输入端120，并且由VCO 118生成的输出信号146的频率由通过PLL/VCO集成电路100在VCO控制电压输入端120处接收的控制电压(Vtune)控制。
VCO电路134还包括校准电路132。在一些实施方式中，校准电路132是PLL电路116的组件，或者PLL/VCO集成电路100的子系统，该子系统与PLL电路116和VCO电路134分离。校准电路132调整VCO 118的操作，以产生期望的输出频率。例如，给定期望的输出频率，校准电路132选择多个VCO中的一个以提供VCO 118的输出。校准电路132将VCO 118的输出频率(例如，应用粗调整的多个VCO中的每个VCO)与经由参考信号输入端102接收的参考频率相比较，并且选择电容器以应用于VCO 118。为了选择用于连接到VCO 118的电容器，校准电路132将VCO 118与电荷泵110断开，因此由电荷泵110生成的控制电压不改变VCO 118的频率。在VCO 118与电荷泵110断开的情况下，校准电路132比较(例如，经由相位检测器108)VCO118的输出频率与在参考信号输入端102处接收的参考频率，并且反复地向VCO 118应用不同的电容器(例如，不同的电容值)，直到获得最佳频率匹配。VCO 118包括多个电容器，该多个电容器可切换地连接到VCO 118的多个VCO中的每个，以调整VCO 118的输出频率。在电容器选择期间，在一些实施方式中，应用于在参考信号输入端102处接收的参考频率的除数被设置为一。校准电路132还调整VCO 118的输出的振幅作为VCO校准的一部分。
图4示出VCO 118的示例的框图。VCO 118包括VCO 402和电容器组408。VCO 402包括多个VCO。例如，在图4中，示出了VCO 404和VCO 406。VCO 402的各种实施方式包括两个以上VCO。校准信号144包括选择VCO402中的一个VCO以用于操作的VCO选择信号。
电容器组408耦合到VCO 402。电容器组408包括多个电容器。例如，在图4中，示出了电容器410和电容器412。电容器组408的各种实施方式包括两个以上电容器。可以选择电容器组408的一个或多个电容器用于连接到所选的VCO(例如，VCO 404)，以调整所选VCO的操作频率。校准信号144包括选择电容器组408的一个或多个电容器以用于连接到所选VCO的电容器选择信号。
现在回到图1，校准电路132连接到校准输入/输出(I/O)端130。校准信息经由校准I/O端130提供到校准电路132。例如，在一些实施方式中，PLL/VCO集成电路100的校准I/O端130外部连接到相同PLL/VCO集成电路100的校准控制输出端128或不同PLL/VCO集成电路100的校准控制输出端128，以接收经由接口电路126接收的校准信息(诸如期望的频率)。类似地，在一些实施方式中，校准电路132经由校准I/O端130向接口电路126提供校准状态(例如，校准完成)或其它信息。
图2示出根据各种示例的利用为自动数字VCO校准而配置的PLL/VCO集成电路100的两个实例实施的基于PLL的振荡器电路200的框图。为便于说明，在基于PLL的振荡器电路200中，PLL/VCO集成电路100的第一实例被标识为PLL/VCO集成电路202，并且PLL/VCO集成电路100的第二实例被标识为PLL/VCO集成电路204。在基于PLL的振荡器电路200中，PLL/VCO集成电路202的PLL电路116提供PLL功能，PLL/VCO集成电路202的接口电路126提供通信接口功能，并且PLL/VCO集成电路204的VCO电路134提供VCO功能。在基于PLL的振荡器电路200中不使用PLL/VCO集成电路202的VCO电路134。在PLL/VCO集成电路204中，PLL电路116不用于控制VCO 118。不使用PLL/VCO集成电路204的接口电路126。
基于PLL的振荡器电路200最小化了两个基于PLL的振荡器电路之间的相互连接。PLL/VCO集成电路202的校准控制输出端128连接到PLL/VCO集成电路204的校准I/O端130，以形成数字通信链路210，该数字通信链路210使PLL/VCO集成电路202和PLL/VCO集成电路204之间能够进行数字通信。PLL/VCO集成电路202不向PLL/VCO集成电路204提供参考振荡器信号，并且PLL/VCO集成电路202的参考信号输出端122不连接到PLL/VCO集成电路204的参考信号输入端102。PLL/VCO集成电路202的电荷泵输出端136耦合到PLL/VCO集成电路204的VCO控制电压输入端120，以将由PLL/VCO集成电路202的电荷泵110生成的控制电压提供到PLL/VCO集成电路204的VCO 118。PLL/VCO集成电路204的VCO输出端124连接到PLL/VCO集成电路202的反馈输入端138，以将VCO 118的输出作为反馈提供到PLL/VCO集成电路202的PLL电路116。
在基于PLL的振荡器电路200中，控制器206(例如，微控制器)耦合到PLL/VCO集成电路202的接口电路126，并且参考信号源208(例如，参考振荡器)耦合到PLL/VCO集成电路202的参考信号输入端102。为了操作基于PLL的振荡器电路200，控制器206经由接口电路126与PLL/VCO集成电路202通信，并将PLL/VCO集成电路202设置成以数字主模式操作。将PLL/VCO集成电路202设置成以数字主模式操作包括将PLL/VCO集成电路202触发为经由数字通信链路210与PLL/VCO集成电路204通信，这使PLL/VCO集成电路204处于从属模式。在一些实施方式中，将PLL/VCO集成电路202设置成以数字主模式操作包括根据数字主模式中的操作需要，对PLL/VCO集成电路202和PLL/VCO集成电路204的各种功能块切换电源。例如，在PLL/VCO集成电路202中，PLL电路116的电路(校准参考开关106除外)通电，并且VCO电路134的电路断电。在PLL/VCO集成电路204中，VCO电路134的电路通电，并且PLL电路116的电路断电。
为校准PLL/VCO集成电路204的VCO 118，由控制器206提供的配置信息被PLL/VCO集成电路202的接口电路126接收。配置信息包括待应用于PLL电路116的电路的各种设置，诸如参考分频器电路104、电荷泵110、增量求和调制器112以及反馈分频器114的设置，并且还包括PLL/VCO集成电路204的信道分频器142的设置。PLL/VCO集成电路202经由数字通信链路210将配置信息传递到PLL/VCO集成电路204。控制器206经由接口电路126启动VCO 118的校准。
在自动数字VCO校准中，PLL/VCO集成电路202经由数字通信链路210控制PLL/VCO集成电路204的VCO 118的校准。为校准PLL/VCO集成电路204的VCO 118，PLL/VCO集成电路202选择VCO 118的多个VCO中的每个(例如，应用粗调整的多个VCO中的每个VCO)以生成输出信号，并且在PLL/VCO集成电路202的PLL电路116中将VCO 118的输出与参考信号源208的输出相比较。例如，选择多个VCO中的中心频率最接近参考信号源208的输出频率的给定VCO以供使用。在VCO校准期间，PLL/VCO集成电路204的VCO 118与PLL/VCO集成电路202的电荷泵110断开，使得所选VCO的频率不受由PLL/VCO集成电路202的电荷泵110生成的控制电压的影响。PLL/VCO集成电路204的VCO 118包括具有不同电容值的电容器阵列。PLL/VCO集成电路202将电容器中的不同电容器连接到给定VCO，并且通过PLL/VCO集成电路202的PLL电路116，将所得的VCO输出频率与参考信号源208的输出频率相比较。PLL/VCO集成电路202最终选择产生PLL/VCO集成电路204的VCO 118的输出频率和从参考信号源208接收的参考频率中的最佳匹配的电容器。PLL/VCO集成电路202还将PLL/VCO集成电路204的VCO 118的输出的振幅调整为预定电压。
当VCO 118的校准完成时，PLL/VCO集成电路202将PLL/VCO集成电路204的VCO 118连接到PLL/VCO集成电路202的电荷泵输出端136，从而允许PLL/VCO集成电路202的PLL电路116控制PLL/VCO集成电路204的VCO 118的频率。
通过使用PLL/VCO集成电路100的两个实例实施基于PLL的振荡器电路200，基于PLL的振荡器电路200将PLL电路116与VCO电路134隔离，并且降低VCO 118的输出中伪音调的发生率。PLL/VCO集成电路202和PLL/VCO集成电路204之间的通信允许PLL/VCO集成电路202以类似于单个集成电路实施方式的方式校准PLL/VCO集成电路204的VCO 118，从而减少了基于PLL的振荡器电路200的实施的成本。
图3示出根据各种示例的利用为外部模拟VCO校准而配置的PLL/VCO集成电路100的两个实例实施的基于PLL的振荡器电路300的框图。为了便于说明，在基于PLL的振荡器电路300中，PLL/VCO集成电路100的第一实例被标识为PLL/VCO集成电路302，并且PLL/VCO集成电路100的第二实例被标识为PLL/VCO集成电路304。在基于PLL的振荡器电路300中，PLL/VCO集成电路302的PLL电路116提供PLL功能，并且PLL/VCO集成电路304的VCO电路134提供VCO功能。没有使用PLL/VCO集成电路302的VCO电路134。PLL/VCO集成电路304的PLL电路116用于校准，但不用于基于PLL的振荡器电路300中的操作。在基于PLL的振荡器电路300中，没有提供PLL/VCO集成电路302和PLL/VCO集成电路304之间的数字通信链路。
PLL/VCO集成电路302向PLL/VCO集成电路304提供参考信号，并且PLL/VCO集成电路302的参考信号输出端122连接到PLL/VCO集成电路304的参考信号输入端102。PLL/VCO集成电路302的电荷泵输出端136耦合到PLL/VCO集成电路304的VCO控制电压输入端120，以将由PLL/VCO集成电路302的电荷泵110产生的控制电压提供到PLL/VCO集成电路304的VCO118。PLL/VCO集成电路304的VCO输出端124连接到PLL/VCO集成电路302的反馈输入端138，以将VCO 118的输出作为反馈提供到PLL/VCO集成电路302的PLL电路116。
在基于PLL的振荡器电路300中，控制器306(例如，微控制器)耦合到PLL/VCO集成电路302的接口电路126和PLL/VCO集成电路304的接口电路126。参考信号源308(例如，参考振荡器)耦合到PLL/VCO集成电路302的参考信号输入端102。为操作基于PLL的振荡器电路300，控制器306经由相应的接口电路126与PLL/VCO集成电路302和PLL/VCO集成电路304通信，并且设置PLL/VCO集成电路302的PLL电路116、PLL/VCO集成电路304的PLL电路116和PLL/VCO集成电路304的VCO电路134。控制器306为PLL/VCO集成电路302的参考分频器电路104、电荷泵110、增量求和调制器112以及反馈分频器114提供配置设置。控制器306提供的配置设置与提供到PLL/VCO集成电路302和PLL/VCO集成电路304的那些配置设置相同。然而，PLL/VCO集成电路304的参考分频器电路104被设置为除以1，使得从PLL/VCO集成电路302接收的参考频率不进一步分频。控制器306还设置了PLL/VCO集成电路304的信道分频器142。
在基于PLL的振荡器电路300的一些实施方式中，配置PLL/VCO集成电路302和PLL/VCO集成电路304包括根据操作需要对PLL/VCO集成电路302和PLL/VCO集成电路304的各种功能块切换电源。例如，在PLL/VCO集成电路302中，PLL电路116通电，并且VCO电路134断电。在PLL/VCO集成电路304中，VCO电路134和PLL电路116通电，断电的校准电路132和校准参考开关106可能除外。经由各自集成电路的接口电路126，控制器306使各种电路通电或断电。
在基于PLL的振荡器电路300中，控制器306控制PLL/VCO集成电路304中的VCO 118的校准。为启动PLL/VCO集成电路304的VCO 118的校准，控制器306闭合PLL/VCO集成电路302的校准参考开关106，以将PLL/VCO集成电路304的参考信号输入端102连接到PLL/VCO集成电路302的参考分频器电路104的输出，从而将PLL/VCO集成电路302的参考分频器电路104的输出处的参考频率提供到PLL/VCO集成电路304。为校准PLL/VCO集成电路304的VCO118，控制器306选择VCO 118的多个VCO中的每个以生成输出信号，并且监测在PLL/VCO集成电路304的PLL电路116中进行的VCO 118的输出与参考分频器电路104的输出的比较。例如，在多个VCO中选择中心频率最接近参考分频器电路114的输出的给定VCO以供使用。在所选的VCO的校准期间，PLL/VCO集成电路304的VCO 118与PLL/VCO集成电路302的电荷泵110断开，使得所选的VCO的频率不受由PLL/VCO集成电路302的电荷泵110生成的控制电压的影响。PLL/VCO集成电路304的VCO 118包括具有不同电容值的电容器阵列。PLL/VCO集成电路302将电容器中的不同电容器连接到给定VCO，并且得到的VCO输出频率在PLL/VCO集成电路202的PLL电路116中与参考分频器电路104的输出相比较。控制器306最终选择产生PLL/VCO集成电路204的VCO 118的输出频率和参考分频器电路104的输出中的最佳匹配的电容器。控制器306还将PLL/VCO集成电路304的VCO 118的输出的振幅调整为预定电压。
当VCO 118的校准完成时，控制器306引起PLL/VCO集成电路302断开校准参考开关106，从而将PLL/VCO集成电路304的参考信号输入端102与PLL/VCO集成电路302的参考分频器电路104的输出断开。控制器306还将PLL/VCO集成电路304的VCO 118连接到PLL/VCO集成电路302的电荷泵输出端136，从而允许PLL/VCO集成电路302的PLL电路116控制PLL/VCO集成电路304的VCO 118的频率。
通过使用PLL/VCO集成电路100的两个实例实施基于PLL的振荡器电路300，基于PLL的振荡器电路300将PLL电路116与VCO电路134隔离，并且降低在VCO 118的输出中的伪音调的发生率。校准参考开关106允许由PLL/VCO集成电路302提供的参考信号连接到PLL/VCO集成电路304以用于校准并且针对正常操作而断开连接而不需求额外组件，从而减少基于PLL的振荡器电路300的实施的成本。
在基于PLL的振荡器电路300的变体中，在PLL/VCO集成电路302和PLL/VCO集成电路304之间提供数字通信链路210，并且控制器306仅连接到PLL/VCO集成电路302。在此类实施方式中，PLL/VCO集成电路302的接口电路126耦合到PLL/VCO集成电路304的校准电路132。电路设置经由数字通信链路210从PLL/VCO集成电路302传递到PLL/VCO集成电路304，参考信号经由PLL/VCO集成电路302的校准参考开关106从PLL/VCO集成电路302传递到PLL/VCO集成电路304，并且PLL/VCO集成电路304的VCO118的自动校准由PLL/VCO集成电路304的校准电路132基于PLL/VCO集成电路304的PLL电路116的输出进行控制。
上述论述意在图示说明本发明的原理和各种示例。一旦完全理解上述论述，许多变化和修改对本领域技术人员而言将变得显而易见。旨在随附权利要求被解释为包含所有此类变化和修改。

Claims (20)

1.一种集成电路，其包括：
锁相环电路即PLL电路，其包括：
参考信号输入端；
耦合到所述参考信号输入端的参考分频器电路；
参考信号输出端；
耦合到所述参考分频器电路和所述参考信号输出端的开关，所述开关被配置为可切换地将所述参考分频器电路连接到所述参考信号输出端；
耦合到所述参考分频器电路的相位检测器；
耦合到所述相位检测器的电荷泵；以及
耦合到所述电荷泵的控制电压输出端；
压控振荡器电路即VCO电路，其包括：
控制电压输入端；
耦合到所述控制电压输入端的VCO；
耦合到所述VCO的校准电路；以及
耦合到所述校准电路的校准输入/输出端即校准I/O端；以及
包括校准控制输出端的接口电路。
2.根据权利要求1所述的集成电路，其中所述开关耦合到所述接口电路，并且所述接口电路被配置为在所述VCO电路的校准期间闭合所述开关。
3.根据权利要求2所述的集成电路，其中所述接口电路被配置为响应于所述VCO电路的校准完成断开所述开关。
4.根据权利要求1所述的集成电路，其中所述VCO电路包括多个VCO，且所述校准电路被配置为基于通过所述PLL电路将所述VCO电路的输出与参考频率相比较，选择所述多个VCO中的至少一个VCO以供使用。
5.根据权利要求1所述的集成电路，其中所述VCO电路包括多个电容值，并且所述校准电路被配置为基于通过所述PLL电路将所述VCO电路的输出与参考频率相比较，选择所述电容值中的至少一个电容值以应用于所述VCO电路中。
6.根据权利要求1所述的集成电路，其中所述校准电路被配置为将经由所述校准I/O端接收的配置信息提供到所述PLL电路。
7.根据权利要求1所述的集成电路，其中所述接口电路被配置为与外部控制器数字通信，并且与所述集成电路的不同实例的所述校准电路数字通信。
8.一种振荡器系统，其包括：
第一集成电路；以及
第二集成电路，其中所述第二集成电路和所述第一集成电路包括相同的电路；
其中所述第一集成电路和所述第二集成电路中的每个包括：
锁相环电路即PLL电路；
压控振荡器电路即VCO电路；以及
接口电路；
其中：
所述第一集成电路的所述PLL电路耦合到所述第二集成电路的所述VCO电路耦合；以及
所述第一集成电路的所述接口电路控制所述第二集成电路的所述VCO电路的校准。
9.根据权利要求8所述的振荡器系统，其中所述PLL电路包括：
参考信号输入端；
耦合到所述参考信号输入端的参考分频器电路；
参考信号输出端；
耦合到所述参考分频器电路和所述参考信号输出端的开关，所述开关被配置为可切换地将所述参考分频器电路连接到所述参考信号输出端；
耦合到所述参考分频器电路的相位检测器；
耦合到所述相位检测器的电荷泵；以及
耦合到所述电荷泵的电荷泵输出端。
10.根据权利要求8所述的振荡器系统，其中所述第一集成电路的所述接口电路被配置为，基于通过所述第一集成电路的所述PLL电路将所述第二集成电路的所述VCO电路的输出与参考频率相比较，以控制所述第二集成电路的所述VCO电路的所述校准。
11.根据权利要求8所述的振荡器系统，其中所述第二集成电路的所述VCO电路包括多个VCO，并且所述第一集成电路的所述接口电路被配置为，基于通过所述第一集成电路的所述PLL电路将所述VCO中的每个VCO的输出与参考频率相比较，以选择所述VCO中的一个VCO以供使用。
12.根据权利要求8所述的振荡器系统，其中所述VCO电路包括多个电容值，并且所述第一集成电路的所述接口电路被配置为，基于通过所述第一集成电路的所述PLL电路将使用所述电容值中的每个电容值产生的所述VCO电路的输出与参考频率相比较，以选择所述电容值中的一个电容值应用在所述VCO电路中。
13.根据权利要求8所述的振荡器系统，其中所述压控振荡器电路即VCO电路包括：
控制电压输入端；
耦合到所述控制电压输入端的VCO；
耦合到所述压控振荡器的校准电路；以及
耦合到所述校准电路的校准输入/输出端即校准I/O端。
14.根据权利要求13所述的振荡器系统，
其中所述第一集成电路的所述接口电路包括校准控制输出端；以及
其中所述第一集成电路的所述校准控制输出端连接到所述第二集成电路的所述校准I/O端。
15.一种振荡器系统，其包括：
第一集成电路；以及
第二集成电路，其中所述第二集成电路和所述第一集成电路包括相同的电路；
其中所述第一集成电路和所述第二集成电路中的每个包括：
锁相环电路即PLL电路，其包括；
参考信号输入端；
参考分频器电路；
参考信号输出端；以及
被配置成可切换地将所述参考分频器电路的输出连接到所述参考信号输出端的开关；以及
压控振荡器电路即VCO电路；
其中：
所述第一集成电路的所述PLL电路耦合到所述第二集成电路的所述VCO电路；以及
所述第一集成电路的所述参考信号输出端耦合到所述第二集成电路的所述参考信号输入端。
16.根据权利要求15所述的振荡器系统，其中所述第一集成电路被配置为在所述第二集成电路的所述VCO电路的校准期间闭合所述开关。
17.根据权利要求15所述的振荡器系统，其中所述第一集成电路和所述第二集成电路中的每个包括被配置为与外部控制器通信的接口电路，并且所述第一集成电路和所述第二集成电路中的每个的所述接口电路耦合到所述外部控制器。
18.根据权利要求17所述的振荡器系统，其中所述外部控制器被配置为，基于通过所述第二集成电路的所述PLL电路将所述第二集成电路的所述VCO电路的输出与参考频率相比较，以校准所述第二集成电路的所述VCO电路。
19.根据权利要求15所述的振荡器系统，其中所述第一集成电路和所述第二集成电路中的每个包括：
被配置为与外部控制器通信的接口电路，以及
被配置为控制所述VCO电路的校准的校准电路；
其中：
所述第一集成电路的所述接口电路耦合到所述外部控制器；
所述第二集成电路的所述接口电路不耦合到所述外部控制器；以及
所述第一集成电路的所述接口电路通信地耦合到所述第二集成电路的所述校准电路。
20.根据权利要求19所述的振荡器系统，其中所述第二集成电路的所述校准电路被配置为，基于通过所述第二集成电路的所述PLL电路将所述第二集成电路的所述VCO电路的输出与参考频率相比较，以校准所述第二集成电路的所述VCO电路。
CN201811618269.0A 2017-12-29 2018-12-28 锁相环集成电路 Active CN109995362B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762611796P 2017-12-29 2017-12-29
US62/611,796 2017-12-29
US15/971,808 US10560109B2 (en) 2017-12-29 2018-05-04 Phased locked loop integrated circuit
US15/971,808 2018-05-04

Publications (2)

Publication Number Publication Date
CN109995362A true CN109995362A (zh) 2019-07-09
CN109995362B CN109995362B (zh) 2024-03-22

Family

ID=67059950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811618269.0A Active CN109995362B (zh) 2017-12-29 2018-12-28 锁相环集成电路

Country Status (2)

Country Link
US (2) US10560109B2 (zh)
CN (1) CN109995362B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021139603A1 (en) * 2020-01-09 2021-07-15 Shenzhen GOODIX Technology Co., Ltd. Transmitter with compensation of vco pulling

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114665870B (zh) * 2022-02-24 2024-01-26 中国电子科技集团公司第二十九研究所 一种多段式vco频率校准电路及校准方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1711692A (zh) * 2002-10-04 2005-12-21 英特赛尔美国股份有限公司 具有集成pll的pwm控制器
CN1945976A (zh) * 2006-10-23 2007-04-11 李艺艺 集成锁相环频率合成器
US20100271138A1 (en) * 2009-04-23 2010-10-28 Freescale Semiconductor, Inc Phase-locked loop and method for operating the same
CN101951259A (zh) * 2010-08-26 2011-01-19 上海南麟电子有限公司 锁相环及其自动频率校准电路、锁相环自调谐锁定方法
WO2012120795A1 (ja) * 2011-03-07 2012-09-13 パナソニック株式会社 Ｐｌｌ回路、キャリブレーション方法及び無線通信端末
CN103346790A (zh) * 2013-07-19 2013-10-09 苏州磐启微电子有限公司 一种快速锁定的频率综合器
CN104702271A (zh) * 2013-12-10 2015-06-10 展讯通信（上海）有限公司 锁相环电路及压控振荡器的特性曲线的校准方法
CN105720975A (zh) * 2014-12-17 2016-06-29 意法半导体国际有限公司 具有跨工艺、电压和温度被补偿的带宽的锁相环(pll)
CN107431488A (zh) * 2015-03-10 2017-12-01 高通股份有限公司 锁相环(pll)架构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3208736B2 (ja) * 1991-11-08 2001-09-17 ソニー株式会社 Ｐｌｌ回路
US5446416A (en) * 1993-10-20 1995-08-29 Industrial Technology Research Institute Time acquisition system with dual-loop for independent frequency phase lock
US5610558A (en) * 1995-11-03 1997-03-11 Motorola, Inc. Controlled tracking of oscillators in a circuit with multiple frequency sensitive elements
JP3331894B2 (ja) * 1997-01-30 2002-10-07 ヤマハ株式会社 Ｐｌｌ回路
JPH1173645A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 光ディスク装置
US6236697B1 (en) * 1998-05-28 2001-05-22 Integrated Device Technology, Inc. Clock recovery for multiple frequency input data
JP2003152694A (ja) * 2001-11-14 2003-05-23 Mitsubishi Electric Corp データ・クロック再生装置
US6839391B2 (en) * 2002-01-08 2005-01-04 Motorola, Inc. Method and apparatus for a redundant clock
US6933789B2 (en) * 2003-11-13 2005-08-23 Skyworks Solutions, Inc. On-chip VCO calibration
JP2005236784A (ja) * 2004-02-20 2005-09-02 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
EP1624575B1 (fr) * 2004-08-06 2009-01-28 Stmicroelectronics SA Architecture de synthétiseur de fréquence
JP2012205137A (ja) * 2011-03-25 2012-10-22 Toshiba Corp Ｐｌｌ回路
US9225507B1 (en) * 2013-06-04 2015-12-29 Pmc-Sierra Us, Inc. System and method for synchronizing local oscillators
US9673826B2 (en) * 2015-03-11 2017-06-06 Kabushiki Kaisha Toshiba Receiving device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1711692A (zh) * 2002-10-04 2005-12-21 英特赛尔美国股份有限公司 具有集成pll的pwm控制器
CN1945976A (zh) * 2006-10-23 2007-04-11 李艺艺 集成锁相环频率合成器
US20100271138A1 (en) * 2009-04-23 2010-10-28 Freescale Semiconductor, Inc Phase-locked loop and method for operating the same
CN101951259A (zh) * 2010-08-26 2011-01-19 上海南麟电子有限公司 锁相环及其自动频率校准电路、锁相环自调谐锁定方法
WO2012120795A1 (ja) * 2011-03-07 2012-09-13 パナソニック株式会社 Ｐｌｌ回路、キャリブレーション方法及び無線通信端末
CN103346790A (zh) * 2013-07-19 2013-10-09 苏州磐启微电子有限公司 一种快速锁定的频率综合器
CN104702271A (zh) * 2013-12-10 2015-06-10 展讯通信（上海）有限公司 锁相环电路及压控振荡器的特性曲线的校准方法
CN105720975A (zh) * 2014-12-17 2016-06-29 意法半导体国际有限公司 具有跨工艺、电压和温度被补偿的带宽的锁相环(pll)
CN107431488A (zh) * 2015-03-10 2017-12-01 高通股份有限公司 锁相环(pll)架构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021139603A1 (en) * 2020-01-09 2021-07-15 Shenzhen GOODIX Technology Co., Ltd. Transmitter with compensation of vco pulling
US11159186B2 (en) 2020-01-09 2021-10-26 Shenzhen GOODIX Technology Co., Ltd. Transmitter with compensation of VCO pulling

Also Published As

Publication number Publication date
US20200145014A1 (en) 2020-05-07
CN109995362B (zh) 2024-03-22
US20190207611A1 (en) 2019-07-04
US10560109B2 (en) 2020-02-11
US10879913B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
TW496039B (en) Self calibrating VCO correction circuit and method of operation
US8773184B1 (en) Fully integrated differential LC PLL with switched capacitor loop filter
KR101191575B1 (ko) 프로그램 가능 2점 주파수 합성기 아키텍처, 프로그램 가능 분수 n 분할기, 주파수 합성기 및 주파수 합성기 제어 방법
US7876136B2 (en) Phase-locked-loop circuit having a pre-calibration function and method of pre-calibrating the same
US6538521B2 (en) Voltage controlled oscillator
US6683509B2 (en) Voltage controlled oscillators
US6633185B2 (en) PLL/DLL circuitry programmable for high bandwidth and low bandwidth applications
US7199673B2 (en) Precharge circuit
US6900675B2 (en) All digital PLL trimming circuit
WO2007108534A1 (ja) 電圧制御発振回路
US10541649B2 (en) Digital calibration for multiphase oscillators
CN109547019B (zh) 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法
CN101877589A (zh) 锁相环电路
KR100959476B1 (ko) 대역폭 제어를 위한 루프 필터 캘리브레이션을 갖는 주파수합성기
JP2009510805A (ja) 帯域幅切替型フィードバックループ内にローパスフィルタを用いた位相ロックループシステム
US20090146705A1 (en) Delay locked loop circuit and method for eliminating jitter and offset therein
US8723567B1 (en) Adjustable pole and zero location for a second order low pass filter used in a phase lock loop circuit
CN110417406A (zh) 采用集成多段式宽带vco实现宽带频率源的数字锁相环
CN109995362A (zh) 锁相环集成电路
CN207460134U (zh) 锁定环电路
US6084480A (en) Phase locked loop circuit including voltage controlled oscillator and low pass filter
US8928416B2 (en) Transceiver, voltage control oscillator thereof and control method thereof
US6968168B1 (en) Variable oscillator
US6590459B2 (en) Phase lock circuit
JPH0993125A (ja) Ｐｌｌシンセサイザ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant