CN109995355B - 带隙基准电路及电子设备 - Google Patents

Abstract

本发明公开了一种带隙基准电路，包括带隙基准电流产生单元、启动电路和输出单元；带隙基准电流产生单元，用于产生带隙基准电流；输出单元，用于将带隙基准电流转换为带隙基准电压输出；启动电路设置在带隙基准电流产生单元和输出单元之间，在带隙基准电路进入简并点时，启动电路用于使带隙基准电路脱离所述简并点；其中，启动电路包括第一晶体管和第二晶体管；第一晶体管的控制极连接输出单元的输出端，第一晶体管的第一极连接第二晶体管的控制极和第二晶体管的第二极，第一晶体管的第二极连接带隙基准电流产生单元的放大器的反相输入端，第二晶体管的第一极连接带隙基准电流产生单元的放大器的输出端。本发明还公开了一种电子设备。

Description

带隙基准电路及电子设备

技术领域

本发明涉及电路技术领域，特别是指一种带隙基准电路及电子设备。

背景技术

带隙基准电路的工作原理是根据硅材料的带隙基准电压与温度无关的特性，用负温度系数的三极管基极-发射极电压与正温度系数的电压相加，使输出的电压达到较低的温度系数。

由于带隙电路中存在简并点的问题，会使得电路在启动过程中，带隙电源可能进入简并点，无法达到正常设计的电压值。因此，带隙基准电路中都存在一个启动电路，在电路的启动过程中，使带隙基准电路避免进入简并点，正常工作。

但是，传统的带隙基准的启动电路需要用到多个晶体管(例如，由三个P型晶体管和一个N型晶体管构成)或者电阻来达到启动带隙基准电路的功能。

发明内容

有鉴于此，本发明实施例的目的之一在于，提出一种带隙基准电路及电子设备，能够在一定程度上简化带隙基准电路的电路结构。

基于上述目的，本发明实施例的第一个方面，提供了一种带隙基准电路，包括带隙基准电流产生单元、启动电路和输出单元；所述带隙基准电流产生单元，用于产生带隙基准电流；所述输出单元，用于将所述带隙基准电流转换为带隙基准电压输出；所述启动电路设置在所述带隙基准电流产生单元和所述输出单元之间，在所述带隙基准电路进入简并点时，所述启动电路用于使所述带隙基准电路脱离所述简并点；

其中，所述启动电路包括第一晶体管和第二晶体管；所述第一晶体管的控制极连接所述输出单元的输出端，所述第一晶体管的第一极连接所述第二晶体管的控制极和所述第二晶体管的第二极，所述第一晶体管的第二极连接所述带隙基准电流产生单元的放大器的反相输入端，所述第二晶体管的第一极连接所述带隙基准电流产生单元的放大器的输出端。

可选地，所述带隙基准电流产生单元还包括第三晶体管和第四晶体管，所述输出单元还包括第五晶体管和第一电阻；所述第三晶体管的控制极和所述第四晶体管的控制极均连接所述放大器的输出端，所述第三晶体管的第一极和所述第四晶体管的第一极均连接所述第五晶体管的第一极，所述第三晶体管的第二极连接所述放大器的正相输入端，所述第四晶体管的第二极连接所述放大器的反相输入端；所述第五晶体管的控制极连接所述放大器的输出端，所述第五晶体管的第二极连接所述输出单元的输出端，所述第一电阻的第一端连接所述输出单元的输出端，所述第一电阻的第二端接地。

可选地，所述带隙基准电流产生单元还包括第二电阻、第一三极管和第二三极管；所述第二电阻的第一端连接所述放大器的正相输入端，所述第二电阻的第二端连接所述第一三极管的第一极，所述第一三极管的控制极与所述第二三极管的控制极连接，所述第一三极管的第二极和所述第二三极管的第二极均接地，所述第二三极管的第一极连接所述放大器的反相输入端。

可选地，所述第一三极管和第二三极管均为PNP型三极管。

可选地，所述带隙基准电流产生单元还包括第三电阻和第四电阻；所述第三电阻的第一端连接所述放大器的正相输入端，所述第四电阻的第一端连接所述放大器的反相输入端，所述第三电阻的第二端和所述第四电阻的第二端均接地。

可选地，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为P型晶体管。

本发明实施例的第二个方面，提供了一种电子设备，包括所述带隙基准电路。

从上面所述可以看出，本发明实施例提供的所述带隙基准电路及电子设备，只采用两个晶体管构成启动电路，就可以使得带隙基准电路正常工作；该启动电路结构简单，启动速度快，占用的晶体管资源少，易于实施。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。

图1为本发明实施例提供的带隙基准电路的电路结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

本发明实施例的第一个方面，提出了一种带隙基准电路，能够在一定程度上简化带隙基准电路的电路结构。

如图1所示，所述带隙基准电路，包括带隙基准电流产生单元10、启动电路30和输出单元20。所述带隙基准电流产生单元10，用于产生带隙基准电流；所述输出单元20，用于将所述带隙基准电流转换为带隙基准电压输出；具体地，所述带隙基准电流产生单元10可以产生一路温度系数较低的电流，所述输出单元20通过电流镜的方式，将电流复制到所述输出单元20，通过该电流在第一电阻R1(参见图1)上产生压差来产生温度系数较低的带隙基准电压。所述启动电路30设置在所述带隙基准电流产生单元10和所述输出单元20之间，在启动过程中，带隙基准电路容易进入简并点，使得无法得到正确的输出电压，因此，在所述带隙基准电路进入简并点时，所述启动电路30用于使所述带隙基准电路脱离所述简并点，使得带隙基准电路可以正常工作。

其中，所述启动电路30包括第一晶体管P1和第二晶体管P2；所述第一晶体管P1的控制极连接所述输出单元的输出端，所述第一晶体管P1的第一极连接所述第二晶体管P2的控制极和所述第二晶体管P2的第二极，所述第一晶体管P1的第二极连接所述带隙基准电流产生单元10的放大器AMP的反相输入端，所述第二晶体管P2的第一极连接所述带隙基准电流产生单元10的放大器AMP的输出端。

从上述实施例可以看出，本发明实施例提供的所述带隙基准电路，只采用两个晶体管构成启动电路，就可以使得带隙基准电路正常工作；该启动电路结构简单，启动速度快，占用的晶体管资源少，易于实施。

可选地，所述带隙基准电流产生单元10还包括第三晶体管P3和第四晶体管P4，所述输出单元20还包括第五晶体管P5和第一电阻R1；所述第三晶体管P3的控制极和所述第四晶体管P4的控制极均连接所述放大器AMP的输出端，所述第三晶体管P3的第一极和所述第四晶体管P4的第一极均连接所述第五晶体管P5的第一极，所述第三晶体管P3的第二极连接所述放大器AMP的正相输入端，所述第四晶体管P4的第二极连接所述放大器AMP的反相输入端；所述第五晶体管P5的控制极连接所述放大器AMP的输出端，所述第五晶体管P5的第二极连接所述输出单元20的输出端，所述第一电阻R1的第一端连接所述输出单元20的输出端，所述第一电阻R1的第二端接地。

可选地，所述第一晶体管P1、第二晶体管P2、第三晶体管P3、第四晶体管P4和第五晶体管P5均为P型晶体管，各晶体管的第一极均为源极，各晶体管的第二极均为漏极，各晶体管的控制极均为栅极。

可选地，所述带隙基准电流产生单元10还包括第二电阻R2、第一三极管Q1和第二三极管Q2；所述第二电阻R2的第一端连接所述放大器AMP的正相输入端，所述第二电阻R2的第二端连接所述第一三极管Q1的第一极，所述第一三极管Q1的控制极与所述第二三极管Q2的控制极连接，所述第一三极管Q1的第二极和所述第二三极管Q2的第二极均接地，所述第二三极管Q2的第一极连接所述放大器AMP的反相输入端。

可选地，所述第一三极管Q1和第二三极管Q2均为PNP型三极管，各三极管的第一极均为发射极，各三极管的第二极均为集电极，各三极管的控制极均为基极。

这里，第二电阻R2、第一三极管Q1和第二三极管Q2一起构成一个正温度系数电流形成模块，流过第一三极管Q1和第二三极管Q2的电流为正温度系数的电流。由于第二三极管Q2的基极-发射极电压(VBE电压)是一个负温度系数的电压，因此流过第三电阻R3和第四电阻R4的电流为负温度系数的电流。于是，流过第三晶体管P3和第四晶体管P4的电流为正温度系数电流和负温度系数电流之和。

所述带隙基准电路产生带隙基准电压的过程如下：

所述带隙基准电流产生单元10产生一路带隙基准电流Iref，该电流的温度系数较低。所述输出单元20的第五晶体管P5的栅源电压(VGS电压)与所述带隙基准电流产生单元10中第三晶体管P3和第四晶体管P4的VGS电压相同。通过第三晶体管P3和第四晶体管P4的电流镜的作用，使得通过第五晶体管P5的电流也是带隙基准电流Iref，该电流在第一电阻R1上产生电压Vref＝Iref×R1。因此，输出Vref是温度系数较低的带隙基准电压。

所述带隙基准电路在启动过程中可能会进入简并点，使得第三晶体管P3、第四晶体管P4和第五晶体管P5的栅极电压为Vdd，此时第三晶体管P3、第四晶体管P4和第五晶体管P5处于截止状态。在该状态下，所述放大器AMP的正相输入端的电压、反相输入端的电压和所述输出单元20的输出端OUT的电压Vref均为0，该带隙基准电路无法正常工作。

在设置了本发明实施例中的启动电路20后，当带隙基准电路在启动过程中进入简并点，由于第一晶体管P1的栅极与所述输出单元20的输出端OUT相连，第一晶体管P1和第二晶体管P2处于开启状态，因此，在电流镜作用下，相当于第三晶体管P3和第四晶体管P4的栅极分别与所述放大器AMP的正相输入端、反相输入端相连。此时，第三晶体管P3和第四晶体管P4的栅极电压会下降，所述放大器AMP的正相输入端、反相输入端的电压会上升，使得所述带隙基准电路脱离简并点。

当所述带隙基准电路正常工作后，所述输出单元20的输出端OUT的Vref电压上升，会使得第一晶体管P1关闭。假设各晶体管和三极管的阈值电压相等，即均为Vth，由于第三晶体管P3、第四晶体管P4和第五晶体管P5的栅极电压的大小很可能会大于Vref+Vth，因此在该启动电路20中加入第二晶体管P2，在所述带隙基准电路正常工作后，只要第三晶体管P3、第四晶体管P4和第五晶体管P5的栅极电压小于Vref+2Vth，该启动电路20都可以正常关闭。

可选地，所述带隙基准电流产生单元10还包括第三电阻R3和第四电阻R4；所述第三电阻R3的第一端连接所述放大器AMP的正相输入端，所述第四电阻R4的第一端连接所述放大器AMP的反相输入端，所述第三电阻R3的第二端和所述第四电阻R4的第二端均接地。

需要说明的是，上述各实施例中的晶体管独立选自多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。在本实施例中涉及到的“控制极”具体可以是指晶体管的栅极，“第一极”具体可以是指晶体管的源极，相应的“第二极”具体可以是指晶体管的漏极。当然，本领域的技术人员应该知晓的是，该“第一极”与“第二极”可进行互换。

此外，上述实施例中第一晶体管P1、第二晶体管P2、第三晶体管P3、第四晶体管P4、第五晶体管P5均为P型晶体管，为本实施例中便于实施的一种优选方案，其不会对本发明的技术方案产生限制。本领域技术人员应该知晓的是，简单的对各晶体管的类型(N型或P型)进行改变，以及对各电源端和控制信号线输出电压的正负极性进行改变，以实现与本实施例中对各晶体管执行相同的导通或截止操作的技术方案，其均属于本申请保护范围。具体情况，此处不再一一举例说明。

本发明实施例的第二个方面，提出了一种电子设备，包括所述的带隙基准电路的任一实施例或实施例的排列、组合。

从上述实施例可以看出，本发明实施例提供的电子设备，其中的带隙基准电路只采用两个晶体管构成启动电路，就可以使得带隙基准电路正常工作；该启动电路结构简单，启动速度快，占用的晶体管资源少，易于实施。

所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种带隙基准电路，其特征在于，包括带隙基准电流产生单元、启动电路和输出单元；所述带隙基准电流产生单元，用于产生带隙基准电流；所述输出单元，用于将所述带隙基准电流转换为带隙基准电压输出；所述启动电路设置在所述带隙基准电流产生单元和所述输出单元之间，在所述带隙基准电路进入简并点时，所述启动电路用于使所述带隙基准电路脱离所述简并点；

其中，所述启动电路包括第一晶体管和第二晶体管；所述第一晶体管的控制极连接所述输出单元的输出端，所述第一晶体管的第一极连接所述第二晶体管的控制极和所述第二晶体管的第二极，所述第一晶体管的第二极连接所述带隙基准电流产生单元的放大器的反相输入端，所述第二晶体管的第一极连接所述带隙基准电流产生单元的放大器的输出端。

2.根据权利要求1所述的电路，其特征在于，所述带隙基准电流产生单元还包括第三晶体管和第四晶体管，所述输出单元还包括第五晶体管和第一电阻；所述第三晶体管的控制极和所述第四晶体管的控制极均连接所述放大器的输出端，所述第三晶体管的第一极和所述第四晶体管的第一极均连接所述第五晶体管的第一极，所述第三晶体管的第二极连接所述放大器的正相输入端，所述第四晶体管的第二极连接所述放大器的反相输入端；所述第五晶体管的控制极连接所述放大器的输出端，所述第五晶体管的第二极连接所述输出单元的输出端，所述第一电阻的第一端连接所述输出单元的输出端，所述第一电阻的第二端接地。

3.根据权利要求2所述的电路，其特征在于，所述带隙基准电流产生单元还包括第二电阻、第一三极管和第二三极管；所述第二电阻的第一端连接所述放大器的正相输入端，所述第二电阻的第二端连接所述第一三极管的第一极，所述第一三极管的控制极与所述第二三极管的控制极连接，所述第一三极管的第二极和所述第二三极管的第二极均接地，所述第二三极管的第一极连接所述放大器的反相输入端。

4.根据权利要求3所述的电路，其特征在于，所述第一三极管和第二三极管均为PNP型三极管。

5.根据权利要求2所述的电路，其特征在于，所述带隙基准电流产生单元还包括第三电阻和第四电阻；所述第三电阻的第一端连接所述放大器的正相输入端，所述第四电阻的第一端连接所述放大器的反相输入端，所述第三电阻的第二端和所述第四电阻的第二端均接地。

6.根据权利要求2所述的电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为P型晶体管。

7.一种电子设备，其特征在于，包括如权利要求1-6任一项所述的带隙基准电路。

Images