CN107769759B - 单向导通装置 - Google Patents

单向导通装置 Download PDF

Info

Publication number
CN107769759B
CN107769759B CN201610801323.XA CN201610801323A CN107769759B CN 107769759 B CN107769759 B CN 107769759B CN 201610801323 A CN201610801323 A CN 201610801323A CN 107769759 B CN107769759 B CN 107769759B
Authority
CN
China
Prior art keywords
coupled
node
transistor
terminal
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610801323.XA
Other languages
English (en)
Other versions
CN107769759A (zh
Inventor
陈升峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Computer Inc
Original Assignee
Quanta Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Computer Inc filed Critical Quanta Computer Inc
Publication of CN107769759A publication Critical patent/CN107769759A/zh
Application granted granted Critical
Publication of CN107769759B publication Critical patent/CN107769759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Electronic Switches (AREA)

Abstract

一种单向导通装置，包括第一晶体管及驱动电路。第一晶体管具有耦接第一节点的控制端、分别耦接单向导通装置的输入与输出电极端的输入端与输出端。驱动电路包括第一开关电路、第二与第三晶体管、第一与第二电阻器。第一开关电路耦接输入电极端及第二节点。第二晶体管具有耦接第三节点的基极与集电极、耦接第二节点的发射极。第一电阻器耦接第一开关电路与接地端。第三晶体管具有耦接第三节点的基极、耦接输出电极端的发射极、耦接第一节点的集电极。第二电阻器耦接于第一节点与接地端之间。第一开关电路阻断单向导通装置的逆向漏电流路径。

Description

单向导通装置
技术领域
本发明涉及一种单向导通装置，特别涉及一种具有较低的逆向漏电流的单向导通装置。
背景技术
在电子电路中，二极管为常见的电子元件。由于二极管的单向导通特性，使得二极管可用于电源供应系统的电源输入端以避免受电装置内电池的电流向外流，也可用于具有双电源输入的电源供应系统以防止来自一电源供应端的电流流向另一电源供应端。然而，当二极管处于逆向偏压时，由负极端流向正极端的逆向漏电流将导致不必要的功率损失，降低了电路整体的电源使用效率。
发明内容
本发明一实施例提供一种单向导通装置，其包括第一晶体管以及驱动电路。第一晶体管具有耦接第一节点的控制端、耦接单向导通装置的输入电极端的输入端、以及耦接单向导通装置的输出电极端的输出端。驱动电路耦接第一晶体管且包括第一开关电路、第二晶体管、第一电阻器、第三晶体管、以及第二电阻器。第一开关电路耦接输入电极端以及第二节点。第二晶体管具有耦接第三节点的基极、耦接第二节点的发射极、以及耦接第三节点的集电极。第一电阻器具有通过第一开关电路耦接第三节点的第一端、以及耦接接地端的第二端。第三晶体管具有耦接第三节点的基极、耦接输出电极端的发射极、以及耦接第一节点的集电极。第二电阻器具有耦接第一节点的第一端、以及耦接接地端的第二端。第一开关电路根据第一电阻器的第一端上的电压与第二节点上的电压来决定是否阻断单向导通装置的逆向漏电流路径。
附图说明
图1表示根据本发明一实施例的单向导通装置，其处于逆向偏压状态时的操作示意图。
图2表示根据本发明一实施例的单向导通装置，其处于顺向偏压状态时的操作示意图。
图3表示根据本发明另一实施例的单向导通装置。
图4表示根据本发明另一实施例的单向导通装置。
图5表示根据本发明另一实施例的单向导通装置。
【符号说明】
1、3～单向导通装置；10、30～驱动电路；
40～开关电路；41～电阻器；
50～开关电路；51～电阻器；
100…102～电阻器；103～开关电路；
104～电阻器；300...302～电阻器；
303～开关电路；304～电阻器；
400、401、500、501～电阻器；
B2、B3、B5～基极；C2、C3、C5～集电极；
D1、D1_3、D4～漏极；E2、E3、E5～发射极；
G1、G1_3、G4～栅极；I1～静态漏电流；
I2、I3～电流；IC3～电流；
ID1～顺向电流；IE2～静态电流；
N～输出电极端；N10...N15～节点；
P～输入电极端；P10～逆向漏电流路径；
Q1～PMOS晶体管；Q1_3～NMOS晶体管；
Q2、Q3～PNP型双载子接面晶体管；
Q2_3、Q3_3～NPN型双载子接面晶体管；
Q4～PMOS晶体管；Q4_3～PMOS晶体管；
Q5～NPN型双载子接面晶体管；
Q5_5～PNP型双载子接面晶体管；
S1、S1_3、S4～源极；VN、VP～电压；
VR100、VR102～电压。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
以下将参考附图详细说明本发明的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
图1表示根据本发明实施例的单向导通装置。参阅图1，单向导通装置1包括金属氧化物半导体场效晶体管Q1以及驱动电路10。通过驱动电路10对于金属氧化物半导体场效晶体管Q1的控制，单向导通装置1能以极低的顺向偏压来实现单向导通。驱动电路10包括PNP型双载子接面晶体管(BJT)Q2与Q3、电阻器100-102、以及开关电路103。在此实施例中，开关电路103包括P沟道金属氧化物半导体场效(PMOS)晶体管Q4以及电阻器104。金属氧化物半导体场效晶体管Q1为一P沟道金属氧化物半导体场效(PMOS)晶体管，其漏极(也称为输入端)D1与源极(也称为输出端)S1分别耦接单向导通装置1的输入电极端(即阳极)P与输出电极端(即阴极)N，而其栅极(也称为控制端)G1耦接驱动电路10于节点N10。电阻器100耦接于输入电极端P与PMOS晶体管Q4的漏极(也称为输入端)D4之间。开关电路103中的PMOS晶体管Q4的栅极(也称为控制端)G4耦接于节点N13，且其源极S4(也称为输出端)耦接于节点N11。晶体管Q2的基极B2与集电极C2都耦接节点N12，且其发射极E2耦接节点N11。开关电路103中的电阻器104的第一端耦接节点N12，且其第二端耦接节点N13。电阻器101的第一端耦接节点N13，且其第二端耦接接地端。根据电阻器101与开关电路103之间的连接关系可知，电阻器101的第一端通过开关电路103的电阻器104耦接节点N12。晶体管Q3的基极B3耦接晶体管Q2的基极B2与集电极C2于节点N12，其发射极E3耦接输出电极端N，且其集电极C3耦接PMOS晶体管Q1的栅极G1于节点N10。电阻器102的第一端耦接节点N10，且其第二端耦接接地端。根据晶体管Q2与Q3的电路连接架构，晶体管Q2与Q3组成BJT差动放大器。
以下将说明根据本发明一实施例，单向导通装置1的操作原理。
参阅图1，当单向导通装置1处于逆向偏压状态时，即当输出电极端N的电压VN比输入电极端P的电压VP高时，晶体管Q3导通，且耦接晶体管Q3的集电极C3的节点N10具有一高电位，使得PMOS晶体管Q1完全关闭，即单向导通装置1不导通。假设此时的输出电极端N的电压VN为20伏特(V)，PMOS晶体管Q4的栅极电压VG4与源极电压VS4为：
VG4＝(VN-VBE3)/(R104+R101)*R101
VS4＝VN-VBE3-VEB2
其中，VBE3表示晶体管Q3的顺向偏压(即晶体管Q3的基极-发射极电压)，大约等于0.6V。VEB2表示晶体管Q2的反向偏压(即晶体管Q2的发射极-基极电压)，大约等于6V。R104表示电阻器104的电阻值，例如为240K欧姆。R101表示电阻器101的电阻值，例如为750K欧姆。因此，可得到PMOS晶体管Q4的栅极电压VG4(即节点N13上的电压)与源极电压VS4(即节点N11上的电压)为：
VG4＝(VN-VBE3)/(R104+R101)*R101
＝(20V-0.6V)/(240K+750K)*750K
＝14.7V
VS4＝VN-VBE3-VEB2
＝20V-0.6V-6V
＝13.4V
PMOS晶体管Q4的栅-源极电压VGS4则等于：
VGS4＝VG4-VS4＝14.7V-13.4V＝1.3V
根据为正值的栅-源极电压VGS4，PMOS晶体管Q4因此而关闭。如此一来，当单向导通装置1处于逆向偏压状态时可能会经由晶体管Q3与Q2而介于输出电极端N与输入电极端P之间的逆向漏电流路径P10，则由于关闭的PMOS晶体管Q4而被阻断。根据上述，电阻器101的第一端耦接节点N13。因此可知，当单向导通装置1处于逆向偏压状态时，开关电路103是根据电阻器101的第一端(即节点N13)上的电压(即栅极电压VG4)以及节点N11上的电压(源极电压VS4)来决定是否阻断此逆向漏电流路径。当电阻器101的第一端上的电压以及节点N11上的电压之间的差值(即栅-源极电压VGS4)大于0V时，关闭PMOS晶体管Q4，以阻断此逆向漏电流路径，使得逆向偏压状态时的逆向漏电流趋近于零。
当输入电极端P的电压VP逐渐地上升至19V时，PMOS晶体管Q4的源极电压VS4经由电阻器100与PMOS晶体管Q4内部的本体二极管(body diode)而接近于19V。此时PMOS晶体管Q4的栅极电压VG4(即节点N13上的电压)仍为14.7V。因此，PMOS晶体管Q4的栅-源极电压VGS4则等于：
VGS4＝VG4-VS4＝14.7V-19V＝-4.3V
根据为负值的栅-源极电压VGS4，PMOS晶体管Q4因此而导通。因此可知，当单向导通装置1进入顺向偏压状态前，PMOS晶体管Q4已导通，使得单向导通装置1在顺向偏压状态下能进行正常工作。单向导通装置1在顺向偏压状态的正常工作将参阅图2于下文中详细说明。
参阅图2，当单向导通装置1处于顺向偏压状态时，即当输入电极端P的电压VP等于或大于输出电极端N的电压VN时，由于PMOS晶体管Q4已导通，一静态电流IE2流经电阻器100与晶体管Q2，使得在电阻器100的两端上产生跨压VR100。在此实施例中，跨压VR100较佳的数值为几十毫伏(mV)。当输入电极端P上升至其与输出电极端N之间的电压差高于跨压VR100时，晶体管Q2的发射极E2的电压会随着输入电极端P的电压VP上升而上升。由于电阻器100的电阻值(例如为1K欧姆)，使得静态电流IE2几乎维持定值，使得晶体管Q2的发射极-基极电压VEB2几乎维持固定。由于晶体管Q2的发射极E2的电压随着输入电极端P的电压VP上升而上升，使得晶体管Q2的基极B2的电压随着晶体管Q2的发射极E2的电压上升而上升。如上所述，晶体管Q3的基极B与晶体管Q2的基极B2耦接在一起，因此，晶体管Q3的基极B3的电压也随着晶体管Q2的基极B2的电压上升而上升。然而，由于输出电极端N的电压VN的电压维持固定，因此晶体管Q3的发射极E3的电压维持固定，此得晶体管Q3的发射极-基极电压VEB3下降。如此一来，流经晶体管Q3的集电极C3的电流IC3减少，且电阻器102的跨压VR102下降，这使得晶体管Q3的集电极C3的电压下降。当晶体管Q3的集电极C3的电压下降至使得PMOS晶体管Q1的源-栅极VSG1大于PMOS晶体管Q1的临界电压Vth的绝对值时，PMOS晶体管Q1则导通，顺向电流ID1则由输入电极端P流向输出电极端N。
根据上述实施例可知，由于开关电路103的操作，使得当单向导通装置1处于逆向偏压操作时，开关电路103关闭以阻断逆向漏电流路径，使得逆向漏电流趋近于零，藉此减少不必要的功率损失。此外，当输入电极端P的电压VP逐渐上升时，开关电路103可在进入正向偏压状态前导通，以使得单向导通装置1在顺向偏压状态下时能进行正常工作。因此，就由开关电路103的配置与操作，利用单向导通装置1的电路能有较高的电源使用效率。
图3表示根据本发明另一实施例的单向导通装置3。参阅图3，单向导通装置3包括N沟道金属氧化物半导体场效(NMOS)晶体管Q1_3以及驱动电路30。驱动电路30包括NPN型双载子接面晶体管(BJT)Q2_3与Q3_3、电阻器300-302、以及开关电路303。开关电路303包括NMOS晶体管Q4_3以及电阻器304。PMOS晶体管Q1_3的源极S1_3与漏极D1_3分别耦接单向导通装置1的输入电极端P与输出电极端N，而其栅极G1_3耦接驱动电路30。单向导通装置3的电路架构与工作原理与图1所示的单向导通装置1类似。单向导通装置3与图1的单向导通装置1之间的差异在于以NMOS晶体管Q1_3与Q4_3来分别取代图1中单向导通装置1的PMOS晶体管Q1与Q4，并以NPN型双载子接面晶体管Q2_3与Q3_3晶体管来分别取代图1中单向导通装置1的PNP型双载子接面晶体管Q2与Q3，即可得到图3的单向导通装置3。因此，关于单向导通装置3的操作可参阅上述关于图1的单向导通装置1的说明，在此省略叙述。
参阅图1，在一些实施例中，当单向导通装置1处于逆向偏压状态时逆向漏电流已趋近于零，但是仍可能存在来自输出端电极N的静态电流I1。如图1所示，此静态电流I1由流经电阻器101与104的电流I3以及流经电阻器102的电流I2所组成。假设输出电极端N的电压VN为20V，则电流I2与I3分别为：
I2＝(VN-VCE3)/R102
I3＝(VN-VBE3)/(R104+R101)
其中，VCE3表示晶体管Q3的集电极-发射极电压，大约等于0.2V。R102表示电阻器102的电阻值，例如为1M欧姆(即1000K欧姆)。因此，可得到电流I2与I3分别为：
I2＝(VN-VCE3)/R102
＝(20-0.2)/1000K
＝19.8uA(微安培)
I3＝(VN-VBE3)/(R104+R101)
＝(20-0.6)/(204K+750L)
＝19.6uA
静态电流I1则等于：
I1＝I2+I3＝19.8uA+19.6uA＝39.4uA
因此，在逆向偏压状态下，可能存在静态电流I1，造成功率损失。
根据本发明另一实施例，如图4所示，驱动电路10可还包括开关电路40与电阻器41，以在单向导通装置1处于逆向偏压状态时可阻断输出电极端N与接地端之间的静态电流路径。参阅图4，开关电路40包括电阻器400与401以及NPN型双载子接面晶体管Q5。电阻器400耦接于输入电极端P与节点N14之间。电阻器401耦接于节点N14与接地端之间。晶体管Q5的基极B5(也称为控制端)耦接节点N14，其集电极C5(也称为输入端)耦接电阻器101与102的第二端，且其发射极E5(也称为输出端)耦接接地端。电阻器41耦接于输出电极端N与电阻器102的第二端。
当单向导通装置1处于逆向偏压状态时，假设由于逆向漏电流路径已被开关电路103阻断，因此输入电极端P的电压VP处于低电位或0V。此时，节点N14上的电压也处于低电位，以关闭晶体管Q5。如此一来，则不会产生图1所示的电流I2与I3，藉此阻断了输出电极端N与接地端之间的静态电流路径。为了避免当晶体管Q5关闭时PMOS晶体管Q1的栅极G1的浮动，电阻器41的存在可使PMOS晶体管Q1的栅-源极电压VGS1几乎等于0V，使PMOS晶体管Q1能维持关闭。
当输入电极端P的电压VP开始上升时，一旦节点N14上的电压处于高电位，晶体管Q5则导通。之后，单向导通装置1在顺向偏压状态下能进行正常工作。
根据上述，开关电路40可根据输入电极端P的电压VP来决定是否阻断可阻断输出电极端N与接地端之间的静态电流路径。输入电极端P的电压VP处于低电位或0V(单向导通装置1处于逆向偏压状态)时，开关电路40可阻断输出电极端N与接地端之间的静态电流路径，藉此减少功率损失。
在图4的实施例中，晶体管Q5可以一NMOS晶体管来实施。在此例子中，NMOS晶体管的栅极(也称为控制端)耦接节点N14，其漏极(也称为输入端)耦接电阻器101与102的第二端，且其源极(也称为输出端)耦接接地端。
图3的单向导通装置3也可包括开关电路50与电阻器51，如图5所示，以阻断在逆向偏压状态下输出电极端N与接地端之间的静态电流路径。开关电路50包括PNP型双载子接面晶体管Q5_5以及电阻器500与501。开关电路50与电阻器51的电路架构与工作原理与图4所示的开关电路40与电阻器41类似。开关电路50与图4的开关电路40之间的差异在于以PNP型双载子接面晶体管Q5_5来取代图4的NPN型双载子接面晶体管Q5，即可得到图5的开关电路50。因此，关于开关电路50的操作可参阅上述关于图4的开关电路40的说明，在此省略叙述。
本发明虽以优选实施例公开如上，然其并非用以限定本发明的范围，本领域技术人员在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附权利要求书界定范围为准。

Claims (10)

1.一种单向导通装置，包括；
第一晶体管，具有耦接第一节点的控制端、耦接该单向导通装置的输入电极端的输入端、以及耦接该单向导通装置的输出电极端的输出端；
驱动电路，耦接该第一晶体管，包括：
第一开关电路，耦接该输入电极端以及第二节点；
第二晶体管，具有耦接第三节点的基极、耦接该第二节点的发射极、以及耦接该第三节点的集电极；
第一电阻器，具有通过该第一开关电路耦接该第三节点的第一端、以及耦接接地端的第二端；
第三晶体管，具有耦接该第三节点的基极、耦接该输出电极端的发射极、以及耦接该第一节点的集电极；以及
第二电阻器，具有耦接该第一节点的第一端、以及耦接该接地端的第二端；
其中，该第一开关电路根据该第一电阻器的第一端上的电压与该第二节点上的电压来决定是否阻断该单向导通装置的逆向漏电流路径。
2.如权利要求1所述的单向导通装置，其中，该第一开关电路包括：
第四晶体管，具有耦接第四节点的控制端、耦接该输入电极端的输入端、以及耦接该第二节点的输出端；以及
第三电阻器，具有耦接于该第三节点的第一端、以及耦接该第四节点的第二端；
其中，该第一电阻器的第一端耦接该第四节点。
3.如权利要求2所述的单向导通装置，其中，该驱动电路还包括：
第二开关电路，耦接于所述第一及第二电阻器的第二端与该接地端之间；
其中，该第二开关电路检测该输入电极端的电压，且根据该输入电极端的电压来决定是否阻断该单向导通装置的静态电流路径。
4.如权利要求3所述的单向导通装置，其中，该驱动电路还包括：
第四电阻器，耦接于该输出电极端与该第二电阻器的第二端之间。
5.如权利要求3所述的单向导通装置，其中，该第二开关电路包括：
第四电阻器，耦接于该输入电极端与第五节点之间；
第五电阻器，耦接于该第五节点与该接地端之间；以及
第五晶体管，具有耦接该第五节点的控制端、耦接所述第一及第二电阻器的第二端的输入端、以及耦接该接地端的输出端。
6.如权利要求5所述的单向导通装置，其中，该第五晶体管为N沟道金属氧化物半导体场效晶体管，且该N沟道金属氧化物半导体场效晶体管的栅极、漏极、与源极分别对应该第五晶体管的控制端、输入端、与输出端。
7.如权利要求5所述的单向导通装置，其中，该第五晶体管为NPN型双载子接面晶体管，且该NPN型双载子接面晶体管的基极、集电极、与发射极分别对应该第五晶体管的控制端、输入端、与输出端。
8.如权利要求1所述的单向导通装置，其中，该第一晶体管为P沟道金属氧化物半导体场效晶体管，且该第二晶体管与该第三晶体管为PNP型双载子接面晶体管。
9.如权利要求1所述的单向导通装置，其中，该第一晶体管为N沟道金属氧化物半导体场效晶体管，且该第二晶体管与该第三晶体管为NPN型双载子接面晶体管。
10.如权利要求1所述的单向导通装置，还包括：
第三电阻器，耦接于该输入电极端与该第一开关电路之间。
CN201610801323.XA 2016-08-19 2016-09-05 单向导通装置 Active CN107769759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105126516A TWI589107B (zh) 2016-08-19 2016-08-19 單向導通裝置
TW105126516 2016-08-19

Publications (2)

Publication Number Publication Date
CN107769759A CN107769759A (zh) 2018-03-06
CN107769759B true CN107769759B (zh) 2021-05-04

Family

ID=59688246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610801323.XA Active CN107769759B (zh) 2016-08-19 2016-09-05 单向导通装置

Country Status (3)

Country Link
US (1) US9774321B1 (zh)
CN (1) CN107769759B (zh)
TW (1) TWI589107B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664814B (zh) * 2017-11-03 2019-07-01 尼克森微電子股份有限公司 單向導通裝置
CN109756213B (zh) * 2017-11-03 2023-03-10 尼克森微电子股份有限公司 单向导通装置
TWI678856B (zh) * 2018-10-01 2019-12-01 和碩聯合科技股份有限公司 電子裝置及其電源傳輸電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499710A (zh) * 2002-11-08 2004-05-26 广达电脑股份有限公司 单向导通装置
CN1700595A (zh) * 2004-05-20 2005-11-23 广达电脑股份有限公司 单向导通器件
CN101490922A (zh) * 2006-07-27 2009-07-22 雅迪信科技有限公司 用于o形环场效应晶体管的改进控制器
CN103023470A (zh) * 2011-09-28 2013-04-03 上海岭芯微电子有限公司 三电极单向导通场效应管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060943A (en) * 1998-04-14 2000-05-09 Nmb (Usa) Inc. Circuit simulating a diode
US6469564B1 (en) * 1998-04-14 2002-10-22 Minebea Co., Ltd. Circuit simulating a diode
TWI222754B (en) * 2002-10-23 2004-10-21 Quanta Comp Inc One-way conduction apparatus
TWI231093B (en) * 2004-05-14 2005-04-11 Quanta Comp Inc One-way conduction device
US9621020B2 (en) * 2008-05-16 2017-04-11 Astec International Limited Control circuits and methods for controlling switching devices
US8207779B2 (en) * 2008-05-16 2012-06-26 Astec International Limited Control circuits and methods for controlling switching devices
CN202166851U (zh) * 2011-06-30 2012-03-14 深圳市华力特电气股份有限公司 一种单向导通控制装置和单向导通装置
CN203844627U (zh) * 2013-12-11 2014-09-24 镇江大全赛雪龙牵引电气有限公司 直流牵引供电系统单向导通装置控制系统
CN203911750U (zh) * 2014-05-23 2014-10-29 正芯科技有限公司 主动式单向导通装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499710A (zh) * 2002-11-08 2004-05-26 广达电脑股份有限公司 单向导通装置
CN1700595A (zh) * 2004-05-20 2005-11-23 广达电脑股份有限公司 单向导通器件
CN101490922A (zh) * 2006-07-27 2009-07-22 雅迪信科技有限公司 用于o形环场效应晶体管的改进控制器
CN103023470A (zh) * 2011-09-28 2013-04-03 上海岭芯微电子有限公司 三电极单向导通场效应管

Also Published As

Publication number Publication date
TW201810897A (zh) 2018-03-16
US9774321B1 (en) 2017-09-26
TWI589107B (zh) 2017-06-21
CN107769759A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
US8604862B2 (en) Four-quadrant bootstrapped switch circuit
US7190207B2 (en) One way conductor
KR890004647B1 (ko) 정전류원회로 및 이 회로를 사용한 차동증폭기
US8648630B2 (en) Systems and methods for driving transistors with high threshold voltages
CN110943718B (zh) 一种高侧开关的输出级电路
CN107769759B (zh) 单向导通装置
CN109995355B (zh) 带隙基准电路及电子设备
JP4658699B2 (ja) 最大電圧検出回路及び最小電圧検出回路
US11320850B1 (en) Voltage selection circuit
US6903610B2 (en) Operational amplifying circuit and push-pull circuit
JP2000357949A (ja) クランプ回路及びそれを用いたインターフェース回路
JP3349047B2 (ja) 定電圧回路
JPH07321621A (ja) 半導体集積回路
JP2011199961A (ja) 電源用逆流阻止回路
CN109194319B (zh) Pmos管驱动电路
US4814635A (en) Voltage translator circuit
US10560090B2 (en) One-way conduction device
KR102640530B1 (ko) 히스테리시스를 갖는 개선된 스위치
CN112737552B (zh) 一种信号传输电路
US8836382B1 (en) Mixed voltage driving circuit
JP2776034B2 (ja) 定電流回路
CN109830946B (zh) 双母线双功率管限流电路及芯片和电子设备
CN114070021B (zh) 一种磁隔离不对称驱动电路
CN109756213B (zh) 单向导通装置
JP3684153B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant