CN109995327A - 用于三倍频的装置与方法 - Google Patents

用于三倍频的装置与方法 Download PDF

Info

Publication number
CN109995327A
CN109995327A CN201811196616.5A CN201811196616A CN109995327A CN 109995327 A CN109995327 A CN 109995327A CN 201811196616 A CN201811196616 A CN 201811196616A CN 109995327 A CN109995327 A CN 109995327A
Authority
CN
China
Prior art keywords
phase
signals
weighted sum
export
phase signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811196616.5A
Other languages
English (en)
Other versions
CN109995327B (zh
Inventor
林嘉亮
徐文博
宋飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN109995327A publication Critical patent/CN109995327A/zh
Application granted granted Critical
Publication of CN109995327B publication Critical patent/CN109995327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/02—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element
    • H03L7/04—Automatic control of frequency or phase; Synchronisation using a frequency discriminator comprising a passive frequency-determining element wherein the frequency-determining element comprises distributed inductance and capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/148—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using filters, including PLL-type filters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种用于三倍频的装置和方法，该用于三倍频的装置包含一相位内插电路用以接收一四相信号并且输出一六相信号，以及一总和网络用以接收六相信号并且输出一二相信号。六相信号的一第一相位、一第三相位以及一第五相位被相加以产生二相信号的一第二相位，六相信号的一第二相位、一第四相位以及一第六相位被相加以产生二相信号的一第一相位。

Description

用于三倍频的装置与方法
技术领域
本发明涉及一种三倍频器。
背景技术
如图1所示出，一现有技术的三倍频器100接收一输入信号Sin以及输出一输出信号Sout。三倍频器100包含一非线性电路101用以接收输入信号Sin并且输出一中间信号Sint，以及一带通滤波器102用以接收中间信号Sint并且输出输出信号Sout。非线性电路101的三阶非线性导致中间信号Sint含有一很强的三次谐波分量，带通滤波器102用以隔离出中间信号Sint中的三次谐波分量，使得三次谐波分量成为输出信号Sout中的主要频谱分量。因此之故，输出信号Sout的主要频率为输入信号Sin基频的三倍，即fout＝3fin，其中fin为输入信号Sin的基频，且fout为输出信号Sout的主要频率。
现有技术的三倍频器100效率并不高，即使中间信号Sint可能含有很强的三次谐波含量，在实施时基频分量仍比三次谐波分量强得多。并且，除非使用很高品质因数的电路，带通滤波器102在实际实现时对基频分量的抑制十分有限，因此，在输出信号Sout中基频分量通常仍然相当可观。
一三倍频器被公开，其可以在不使用很高品质因数的电路的情况下，极大地抑制基频分量。
发明内容
本发明提供一种用于三倍频的装置，该用于三倍频的装置包含一相位内插电路用以接收一四相信号(four-phase signal)并且输出一六相信号(six-phase signal)，以及一总和网络用以接收六相信号并且输出一二相信号(two-phase signal)。其中六相信号的一第一相位、一第三相位以及一第五相位被相加以产生二相信号的一第二相位，六相信号的一第二相位、一第四相位以及一第六相位被相加以产生二相信号的一第一相位。于一实施例中，相位内插电路包含六个加权总和电路，其中六个加权总和电路的任一用以基于四相信号的相位的一相应对的一相应加权和输出六相信号的一相应相位。于一实施例中，六个加权总和电路包含一第一加权总和电路用以依据四相信号的一第一相位以及一第二相位的一加权和输出六相信号的第一相位，一第二加权总和电路用以依据四相信号的第二相位以及一第三相位的一加权和输出六相信号的第二相位，一第三加权总和电路用以依据四相信号的第三相位以及第二相位的一加权和输出六相信号的第三相位，一第四加权总和电路用以依据四相信号的第三相位以及一第四相位的一加权和输出六相信号的第四相位，一第五加权总和电路用以依据四相信号的第四相位以及第一相位的一加权和输出六相信号的第五相位，以及一第六加权总和电路用以依据四相信号的第一相位以及第四相位的一加权和输出六相信号的第六相位。于一实施例中，总和网络包含一第一差分对用以分别接收六相信号的第一相位以及第四相位并且向一第一输出节点以及一第二输出节点输出一第一电流以及一第四电流，一第二差分对用以分别接收六相信号的第三相位以及第六相位并且向第一输出节点以及第二输出节点输出一第三电流以及一第六电流，一第三差分对用以分别接收六相信号的第五相位以及第二相位并且向第一输出节点以及第二输出节点输出一第五电流以及一第二电流，以及一负载网络用以分别提供终止至第一输出节点以及第二输出节点以建立二相信号的第二相位以及第一相位。于一实施例中，负载网络为被调谐到六相信号的一三次谐波的一谐振器。于一实施例中，该用于三倍频的装置还包含一正交产生网络用以接收一输入时钟并且输出四相信号。于一实施例中，正交产生网络包含一除二网络，除二网络包含一第一数据正反器(flip-flop，触发器)用以依据一输入时钟接收四相信号的一第四相位并且输出四相信号的一第一相位以及一第三相位，以及一第二数据正反器用以依据输入时钟的一反相接收四相信号的第一相位并且输出四相信号的一第二相位以及第四相位。
本发明还提供一种用于三倍频的方法。该用于三倍频的方法包含：接收一输入时钟；利用一正交产生网络由输入时钟产生一四相信号；利用内插由四相信号产生一六相信号；将六相信号的一第一相位、一第三相位以及一第五相位相加以产生一二相信号的一第二相位；将六相信号的一第二相位、一第四相位以及一第六相位相加以产生二相信号的一第一相位；以及对二相信号进行滤波以提取一三次谐波分量。于一实施例中，正交产生网络包含一除二网络，除二网络包含一第一数据正反器用以依据一输入时钟接收四相信号的一第四相位并且输出四相信号的一第一相位以及一第三相位，以及一第二数据正反器用以依据输入时钟的一反相接收四相信号的第一相位并且输出四相信号的一第二相位以及第四相位。于一实施例中，六相信号的六相位的任一是由四相信号的相位的一相应对内插所得。于一实施例中，六相信号的第一相位是由四相信号的一第一相位以及一第二相位内插所得，六相信号的第二相位是由四相信号的第二相位以及一第三相位内插所得，六相信号的第三相位是由四相信号的第三相位以及第二相位内插所得，六相信号的第四相位是由四相信号的第三相位以及第四相位内插所得，六相信号的第五相位是由四相信号的第四相位以及第一相位内插所得，以及六相信号的第六相位是由四相信号的第一相位以及第四相位内插所得。于一实施例中，一加权和用来实现内插。于一实施例中，六相信号的六相位的任一是由四相信号的相位的一相应对的一相应加权和所产生。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图的说明如下：
图1为一现有技术的三倍频器的示意图；
图2为依据本发明的一实施例的一三倍频器的功能方框图；
图3示出图2的三倍频器的说明性时序图；
图4示出四相至六相内插电路的一实施例的示意图；
图5示出一加权总和电路的一实施例的示意图；
图6示出一总和网络的一实施例的示意图；
图7示出一正交产生网络的示意图；以及
图8示出依据本发明的一实施例的一方法的流程图。
符号说明
100、200 三倍频器 101 非线性电路
102 带通滤波器
210、400 相位内插电路
220、600 总和网络
310、311、312、313、314、320 时刻
321、322、323、324、325、326 时刻
411 第一加权总和电路 412 第二加权总和电路
413 第三加权总和电路 414 第四加权总和电路
415 第五加权总和电路 416 第六加权总和电路
500 加权总和电路 503 第三内部节点
510 第一放大器 513 第一内部节点
520 第二放大器 523 第二内部节点
530 第三放大器
511、521、531 PMOS晶体管
512、522、532 NMOS晶体管
540 第一耦合网络 540 第二耦合网络
541 第一电阻 551 第二电阻
601第一输出节点 602 第二输出节点
610 第一差分对 620 第二差分对
630 第三差分对
611、612、621 NMOS晶体管
622、631、632 NMOS晶体管
613、623、633 电流源节点
614 第一电流源 624 第二电流源
634 第三电流源 640 负载网络
641 第一电感 642 第二电感
643 第一电容 644 第二电容
700 正交产生网络 711 第一数据正反器
721 第二数据正反器 800 方法
810～860 步骤
A 第一输入引脚 B 第二输入引脚
C 输出引脚 VDD第一DC节点
VS S 第二DC节点
VA、VB、VC 电压
VX 第一内部电压 VY 第二内部电压
VZ 总和电压 I0、I3 第一电流对
I2、I5 第二电流对 I1、I4 第三电流对
CK 时钟 CKB 互补时钟
D 输入引脚 Q 输出引脚
CK 互补输出引脚
具体实施方式
本发明关于三倍频器。虽然说明书描述了被视为实施本发明的有利模式的几个实施例，但应可理解本发明可以用多种方式来实现，且不限于以下特定例示或这些例示中任何特征被实施的特定方式。在其他实施例中，不再显示或赘述本技术领域熟知的细节以避免模糊本发明的各方面。
本领域普通技术人员理解在本公开中使用的与微电子相关的术语及基本概念，例如“电路节点”、“电源节点”、“接地节点”、“反向器”、“电压”、“电流”、“电流源”、“互补式金属氧化物半导体(complementary metal oxidesemiconductor，CMOS)”、“P通道金属氧化物半导体(P-channel metal oxidesemiconductor，PMOS)晶体管”、“N通道金属氧化物半导体(N-channel metaloxide semiconductor，NMOS)晶体管”、“放大器”、“电阻”、“电容”、“电感”、“直流(DC)”、“差分对”、“相位”、“时钟”、“信号”、“频率”、“时间长度”、“负载”、“数据正反器”、“延迟锁相回路”、“相位锁相回路”、“工作周期”与“正交相位”。诸如此类的术语及基本概念对于本领域普通技术人员为显而易见的，因此于此不再详细解释。本领域普通技术人员也可以识别PMOS晶体管与NMOS晶体管的符号，并且识别其“源极”、“栅极”与“漏极”端子。
在本公开中，DC节点是具有实质上静止的电势的一电路节点。“VDD”表示通常被称为电源节点的一第一DC节点，而“VSS”表示通常被称为接地节点的一第二DC节点，这两种符号被广泛用于文献中，并且为本领域的普通技术人员所熟悉。
在本公开中，使用在现有技术中广泛使用的总线符号。例如，A[3：0]表示宽度为四的总线，并且包含四个组成信号A[0]、A[1]、A[2]以及A[3]。
在本公开中，时钟为一个信号，其循环地在高电平与低电平之间来回切换。
本发明的一实施例的一三倍频器200的功能方框图示出于图2。三倍频器200包含一相位内插电路210用以接收一四相信号S1[3:0]并且输出一六相信号S2[5:0]，以及一总和网络220用以接收六相信号S2[5:0]并且输出一二相信号S3[1:0]。S1[3:0]、S2[5:0]及S3[1:0]的说明性时序图示出于图3。如图所示，S1[0]、S1[1]、S1[2]、S1[3]、S2[0]、S2[1]、S2[2]、S2[3]、S2[4]和S2[5]都是周期性的，周期为T，并且彼此之间相差固定的时间间隔。对图3每个信号而言，水平轴是用“t”表示的时间变量，并且垂直轴是信号的电压。S1[0](S1[1]、S1[2]、S1[3])据称为四相信号S1[3:0]的一第一(第二、第三、第四)相位，并且在时刻310(311、312、313)具有一上升边缘，时刻311(312、313、314)落后时刻310(311、312、313)T/4。此外，S2[0](S2[1]、S2[2]、S2[3]、S2[4]、S2[5])据称为六相信号S2[5:0]的一第一(第二、第三、第四、第五、第六)相位，并且在时刻320(321、322、323、324、325)具有一上升边缘，时刻321(322、323、324、325、326)落后时刻320(321、322、323、324、325)T/6。在这里，S2[0](亦即，S2[5:0]的第一相位)以大约T/8的时序落后S1[0](亦即，S1[3:0]的第一相位)。除此之外，S3[0]及S3[1]均为周期性的，周期为T/3，并且彼此之间相差固定的时间间隔。S3[0](S3[1])据称为输出信号S3[1:0]的一第一(第二)相位，并且在时刻320(321)具有一上升边缘，时刻321(322)落后时刻320(321)T/6，其为输出信号S3[1:0]的周期的一半。
数学上，S1[3:0]可以用下面的方程式近似：
在这里，及分别为S1[3:0]的基频分量及三次谐波分量的振幅，并且VM1为一第一常数。基于方程式(1)，就基频分量而言，S1[0]、S1[1]、S1[2]和S1[3]可以说分别具有0度、90度、180度及270度的相位，尽管S1[3:0]也包含了附加的谐波分量，但这里只考虑基频分量与三次谐波分量，因为它们是所有分量之中最主要的两个分量。
S2[5:0]可以用下面的方程式近似：
在这里，及分别为S2[5:0]的基频分量及三次谐波分量的振幅，并且VM2为一第二常数。基于方程式(2)，就基频分量而言，S2[0]、S2[1]、S2[2]、S2[3]、S2[4]和S2[5]可以说分别具有45度、105度、165度、225度、285度及345度的相位。
相位内插电路210用以经由内插从四相信号S1[3:0]产生六相信号S2[5:0]。适合实现本发明的一实施例的相位内插电路210的一相位内插电路400的示意图示出于图4。如图所示，相位内插电路400包含一第一(第二、第三、第四、第五、第六)加权总和电路411(412、413、414、415、416)，六个加权总和电路411～416中的每一个具有标记为“A”的一第一输入引脚、标记为“B”的一第二输入引脚以及标记为“C”的一输出引脚。第一(第二、第三、第四、第五、第六)加权总和电路411(412、413、414、415、416)于其第一输入引脚“A”接收S1[0](S1[1]、S1[2]、S1[2]、S1[3]、S1[0])，于其第二输入引脚“B”接收S1[1](S1[2]、S1[1]、S1[3]、S1[0]、S1[3])，并且于其输出引脚“C”输出S2[0](S2[1]、S2[2]、S2[3]、S2[4]、S2[5])。六个加权总和电路411～416中的每一个执行可以由以下方程式所近似模拟的函数：
VC＝WAVA+WBVB. (3)
在这里，VA为第一输入引脚“A”的一电压，VB为第二输入引脚“B”的一电压，VC为输出引脚“C”的一电压，WA为与VA相关的权重，且WB为与VB相关的权重。当VA与VB被以加权的方式相加以产生VC时，VC的一相位近似于VA的一相位与VB的一相位的一加权和。
于一实施例中，六个加权总和电路411～416中每一个的WA与WB的值，连同引脚“A”、“B”及“C”上的各个信号以及相位被列在下表中：
表一
请注意，360度与0度相同。
可用来实现图4的六个加权总和电路411～416的一加权总和电路500的示意图示出于图5。加权总和电路500包含一第一放大器510用以从第一输入引脚“A”接收电压VA并且于一第一内部节点513输出一第一内部电压VX，一第二放大器520用以从第二输入引脚“B”接收电压VB并且于一第二内部节点523输出一第二内部电压VY，一第一耦合网络540用以将第一内部节点513耦合至一第三内部节点503，一第二耦合网络550用以将第二内部节点523耦合至第三内部节点503，以及一第三放大器530用以于第三内部节点503接收一总和电压VZ并且于输出引脚“C”输出电压VC。在图5所示的特定实施例中，第一放大器510为包含一第一PMOS晶体管511与一第一NMOS晶体管512的一CMOS反相器，第二放大器520为包含一第二PMOS晶体管521与一第二NMOS晶体管522的一CMOS反相器，第一耦合网络540包含一第一电阻541，第二耦合网络550包含一第二电阻551，第三放大器530为包含一第三PMOS晶体管531与一第三NMOS晶体管532的一CMOS反相器。电压VA与电压VB以加权的方式相加，其中第一放大器510与第二放大器520之间的相对强度决定相对权重。假设第一(第二)PMOS晶体管511(521)的宽度及长度分别为WP1(WP2)及LP1(LP2)。假设第一(第二)NMOS晶体管512(522)的宽度及长度分别为WN1(WN2)及LN1(LN2)。假设WP1/LP1＝αWN1/LN1以及WP2/LP2＝αWN2/LN2,，其中α为一设计参数。则WA(其为与VA相关的权重)与WN1/LN1成正比，而WB(其为与VB相关的权重)与WN2/LN2成正比。现在参照表一，对于第一加权总和电路411与第四加权总和电路414而言，WA与WB是相同的(均等于1/2)，在这种情况之下，WN1/LN1必须大约等于WN2/LN2。对于第二加权总和电路412、第三加权总和电路413、第五加权总和电路415与第六加权总和电路416而言，WA是WB的五倍，在这种情况之下，WN1/LN1必须大约为WN2/LN2的五倍。作为例示而非限制，于一实施例中，三倍频器200用一28纳米(nm)CMOS工艺制造，S1[3:0]的基频为4千兆赫(GHz)，并且六个加权总和电路411～416中WP1、LP1、WN1、LN1、WP2、LP2、WN2和LN2的值被列在下表中：
表二
第一耦合网络540以及第二耦合网络550提供了一种用于将VX与VY加成VZ的装置。于一实施例中，第一耦合网络540以及第二耦合网络550也用来完成一加权总和功能。假设第一电阻541与第二电阻551的电阻值分别为RA及RB，于一实施例中，RA/RB等于WB/WA。对于第一加权总和电路411与第四加权总和电路414而言，WA与WB是相同的(因为均等于1/2)，在这种情况之下，RA/RB必须大约为1。对于第二加权总和电路412、第三加权总和电路413、第五加权总和电路415与第六加权总和电路416而言，WA(其为5/6)是WB(其为1/6)的五倍，在这种情况之下，RA/RB必须大约1/5。作为例示而非限制，于一实施例中，六个加权总和电路411～416中RA与RB的值被列在下表中：
表三
加权总和电路 R<sub>A</sub> R<sub>B</sub>
第一(411) 300欧姆 300欧姆
第二(412) 100欧姆 500欧姆
第三(413) 100欧姆 500欧姆
第四(414) 300欧姆 300欧姆
第五(415) 100欧姆 500欧姆
第六(416) 100欧姆 500欧姆
在另一个实施例中，第一耦合网络540以及第二耦合网络550仅用来完成一耦合功能，而没有完成一加权总和功能。在此另一个实施例中，两个电阻541及551被两个短路电路所取代，即RA与RB两者都大约为零欧姆(Ohm)，且加权总和功能仅由两个放大器510及520的相对强度来完成，如前面所解释。第三放大器530作为一反相缓冲器，用以依据后续电路(其为图2中的总和网络220)所需的驱动能力，接收总和电压VZ并且在输出引脚“C”输出电压VC。作为例示而非限制，于一实施例中，对于图4中所有的六个加权总和电路411～416，第三PMOS晶体管531的宽度与长度分别为3.6微米(μm)与30纳米，而第三NMOS晶体管532的宽度与长度分别为3微米和30纳米。
现在请参照图2，于一实施例中，总和网络220用以完成可以被数学模拟为如下的一求和函数：
S3[1]＝G·(S2[0]+S2[2]+S2[4]) (4)
S3[0]＝G·(S2[1]+S2[3]+S2[5]) (5)
在这里，G为一增益因子。适合实现依据方程式(4)及(5)的总和网络220的一总和网络600示出于图6。总和网络600包含一第一差分对610，用以分别接收S2[0]与S2[3]并向一第一输出节点601与一第二输出节点602输出一第一电流对I0与I3，一第二差分对620，用以分别接收S2[2]与S2[5]并向第一输出节点601与第二输出节点602输出一第二电流对I2与I5，一第三差分对630，用以分别接收S2[4]与S2[1]并向第一输出节点601与第二输出节点602输出一第三电流对I4与I1，以及一负载网络640用以提供一负载至第一输出节点601与第二输出节点602。第一(第二、第三)差分对610、620、630包含一第一(第二、第三)电流源614(624、634)，分别连接电流源节点613(623、633)，以及一第一(第二、第三)对NMOS晶体管611(621、631)及612(622、632)，用以分别接收S2[0](S2[2]、S2[4])与S2[3](S2[5]、S2[1])并且输出I0(I2、I4)与I3(I5、I1)。由于诸如610、620与630之类的差分对是本领域普通技术人员所熟知的，于此不再详细解释。三个差分对610、620与630的输出分别在第一输出节点601与第二输出节点602被总和，得到S3[1]与S3[0]。于此实施例中，负载网络640包含一第一电感641、一第二电感642、一第一电容643以及一第二电容644，其中第一电感641与第一电容643形成一第一谐振槽以于第一输出节点601提供终止，而第二电感642与第二电容644形成一第二谐振槽以于第二输出节点602提供终止。作为例示而非限制：S2[5:0]的基频为4GHz，对于六个NMOS晶体管611、612、621、622、631与632中的每一个，宽度与长度分别为3微米及30纳米，对于三个电流源614、624与634中的每一个，电流为400微安培(μA)，对于两个电感641与642中的每一个，电感值为1纳亨(nH)，以及对于两个电容643与644中的每一个，电容值为175飞法拉(fF)。请注意，第一谐振槽与第二谐振槽都被调谐到三次谐波频率(12GHz，其为S2[5:0])基频的三倍)，以使得三次谐波分量在S3[1:0]占优势。
图2中的三倍频器200较图1中现有技术的三倍频器100优异，因为当总和网络220执行求和函数时，基频分量被抵消。S2[0]、S2[2]与S2[4])的基频分量为三个振幅相同但相位相差120度(即2π/3)的相量。同样地，S2[1]、S2[3]与S2[5]的基频分量为三个振幅相同但相位相差120度的相量。对于任何相位θ，ejθ+ej(θ+2π/3)+ej(θ+4π/3)＝0都是数学恒等式，因此，理论上S3[0](其为S2[0]、S2[2]与S2[4]之和)以及S3[1](其为S2[1]、S2[3]与S2[5]之和)的基频分量应该为零。而另一方面，S2[0]、S2[2]与S2[4]的三次谐波分量都是同相，因此在求和时增强，S2[1]、S2[3]与S2[5]的三次谐波分量也一样。因此之故，S3[0]与S3[1]具有较强的三次谐波分量，但理论上零基频分量。
于一实施例中，四相信号S1[3:0]是通过一正交产生网络由一输入时钟所产生，使用一正交产生网络700产生四相信号S1[3:0]的一示例实施例示出于图7。正交产生网络700是一个除二网络，包含一第一数据正反器(DFF)711，用以依据一输入时钟CK的一上升边缘接收S1[3]并且输出S1[0]与S1[2]，以及一第二数据正反器721，用以依据一互补时钟CKB的一上升边缘接收S1[0]并且输出S1[1]与S1[3]，而互补时钟CKB是输入时钟CK的反相。数据正反器711与721中的每一个都具有标记为“D”的一输入引脚，标记为“Q”的一输出引脚，标记为“QB”的一互补输出引脚，以及由一楔形符号标记的一时钟引脚。由于正交产生网络700被广泛使用并且被本领域普通技术人员所充分理解，因此这里不再详细描述。请注意，在本实施例中，输入时钟CK的基频是S1[3:0]基频的两倍。于一实施例中，CKB是通过一反向器(未显示于图中，但对于本领域的普通技术人员而言是显而易知的)由CK所产生，请注意为了要获得精确的正交产生，CK和CKB都必须具有接近50％的工作周期。
于另一实施例中，四相信号S1[3:0]是通过一延迟锁相回路由一输入时钟所产生，使用延迟锁相回路由输入时钟产生四相信号在现有技术中为熟知的，因此这里不再详细描述。于此实施例中，输入信号的一基频与S1[3:0]的基频相同，并且延迟锁相回路作为一正交产生网络。
于又一实施例中，四相信号S1[3:0]是通过一由一锁相回路以闭环方式控制的偶数级的环形振荡器由一输入时钟所产生，使用以闭环方式控制的偶数级的环形振荡器(如，四级环形振荡器)由输入时钟产生四相信号在现有技术中为熟知的，因此这里不再详细描述。于此实施例中，S1[3:0]的基频为输入时钟的基频乘以锁相回路的倍增因子，并且锁相回路中的环形振荡器作为一正交产生网络。
在图8所示流程图示出的一实施例中，一方法800包含：接收一输入时钟(步骤810)；利用一正交产生网络由输入时钟产生一四相信号(步骤820)；利用内插由四相信号产生一六相信号(步骤830)；将六相信号的一第一相位、一第三相位以及一第五相位相加以产生一二相信号的一第二相位(步骤840)；将六相信号的一第二相位、一第四相位以及一第六相位相加以产生二相信号的一第一相位(步骤850)；以及对二相信号进行滤波以提取一三次谐波分量(步骤860)。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种用于三倍频的装置，包含：
一相位内插电路，用以接收一四相信号并且输出一六相信号；以及
一总和网络，用以接收该六相信号并且输出一二相信号，其中该六相信号的一第一相位、一第三相位以及一第五相位被相加以产生该二相信号的一第二相位，该六相信号的一第二相位、一第四相位以及一第六相位被相加以产生该二相信号的一第一相位。
2.如权利要求1所述的用于三倍频的装置，其中该相位内插电路包含：
六个加权总和电路，其中该六个加权总和电路的任一用以基于该四相信号的相位的一相应对的一相应加权和输出该六相信号的一相应相位。
3.如权利要求2所述的用于三倍频的装置，其中该六个加权总和电路包含：
一第一加权总和电路，用以依据该四相信号的一第一相位以及一第二相位的一加权和输出该六相信号的该第一相位；
一第二加权总和电路，用以依据该四相信号的该第二相位以及一第三相位的一加权和输出该六相信号的该第二相位；
一第三加权总和电路，用以依据该四相信号的该第三相位以及该第二相位的一加权和输出该六相信号的该第三相位；
一第四加权总和电路，用以依据该四相信号的该第三相位以及一第四相位的一加权和输出该六相信号的该第四相位；
一第五加权总和电路，用以依据该四相信号的该第四相位以及该第一相位的一加权和输出该六相信号的该第五相位；以及
一第六加权总和电路，用以依据该四相信号的该第一相位以及该第四相位的一加权和输出该六相信号的该第六相位。
4.如权利要求1所述的用于三倍频的装置，其中该总和网络包含：
一第一差分对，用以分别接收该六相信号的该第一相位以及该第四相位并且向一第一输出节点以及一第二输出节点输出一第一电流以及一第四电流；
一第二差分对，用以分别接收该六相信号的该第三相位以及该第六相位并且向该第一输出节点以及该第二输出节点输出一第三电流以及一第六电流；
一第三差分对，用以分别接收该六相信号的该第五相位以及该第二相位并且向该第一输出节点以及该第二输出节点输出一第五电流以及一第二电流；以及
一负载网络，用以分别提供终止至该第一输出节点以及该第二输出节点以建立该二相信号的该第二相位以及该第一相位。
5.如权利要求4所述的用于三倍频的装置，其中该负载网络为被调谐到该六相信号的一三次谐波的一谐振器。
6.如权利要求1所述的用于三倍频的装置，还包含：
一正交产生网络用以接收一输入时钟并且输出该四相信号。
7.如权利要求6所述的用于三倍频的装置，其中该正交产生网络包含：
一第一二分电路，用以接收该输入时钟并且输出该四相信号的一第一相位以及一第三相位；以及
一第二二分电路，用以接收该输入时钟的一反相并且输出该四相信号的一第二相位以及一第四相位。
8.如权利要求7所述的用于三倍频的装置，其中该第一二分电路包含：
一第一数据正反器，
其中，该第二二分电路包含：
一第二数据正反器。
9.一种用于三倍频的方法，包含：
接收一输入时钟；
利用一正交产生网络由该输入时钟产生一四相信号；
利用内插由该四相信号产生一六相信号；
将该六相信号的一第一相位、一第三相位以及一第五相位相加以产生一二相信号的一第二相位；
将该六相信号的一第二相位、一第四相位以及一第六相位相加以产生该二相信号的一第一相位；以及
对该二相信号进行滤波以提取一三次谐波分量。
10.如权利要求9所述的用于三倍频的方法，其中该正交产生网络包含：
一第一二分电路，用以接收该输入时钟并且输出该四相信号的一第一相位以及一第三相位；以及
一第二二分电路，用以接收该输入时钟的一反相并且输出该四相信号的一第二相位以及一第四相位。
CN201811196616.5A 2018-01-02 2018-10-15 用于三倍频的装置与方法 Active CN109995327B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/859,827 2018-01-02
US15/859,827 US10270456B1 (en) 2018-01-02 2018-01-02 Apparatus and method for frequency tripling

Publications (2)

Publication Number Publication Date
CN109995327A true CN109995327A (zh) 2019-07-09
CN109995327B CN109995327B (zh) 2022-11-22

Family

ID=66174830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811196616.5A Active CN109995327B (zh) 2018-01-02 2018-10-15 用于三倍频的装置与方法

Country Status (3)

Country Link
US (1) US10270456B1 (zh)
CN (1) CN109995327B (zh)
TW (1) TWI664820B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10547293B1 (en) * 2019-02-26 2020-01-28 Realtek Semiconductor Corp. Method and apparatus for improving accuracy of quadrature clock
US10715038B1 (en) * 2019-11-29 2020-07-14 Realtek Semiconductor Corp. Apparatus and method for frequency quintupling

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045853A1 (en) * 2000-05-26 2001-11-29 Nec Corporation Timing difference division circuit and signal controlling method and apparatus
CN1571280A (zh) * 2003-07-14 2005-01-26 扬智科技股份有限公司 以多相位低频讯号产生高频讯号的方法及相关装置
CN101321052A (zh) * 2008-07-22 2008-12-10 凌阳科技股份有限公司 四倍过采样的数据恢复方法与系统
CN102270964A (zh) * 2010-02-19 2011-12-07 赫梯特微波公司 倍频器
CN105703766A (zh) * 2014-12-15 2016-06-22 英特尔Ip公司 基于注入锁定环形振荡器的数字时间转换器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW483255B (en) * 1999-11-26 2002-04-11 Fujitsu Ltd Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission
US7116744B2 (en) * 2001-03-29 2006-10-03 Fujitsu Limited Clock recovery circuit and receiver circuit for improving the error rate of signal reproduction
US7409012B2 (en) * 2001-07-06 2008-08-05 Motorola, Inc. Modulator and signaling method
JP4749168B2 (ja) * 2006-02-01 2011-08-17 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
US7928788B2 (en) * 2008-07-31 2011-04-19 Freescale Semiconductor, Inc. Double-balanced sinusoidal mixing phase interpolator circuit and method
JP5347955B2 (ja) * 2009-12-28 2013-11-20 日本電気株式会社 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路
JP5716609B2 (ja) * 2011-08-25 2015-05-13 日本電気株式会社 多相クロック発生回路、及び多相クロック発生方法
JP2015153850A (ja) * 2014-02-13 2015-08-24 株式会社サイオクス 圧電体薄膜素子、その製造方法、および該圧電体薄膜素子を用いた電子デバイス
GB2524041A (en) * 2014-03-12 2015-09-16 Nordic Semiconductor Asa Frequency synthesizer
US9680454B2 (en) * 2014-10-28 2017-06-13 Mediatek Inc. Frequency tripler and local oscillator generator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045853A1 (en) * 2000-05-26 2001-11-29 Nec Corporation Timing difference division circuit and signal controlling method and apparatus
CN1571280A (zh) * 2003-07-14 2005-01-26 扬智科技股份有限公司 以多相位低频讯号产生高频讯号的方法及相关装置
CN101321052A (zh) * 2008-07-22 2008-12-10 凌阳科技股份有限公司 四倍过采样的数据恢复方法与系统
CN102270964A (zh) * 2010-02-19 2011-12-07 赫梯特微波公司 倍频器
CN105703766A (zh) * 2014-12-15 2016-06-22 英特尔Ip公司 基于注入锁定环形振荡器的数字时间转换器

Also Published As

Publication number Publication date
CN109995327B (zh) 2022-11-22
US10270456B1 (en) 2019-04-23
TWI664820B (zh) 2019-07-01
TW201931775A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
Yesil et al. New simple CMOS realization of voltage differencing transconductance amplifier and its RF filter application
CN106130536B (zh) 电平转换电路及电子设备
Lo et al. A 5-GHz CMOS LC quadrature VCO with dynamic current-clipping coupling to improve phase noise and phase accuracy
CN106537767A (zh) 限幅振荡电路
CN109995327A (zh) 用于三倍频的装置与方法
CN104426523A (zh) 具有减小的抖动的波形转换电路
Rai et al. Current differencing transconductance amplifier (CDTA) with high transconductance and its application in filter and oscillator
EP3776859A1 (en) Transceiver baseband processing
US9130610B1 (en) Transmission apparatus and transmission method
Joshi et al. Dual feedback IRC ring for chaotic waveform generation
TWI677191B (zh) 單邊帶混頻器及其方法
Kumngern et al. Third order quadrature sinusoidal oscillator using single CDCTA
DE102015216637B4 (de) Gestapelte Takterzeugungsschaltung
CN105720923B (zh) 切换电路、集成电路、主动混频器电路及相关方法
US10411680B1 (en) Frequency tripler and method thereof
US9595943B2 (en) Implementing broadband resonator for resonant clock distribution
DE102016106015A1 (de) Negative Ladungspumpe und Audio-ASIC mit einer negativen Ladungspumpe
TWI730737B (zh) 五倍頻器及其方法
Minayi et al. CIM a current inverting metamutator and its application to universal filters among others
Debashis et al. Electrical annealing and stochastic resonance in low barrier perpendicular nanomagnets for oscillatory neural networks
Fouda et al. Multi-phase oscillator for higher-order PSK applications
Metin et al. All-pass filter application using electronically tunable DDCC
US12107547B2 (en) Single sideband mixer
Dutta et al. Designing Tuneable Circuits Using the DDCC2TA for Square, Triangular Wave Generation and Pulse Width Modulation
Kumar et al. Wide tuning range CMOS VCO

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant