CN105703766A - 基于注入锁定环形振荡器的数字时间转换器 - Google Patents

基于注入锁定环形振荡器的数字时间转换器 Download PDF

Info

Publication number
CN105703766A
CN105703766A CN201510765248.1A CN201510765248A CN105703766A CN 105703766 A CN105703766 A CN 105703766A CN 201510765248 A CN201510765248 A CN 201510765248A CN 105703766 A CN105703766 A CN 105703766A
Authority
CN
China
Prior art keywords
phase
signal
phase signal
interpolated
interpolator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510765248.1A
Other languages
English (en)
Other versions
CN105703766B (zh
Inventor
戴维德·庞顿
安东尼奥·帕莎玛尼
安德里亚·贝维拉夸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN105703766A publication Critical patent/CN105703766A/zh
Application granted granted Critical
Publication of CN105703766B publication Critical patent/CN105703766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开涉及基于注入锁定环形振荡器的数字时间转换器，并且提供了用于数字时间转换器(DTC)的装置和方法。在示例中，DTC可包括相位插值器和环形振荡器。相位插值器可被配置为接收两个或更多个不同相位信号的数字表示，并且对两个或更多个不同相位信号的数字表示进行插值以提供经插值的输出相位信号。环形振荡器可被配置为：接收经插值的相位信号、锁定到经插值的输出相位信号的频率和相位、并且提供经滤波的相位信号。

Description

基于注入锁定环形振荡器的数字时间转换器
技术领域
本主题总地涉及包括数字极性发射机(DPTX)架构的通信架构，并具体涉及用于插值经相位调制的信号的方法和装置。一些实施例涉及收发机，包括适用于例如在以下网络中使用的收发机：蓝牙网络、WiFi网络、3GPPLTE网络、4G网络、和下一代网络。
背景技术
数字极性发射机(DPTX)架构对于现代无线电非常有吸引力，因为它们与传统模拟架构相比能够提供改善的面积和功率消耗特性。数字时间转换器(DTC)能够用于在数字极性发射机中生成经频率或相位调制的信号。现有的DTC设置有反相器链，该反相器链由粗分辨率链和用于细分辨率的一些插值结构形成。这样的TDC会受到两个主要问题的影响。第一，由粗分辨率生成的延迟会强烈取决于工艺-电压-温度(PVT)变动，这难以通过校准来进行更正。第二，所生成的时钟的较弱频谱纯度会受到由链路中的反相器生成的闪烁噪声和热噪声的影响。
发明内容
根据本公开的实施例，提供了一种数字时间转换器DTC，包括：相位插值器，该相位插值器被配置为接收两个或更多个不同相位信号的数字表示，并对两个或更多个不同相位信号的数字表示进行插值以提供经插值的输出相位信号；以及环形振荡器，该环形振荡器被配置为：接收经插值的输出相位信号、锁定到经插值的输出相位信号的频率和相位、并且提供经滤波的相位信号。
根据本公开的实施例，还提供了一种提供经滤波的经插值相位信号的方法，方法包括：在数字时间转换器DTC的相位插值器处接收两个或更多个不同相位信号的数字表示；使用相位插值器对两个或更多个不同相位信号的数字表示进行插值以提供经插值的输出相位信号；将经插值的输出相位信号注入到环形振荡器中；锁定到经插值的输出相位信号的频率和相位；以及在环形振荡器的输出处提供经滤波的经插值相位信号。
根据本公开的实施例，还提供了一种收发机，包括：基带处理器，该基带处理器被配置为提供相位调制信息；参考生成器，该参考生成器被配置为提供两个或更多个参考相位信号，两个或更多个参考相位信号中的每一者具有与每个其他参考相位信号的相位相比的相位偏移；以及数字时间转换器。数字时间转换器包括：相位插值器，该相位插值器被配置为接收两个或更多个参考相位信号和相位调制信息，并且对两个或更多个参考相位信号进行插值以提供经插值的输出相位信号；以及环形振荡器，该环形振荡器被配置为：接收经插值的输出相位信号、锁定到经插值的输出相位信号的频率和相位、以及提供经滤波的相位信号。
附图说明
在不一定按比例绘制的附图中，相似的标号可在不同的视图中描述相似的组件。具有不同字母下标的相似标号可表示相似组件的不同实例。附图总地通过示例，而不是通过限制的方式来示出本文档中论述的各种实施例。
图1根据一些实施例示出了LTE(长期演进)网络中的一部分端到端网络架构和网络的各种组件。
图2一般地示出了根据本主题的实施例的数字极性发射机。
图3根据一些实施例示出了用于解决与PVT变动以及热噪声和闪烁噪声相关联的问题的DTC。
图4A、4B和4C示出了与图3中所示出的DTC结构相关联的性能特性。
图5一般地示出了根据本主题的示例DTC。
图6A、6B和6C示出了与图4中示出的示例DTC结构相关联的性能特性。
图7一般地示出了根据本主题的用于插值经相位调制的信号的示例方法。
具体实施方式
如上文简要所述，数字极性发射机(DPTX)架构对于现代无线电非常有吸引力，因为它们与传统模拟架构相比能够提供改善的面积和功率消耗特性。对于低基带带宽(例如，针对全球系统移动通信(GSM)和通用移动通信系统(UMTS)标准)，调制可通过直接对相位锁定环路或锁相环(PLL)信号进行调制来实现。对于诸如LTE之类的现代标准，信号带宽被增加至40MHz并且超出40MHz(例如，通过载波聚合)，这使得直接PLL调制变得无效。对于更高带宽的应用，可使用DTC来进行极性发射机内的相位/频率调制和进行极性接收机中的频率生成。
图1根据一些实施例示出了LTE(长期演进)网络中的一部分端到端网络架构和网络的各种组件。网络包括通过S1接口115耦合在一起的无线电接入网络(RAN)(例如，如图所示或者演进通用陆地无线电接入网络(E-UTRAN))和核心网络(EPC)120。注意为了方便和简要的目的，仅示出了核心网络的一部分和RAN。
EPC120包括移动性管理实体(MME)122、服务网关(服务GW)124、和分组数据网络网关(PDNGW)126。RAN包括用于与用户设备(UE)102通信的增强型节点B(eNB)104(可充当基站)。eNB104可包括宏eNB和低功耗(LP)eNB。
MME122在功能上类似于传统服务GPRS支持节点(SGSN)的控制平面。它管理接入中的移动性方面，例如网关选择和跟踪区列表管理。服务GW124终止朝向RAN的接口，并在RAN和核心网络之间路由数据分组。此外，服务GW124可以是用于eNB间切换的本地移动性锚点并且还可提供用于3GPP间的移动性的锚。其他责任可包括合法侦听、计费、和一些政策执行。服务GW124和MME122可在一个物理节点或分离的物理节点中实现。PDNGW126终止朝向分组数据网络(PDN)的SGi接口。它在EPC120和外部PDN之间路由数据分组，并且可以是用于政策执行和计费数据收集的关键节点。它还可提供用于非LTE接入的移动性的锚点。外部PDN可以是任何类型的IP网络以及IP多媒体子系统(IMS)域。PDNGW126和服务GW124可在一个物理节点或分离的物理节点中实现。
eNB104(宏eNB和微eNB)终止空中接口协议并且通常(即便不一直如此)是联系UE102的第一个点。在一些实施例中，eNB104可实现针对RAN的各种逻辑功能，包括但不限于：RNC(无线电网络控制器)功能，例如无线电承载管理、上行链路和下行链路动态无线电资源管理和数据分组调度，以及移动性管理。
S1接口115是分离RAN和EPC120的接口。它被划分成两部分：S1-U和S1-MME，S1-U承载eNB104和服务GW124之间的流量数据，并且S1-MME是eNB104和MME122之间的信令接口。X2接口是eNB104之间(至少在大多数eNB之间，如将在下文关于微eNB所论述的那样)的接口。X2接口包括两部分：X2-C和X2-U。X2-C是eNB104之间的控制平面接口，而X2-U是eNB104之间的用户平面接口。
对于蜂窝网络，LP小区通常用于扩展对室内区域的覆盖(其中室外信号不能很好地到达这里)或者用于增加具有非常密集的电话使用率的区域(例如，车站)中的网络容量。如这里所用，术语“低功耗(LP)eNB”指代用于实现更窄小区(比宏小区更窄，例如毫微微小区、微微小区、或者微小区)的适当的相对低功率的eNode-B。毫微微eNB通常由移动网络运营商向它的居民用户或企业顾客提供。毫微微小区通常是住宅网关的大小或者更小，并且一般连接到用户的宽带线路。一旦被插入，毫微微小区连接到移动运营商的移动网络并且为住宅毫微微小区提供通常30到50米的范围内的附加覆盖。因此，LPeNB可能是毫微微eNB，因为它是通过PDNGW126来耦合的。类似地，微微小区是通常覆盖小型区域(例如，建筑内部(办公室、购物商场、车站等等)或者最近更多地在飞机中)的无线通信系统。微微小区eNB一般能够通过它的基站控制器(BSC)功能经由X2链路连接至另一eNB(例如，宏eNB)。因此，LPeNB104可以用微微小区eNB来实现，因为它经由X2接口被耦合至宏eNB。微微小区eNB(或者就此而言的其他LPeNB)可并入宏eNB的一些或所用功能。在一些情形中，这可被称作接入点基站或企业级毫微微小区。
数字极性发射机(DPTX)架构对于现代无线电非常有吸引力，因为与传统模拟架构相比它们能够提供改善的面积和功率消耗特性。根据一些实施例，UE102或eNB104可包括DPTX，该DPTX可包括数字时间转换器(DTC)。在这些实施例中，DTC可包括相位插值器，该相位插值器被配置为接收两个或更多个不同相位信号的数字表示并对它们进行插值以提供经插值的输出相位信号。在某些示例中，DTC可以是被配置为进行以下各项的环形振荡器：接收经插值的相位信号、锁定至经插值的输出相位信号的频率和相位、以及提供经滤波的相位信号。
图2一般示出了根据本主题的实施例的数字极性发射机200。所描绘的架构是针对示例发射机无线电电路示出的。应当理解，极性架构还能够被用在接收机无线电电路或者包括发射机和接收机二者的组合收发机电路中。在某些示例中，发射机200能够包括处理器201、本地振荡器202、DTC203、针对DTC203的可选预处理器204、功率放大器205、和天线206。在某些示例中，处理器201能够包括例如用于移动电子设备的基带处理器、数字信号处理器(DSP)、或者用于提供表示数字传输数据的幅度和相位调制信息的Cordic转换器。在某些示例中，DTC203的一些已知的非线性能够使用预处理器204来进行补偿。在一些示例中，预处理器204能够从处理器201接收相位调制信息。在一些示例中，预处理器204能够接收相位斜坡信息(Ψ)用于提供期望的无线电频率。在某些示例中，预处理器204能够调节或者更正所接收的处理器信息以提供经更正的信息(ΨCORR)来对DTC203的至少一些非线性进行补偿。在某些示例中，DTC203能够从本地振荡器202接收参考时钟信息并从预处理器204接收经更正的处理器信息(ΨCORR)。DTC203能够使用本地振荡器202和经更正的处理器信息(ΨCORR)来提供处于期望频率处的输出信号(DTCOUT)。对于发射机的示例，功率放大器205能够将输出信号(DTCOUT)与幅度信息相混合以提供传输信号。天线206可广播传输信号以供第二设备接收。在某些接收机示例中，DTC能够被用于调制参考频率和相位信息以提供适当的信号来用于例如使用解调器对来自接收的无线电频率信号的数据进行解调。
图3示出了用于解决与PVT变动以及热噪声和闪烁噪声相关联的问题的示例DTC303解决方案。该解决方案包括容性相位插值器313。在示例中，容性相位插值器313能够接收第一时钟信号(CLK)和第二时钟信号(CLK_90)。第二时钟信号(CLK_90)可以是第一时钟信号(CLK)的90度相移表示。第一和第二时钟信号(CLK、CLK_90)能够被响应于在容性相位插值器313处接收到的相位调制信息(β，ε)的一组电容器网络(314、315、316)进行插值。在某些示例中，相位调制信息(β，ε)可从基带处理器或数字信号处理器中接收。在一些示例中，相位插值信息(β，ε)是从转换电路中接收，该转换电路将输入码(α)转换为被格式化用于容性相位插值器313的相位调制信息(β，ε)。在一些示例中，转换电路能够包括预失真电路304，用于对相位调制信息(β，ε)进行预失真以补偿容性相位插值器313的非线性。
相位调制信息(β，ε)能够控制被连接到第一时钟信号(CLK)、第二时钟信号(CLK_90)和地信号(AC_GND)中的每一者的单位电容器的数量(i，j，k)。正弦型相位调制信号或信号信息能够使用针对调制信号的基频进行调谐的电感器-电容器(LC)滤波器从电容器网络的输出中被构建出来。在某些示例中，诸如CMOS缓冲器之类的缓冲器317能够接收正弦型信号并能够提供经数字相位调制的信号。在某些示例中，LC滤波器需要提供急剧衰减(steeproll-off)以实现相位调制信息(β，ε)的输入码(α)的范围间的线性输出相移。例如，如果未被减弱，则基频的三倍谐波会产生特定的问题。在某些示例中，DTC303能够被实现为片上系统(SOC)的组件。
图4A、4B和4C示出了与图3中所示出的DTC结构(例如，DTC303)相关联的性能特性。图4A示出了在接收两个正交的相位信号时能够在DTC中的某些节点处生成的正弦型信号。图4A包括在图3的节点x处测量的第一信号401和指示了图3的节点y处的电压的第二信号402。图4B和4C是第一信号401的幅度(图4B)和相位(图4C)的频域图。第一信号401的基频在图4B和4C中的每个图中被归一化。由于使用两个正交相位用于波形的离散化，因此正弦波以约基频的四倍频率被采样。这样的采样能够在基频的三倍频率处生成假音(aliasedtone)。在某些示例中，邻近的假音还可带来与基频相位信息相比相反的相位信息(例如参见图4C)。在一些示例中，可能需要对邻近假音进行抑制以保持DTC的线性度。选择性LC滤波器能够被用于提供非常急剧的衰减，这能够提供所需的抑制。在某些示例中，还可使用陷波滤波器。在任一情形中，需要对于LC网络的精细调谐，这将取决于LO频率。由于上述理由，图2中所示的DTC的使用显然会被LC滤波器限制。因此，即使图2中所示的架构能够解决PVT变动以及热噪声和闪烁噪声问题，该架构也面临一些限制。例如，由于LC滤波器被调谐至期望的基频，因此在大多数情形中该架构不能够被直接复制用于其他频带。另外，该架构在系统中引入了用于每个DTC的线圈，这消耗了额外的电路面积并且可能易于与诸如PLL和电源电路之类的其他电路进行电磁耦合。
图5一般示出了根据本主题的示例DTC503，其被配置为在维持完全数字结构的同时减轻与PVT变动、热噪声、闪烁噪声、和接近的基频谐波相关联的问题。在某些示例中，DTC503能够采用三个或更多个相位信号来释放对于选择性滤波器的需求。在某些示例中，DTC503可包括n相位插值器520(n≥2)和环形振荡器521。在一些示例中，DTC503可包括输出缓冲器522。在示例中，相位插值器520可包括n个数字模拟转换器(DAC)，例如容性或电流DAC523。DAC523可通过使用n个相位信号(CLK_1、...、CLK_N)来进行时钟执行。在一些示例中，n个相位信号(CLK_1、...、CLK_N)中的每个信号可具有与其他相位信号基本相同的基频，但每个相位信号的相位不同于每个其他相位信号的相位。在一些示例中，DTC503可包括一个或多个分频器来接收参考频率信息并提供偏离相位信号(CLK_1、...、CLK_N)或信号信息。在一些示例中，参考生成器可包括分频器并可向DTC503提供n个相位信号。除了接收相位信号之外，每个DAC523能够接收相位调制信息或系数(DATA_1、...、DATA_N)用于处理相应的时钟信号(CLK_1、...、CLK_N)。在根据相位调制信息对接收的相位信号进行处理时，DAC523的输出可被累加、或者混频，以提供经插值的信号，该经插值的信号具有从n个相位信号(CLK_1、...、CLK_N)和相应的相位调制信息(DATA_1、...、DATA_N)的组合中被插值的相位。
在示例中，DTC503可包括累加器或累加器节点，并且n个容性或电流DAC523的输出电荷或电流能够被累加到一起以生成注入信号(I_inj)，该注入信号的相位是n个相位信号的插值。在一些示例中，DTC503可包括单个DAC，该单个DAC能通过使用系数(DATA_1、...、DATA_N)对不同相位采样的数字表示(CLK_1、...、CLK_N)进行转换并对经转换的模拟信号进行插值。经累加的输出电荷或电流的相位能够通过调节被提供给每个容性或电流DAC523的系数或相位调制信息(DATA_1、...、DATA_N)来改变。
针对插值两个不同相位信号的一般情形，DTC503能够提供替换的解决方案，该替换的解决方案在一些应用中会更灵活地用于减轻PVT变动以及热噪声和闪烁噪声问题。除了减轻PVT变动以及热噪声和闪烁噪声问题之外，DTC503在插值不止两个不同相位信号时能够使得邻近的假频或者邻近的假音位于更高的频率处，因此降低了假音对系统的性能进行干扰的可能性。
经累加的输出信号(例如，电流DAC523的注入电流信号(I_inj))可被用作环形振荡器521的锁定信号。环形振荡器521能够锁定到注入信号(I_inj)的基频并且能够跟随注入信号的变化相位。在锁定条件中，在环形振荡器的输出524处所生成的时钟信号内的噪声基于注入信号(I_inj)内的噪声。在某些示例中，所生成的时钟信号能够跨越环形振荡器的锁定范围内的不同频率，因此使得能够针对不同信道频率使用相同的数字DTC结构。在某些示例中，DTC可包括缓冲器522以允许输出信号适当地驱动负载(例如，射频(RF)DAC的输入)。
图6A、6B和6C示出了与图5中示出的示例DTC结构(例如，DTC503)相关联的性能特性。图6A示出了具有给定相位的正弦型信号601，该给定相位可通过对移位45度的四个相位信号的插值602来生成。图6B和6C是第一信号601的幅度(图6B)和相位(图6C)的频域图。正弦型信号601的基频在图6B和6C中的每个图中被归一化。注意，对不止两个信号的插值用于波形的离散化，所示示例中的正弦波在约基频的8倍频率处被采样。这样的采样能够在高的多的频率处生成第一假音，例如针对所示示例在基频的7倍频率处。在其中基频是4GHz的示例中，第一假音可被从针对2相位解决方案的12GHz移动到针对4相位解决方案的28GHz处。使用不止两个相位信号来对环形振荡器的注入信号进行插值释放了提供选择性滤波器的需求。
图7一般示出了根据本主题用于插值经相位调制的信号的示例方法700。在操作701处，插值器可接收至少三个不同相位信号的数字表示。在某些示例中，该至少三个相位信号中的每个信号针对每个其他相位信号在相位上偏移。在操作702处，该至少三个相位信号可被插值以提供经插值的输出相位信号。在示例中，可使用容性或电流数字模拟转换器来生成表示每个相位信号的电荷或电流信号，并且该电荷或电流信号可被累加以提供经插值的输出信号。在一些示例中，一个或多个DAC可接收插值信息以用于经由与每个DAC相关联的一个或多个参数或系数来提供经插值的输出信号。在操作703处，经插值的输出信号可被注入到环形振荡器中。在操作704处，环形振荡器可锁定到经插值的输出信号的频率和相位以过滤出杂散噪音或噪声(例如，但不限于：假音、PVT变动、热噪声和闪烁噪声等等)。在操作705处，环形振荡器的输出可提供经滤波的相位信号，该信号能被用于各种应用，包括但不限于：有线通信和无线通信。
示例和其他说明
在示例1中，一种数字时间转换器DTC可包括：相位插值器，该相位插值器被配置为接收两个或更多个不同相位信号的数字表示，并被配置为对两个或更多个不同相位信号的数字表示进行插值以提供经插值的输出相位信号；以及环形振荡器，该环形振荡器被配置为：接收经插值的输出相位信号、锁定到经插值的输出相位信号的频率和相位、并且提供经滤波的相位信号。
在示例2中，示例1的相位插值器可选地被配置为接收多个系数并且使用多个系数来对两个或更多个不同相位信号进行插值以提供经插值的输出相位信号。
在示例3中，示例1-2中任意一项或多项的相位插值器可选地包括一个或多个数字模拟转换器DAC，一个或多个数字模拟转换器被配置为：接收两个或更多个不同相位信号的数字表示、接收多个系数、以及提供经插值的相位信号。
在示例4中，示例1-3中任意一项或多项的相位插值器可选地包括两个或更多个数字模拟转换器DAC，两个或更多个DAC中的每个DAC被配置为：接收两个或更多个不同相位信号中的一个相位信号的相应数字表示、接收多个系数中的系数、以及提供对于一个相位信号的模拟表示。
在示例5中，示例1-4中任意一项或多项的相位插值器可选地包括被耦合到两个或更多个DAC中的每一者的输出的累加器，累加器被配置为对两个或更多个DAC中的每一者的一个相位信号的模拟表示进行累加并且提供经插值的输出相位信号。
在示例6中，示例1-5中任意一项或多项的一个相位信号的模拟表示可选地包括电流信号。
在示例7中，示例1-6中任意一项或多项的一个相位信号的模拟表示可选地包括电荷信号。
在示例8中，示例1-7中任意一项或多项的DTC可选地包括多个分频器，多个分频器被配置为接收参考信号的参考频率和相位信息并且使用参考信号的参考频率和参考信号的相位信息来提供两个或更多个不同相位信号的数字表示。
在示例9中，示例1-8中任意一项或多项的DTC可选地包括锁相环，该锁相环被配置为向多个分频器中的每一者提供参考频率和相位信息。
在示例10中，示例1-9中任意一项或多项的相位插值器可选地被配置为接收三个或更多个不同相位信号的数字表示，并且对三个或更多个不同相位信号的数字表示进行插值以提供经插值的输出相位信号。
在示例11中，示例1-10中任意一项或多项的三个不同相位信号的数字表示中的每一个数字表示可选地包括共用基频。
在示例12中，一种提供经滤波的经插值相位信号的方法，该方法包括：在数字时间转换器DTC的相位插值器处接收两个或更多个不同相位信号的数字表示；使用相位插值器对两个或更多个不同相位信号的数字表示进行插值以提供经插值的输出相位信号；将经插值的输出相位信号注入到环形振荡器中；锁定到经插值的输出相位信号的频率和相位；以及在环形振荡器的输出处提供经滤波的经插值相位信号。
在示例13中，示例1-12中任意一项或多项的方法可选地包括：在相位插值器处接收多个系数，其中对两个或更多个不同相位信号的数字表示进行插值包括：使用多个系数来对两个或更多个不同相位信号的数字表示进行插值以提供经插值的输出相位信号。
在示例14中，在示例1-13中任意一项或多项的相位插值器处接收两个或更多个不同相位信号的数字表示可选地包括：在相位插值器的第一相应数字模拟转换器DAC处接收两个或更多个不同相位信号中的一个相位信号的数字表示，其中该第一相应DAC是相位插值器的两个或更多个DAC中的一个。
在示例15中，在示例1-14中任意一项或多项的相位插值器处接收多个系数可选地包括：在第一相应DAC处接收多个系数中的一个系数。
在示例16中，示例1-15中任意一项或多项的方法可选地包括：使用第一相应DAC和一个系数来提供一个相位信号的模拟表示。
在示例17中，示例1-16中任意一项或多项的方法可选地包括：对两个或更多个DAC的每个输出进行累加以提供经插值的输出相位信号。
在示例18中，示例1-17中任意一项或多项的提供一个相位信号的模拟表示可选地包括：提供表示一个相位信号的模拟电流信号。
在示例19中，示例1-17中任意一项或多项的提供一个相位信号的模拟表示可选地包括：提供表示一个相位信号的模拟电荷信号。
在示例20中，示例1-19中任意一项或多项的方法可选地包括：在多个分频器处接收参考信号的参考频率和相位信息；以及使用多个分频器与参考信号的参考频率和相位信息来提供三个不同相位信号的数字表示。
在示例21中，示例1-20中任意一项或多项的方法可选地包括：使用锁相环(PLL)来向多个分频器中的每一者提供参考频率和相位信息。
在示例22中，示例1-21中任意一项或多项的三个不同相位信号的数字表示中的每一个数字表示可选地包括共用基频。
在示例23中，一种收发机可包括：基带处理器，该基带处理器被配置为提供相位调制信息；参考生成器，该参考生成器被配置为提供两个或更多个参考相位信号，两个或更多个参考相位信号中的每一者具有与每个其他参考相位信号的相位相比的相位偏移；以及数字时间转换器。数字时间转换器可包括：相位插值器，该相位插值器被配置为接收两个或更多个参考相位信号和相位调制信息，并且对两个或更多个参考相位信号进行插值以提供经插值的输出相位信号；以及环形振荡器，该环形振荡器被配置为：接收经插值的输出相位信号、锁定到经插值的输出相位信号的频率和相位、以及提供经滤波的相位信号。
在示例24中，示例1-23中任意一项或多项的收发机可选地包括放大器，该放大器被配置为接收经滤波的相位信号和相应的幅度信号并且提供射频信号。
在示例25中，示例1-24中任意一项或多项的收发机可选地包括解调器，该解调器被配置为：从天线接收射频信号以及经滤波的相位信号，并且使用经滤波的相位信号来提供表示从射频信号中解调出的数据的数据信号。
在示例26中，示例1-25中任意一项或多项的收发机可选地包括被耦合到放大器的一个或多个天线。
示例27可包括或者能够可选地与示例1到26中任意一项或多项的任何部分或者任何部分的组合相结合以包括以下主题，该主题包括用于执行示例1到26的任何一项或多项功能的装置，或者包括当被机器执行时使得机器执行示例1到26的任何一项或多项功能的指令的机器可读介质。
上面的详细说明包括对附图的引用，附图形成说明书的一部分。附图通过示例的方式示出了可实施本主题的具体的实施例。这些实施例在本文也被称为“示例”。在本文件中所提到的所有出版物、专利和专利文献通过引用的方式被全部并入本文，就像各自通过引用被并入一样。如果此文件和通过引用而被并入的那些文件之间存在不一致的用法，则所并入的(一个或多个)参考文件中的用法应当被认为是对本文件的用法的补充；对于不可协调的不一致性，以本文件中的用法为准。
在本文件中，冠词“一”与专利文件中常见的用法一样被用于包括一个或多于一个，而不受“至少一个”或“一个或多个”的任何其他实例或使用的约束。在此文件中，除非特殊指明，否则术语“或”被用来指非排他性的或，即“A或B”包括“A而没有B”、“B而没有A”以及“A和B”。在所附权利要求中，术语“包括”和“其中”被分别用作术语“包含”或“在其中”的字面英语的等同用法。此外，在下面的权利要求中，术语“包括”和“包含”是开放式的，也就是说，除了包括在权利要求中的这类术语后面所列出的那些元件以外还包括其他元件的系统、设备、物品或处理也被认为落入权利要求的范围内。另外，在权利要求中，术语“第一”、“第二”和“第三”等等仅被用作标号，并且不意图暗示对它们的对象的数字要求。
上面的详细说明意图是示例性的而非限制性的。例如，上述示例(或它们的一个或多个方面)可与彼此组合使用。诸如，在检阅了上面的详细说明之后，本领域技术人员可使用其他实施例。此外，在上面的详细说明中，各种特征可能被集合在一起以使本公开描述简要。这不应被解释为所公开但未包含在权利要求中的特征对于任何权利要求来说是不可缺少的。相反，发明的主题可能在于少于具体被公开的实施例的全部特征。因此，权利要求被并入说明书中，每一条权利要求独立存在作为单独的实施例。本发明的范围应根据权利要求与这些权利要求享有的等同含义的全部范围一起被确定。

Claims (25)

1.一种数字时间转换器DTC，包括：
相位插值器，该相位插值器被配置为接收两个或更多个不同相位信号的数字表示，并对所述两个或更多个不同相位信号的数字表示进行插值以提供经插值的输出相位信号；以及
环形振荡器，该环形振荡器被配置为：接收所述经插值的输出相位信号、锁定到所述经插值的输出相位信号的频率和相位、并且提供经滤波的相位信号。
2.如权利要求1所述的DTC，其中所述相位插值器被配置为接收多个系数并且使用所述多个系数来对所述两个或更多个不同相位信号进行插值以提供所述经插值的输出相位信号。
3.如权利要求2所述的DTC，其中所述相位插值器包括一个或多个数字模拟转换器DAC，所述一个或多个数字模拟转换器被配置为：接收所述两个或更多个不同相位信号的数字表示、接收所述多个系数、以及提供经插值的相位信号。
4.如权利要求2所述的DTC，其中所述相位插值器包括两个或更多个数字模拟转换器DAC，所述两个或更多个DAC中的每个DAC被配置为：接收所述两个或更多个不同相位信号中的一个相位信号的相应数字表示、接收所述多个系数中的系数、以及提供对于所述一个相位信号的模拟表示。
5.如权利要求4所述的DTC，其中所述相位插值器包括被耦合到所述两个或更多个DAC中的每一者的输出的累加器，所述累加器被配置为对所述两个或更多个DAC中的每一者的所述一个相位信号的模拟表示进行累加并且提供所述经插值的输出相位信号。
6.如权利要求4所述的DTC，其中所述一个相位信号的模拟表示能够包括电流信号。
7.如权利要求4所述的DTC，其中所述一个相位信号的模拟表示能够包括电荷信号。
8.如权利要求1-7中任一项所述的DTC，包括多个分频器，所述多个分频器被配置为接收参考信号的参考频率和相位信息并且使用所述参考信号的参考频率和相位信息来提供所述两个或更多个不同相位信号的数字表示。
9.如权利要求8所述的DTC，包括锁相环，该锁相环被配置为向所述多个分频器中的每一者提供所述参考频率和相位信息。
10.如权利要求1-7中任一项所述的DTC，其中所述相位插值器被配置为接收三个或更多个不同相位信号的数字表示，并且对所述三个或更多个不同相位信号的数字表示进行插值以提供所述经插值的输出相位信号。
11.一种提供经滤波的经插值相位信号的方法，所述方法包括：
在数字时间转换器DTC的相位插值器处接收两个或更多个不同相位信号的数字表示；
使用所述相位插值器对所述两个或更多个不同相位信号的数字表示进行插值以提供经插值的输出相位信号；
将所述经插值的输出相位信号注入到环形振荡器中；
锁定到所述经插值的输出相位信号的频率和相位；以及
在所述环形振荡器的输出处提供经滤波的经插值相位信号。
12.如权利要求11所述的方法，包括：在所述相位插值器处接收多个系数；并且
其中对所述两个或更多个不同相位信号的数字表示进行插值包括：使用所述多个系数来对所述两个或更多个不同相位信号的数字表示进行插值以提供所述经插值的输出相位信号。
13.如权利要求12所述的方法，其中在所述相位插值器处接收两个或更多个不同相位信号的数字表示包括：在所述相位插值器的第一相应数字模拟转换器DAC处接收所述两个或更多个不同相位信号中的一个相位信号的数字表示，其中该第一相应DAC是所述相位插值器的两个或更多个DAC中的一个。
14.如权利要求13所述的方法，其中在所述相位插值器处接收多个系数包括：在所述第一相应DAC处接收所述多个系数中的一个系数。
15.如权利要求14所述的方法，包括使用所述第一相应DAC和所述一个系数来提供所述一个相位信号的模拟表示。
16.如权利要求15所述的方法，包括：对所述两个或更多个DAC的每个输出进行累加以提供所述经插值的输出相位信号。
17.如权利要求15所述的方法，其中提供所述一个相位信号的模拟表示包括：提供表示所述一个相位信号的模拟电流信号。
18.如权利要求15所述的方法，其中提供所述一个相位信号的模拟表示包括：提供表示所述一个相位信号的模拟电荷信号。
19.如权利要求11-18中任一项所述的方法，包括：在多个分频器处接收参考信号的参考频率和相位信息；以及
使用所述多个分频器与所述参考信号的参考频率和相位信息来提供三个不同相位信号的数字表示。
20.如权利要求19所述的方法，包括：使用锁相环PLL来向所述多个分频器中的每一者提供所述参考频率和相位信息。
21.如权利要求19所述的方法，其中所述三个不同相位信号的数字表示中的每一个包括共用基频。
22.一种收发机，包括：
基带处理器，该基带处理器被配置为提供相位调制信息；
参考生成器，该参考生成器被配置为提供两个或更多个参考相位信号，所述两个或更多个参考相位信号中的每一者具有与每个其他参考相位信号的相位相比的相位偏移；以及
数字时间转换器，所述数字时间转换器包括：
相位插值器，该相位插值器被配置为接收所述两个或更多个参考相位信号和所述相位调制信息，并且对所述两个或更多个参考相位信号进行插值以提供经插值的输出相位信号；以及
环形振荡器，该环形振荡器被配置为：接收所述经插值的输出相位信号、锁定到所述经插值的输出相位信号的频率和相位、以及提供经滤波的相位信号。
23.如权利要求22所述的收发机，还包括放大器，该放大器被配置为接收所述经滤波的相位信号和相应的幅度信号并且提供射频信号。
24.如权利要求23所述的收发机，还包括被耦合到所述放大器的一个或多个天线。
25.如权利要求24所述的收发机，还包括解调器，该解调器被配置为：从所述天线接收射频信号以及所述经滤波的相位信号，并且使用所述经滤波的相位信号来提供表示从所述射频信号中解调出的数据的数据信号。
CN201510765248.1A 2014-12-15 2015-11-11 基于注入锁定环形振荡器的数字时间转换器 Active CN105703766B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/570,299 2014-12-15
US14/570,299 US9819356B2 (en) 2014-12-15 2014-12-15 Injection locked ring oscillator based digital-to-time converter and method for providing a filtered interpolated phase signal

Publications (2)

Publication Number Publication Date
CN105703766A true CN105703766A (zh) 2016-06-22
CN105703766B CN105703766B (zh) 2019-07-09

Family

ID=54542071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510765248.1A Active CN105703766B (zh) 2014-12-15 2015-11-11 基于注入锁定环形振荡器的数字时间转换器

Country Status (4)

Country Link
US (1) US9819356B2 (zh)
EP (1) EP3041144A1 (zh)
CN (1) CN105703766B (zh)
TW (1) TWI593239B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9819356B2 (en) 2014-12-15 2017-11-14 Intel IP Corporation Injection locked ring oscillator based digital-to-time converter and method for providing a filtered interpolated phase signal
CN109995327A (zh) * 2018-01-02 2019-07-09 瑞昱半导体股份有限公司 用于三倍频的装置与方法
CN111433686A (zh) * 2017-12-14 2020-07-17 华为国际有限公司 时数转换器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840923B2 (en) * 2016-09-29 2020-11-17 Intel IP Corporation Apparatus, system and method of generating a frequency output with a digitally controlled ring oscillator (DCRO)
US9985644B1 (en) * 2018-01-16 2018-05-29 Realtek Semiconductor Corp. Digital to-time converter and method therof
US10567154B1 (en) 2018-11-21 2020-02-18 The Regents Of The University Of Michigan Ring oscillator based all-digital Bluetooth low energy transmitter
EP3996280A1 (en) * 2020-11-05 2022-05-11 Stichting IMEC Nederland Circuit and method for random edge injection locking
TWI763411B (zh) * 2021-03-31 2022-05-01 瑞昱半導體股份有限公司 晶片線性度測試方法與系統以及線性度訊號提供裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040057546A1 (en) * 2002-06-25 2004-03-25 Franck Badets Variable phase-shifting circuit, phase interpolator incorporating it, and digital frequency synthesizer incorporating such an interpolator
CN203014773U (zh) * 2012-12-28 2013-06-19 河南中多科技发展有限公司 一种数字信号处理系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742331A (en) 1986-12-23 1988-05-03 Analog Devices, Inc. Digital-to-time converter
JP2006067190A (ja) 2004-08-26 2006-03-09 Nec Electronics Corp クロック生成回路
US7545232B2 (en) 2007-06-22 2009-06-09 Infineon Technologies Ag Polar modulator arrangement and polar modulation method
US8542616B2 (en) * 2008-10-14 2013-09-24 Texas Instruments Incorporated Simultaneous multiple signal reception and transmission using frequency multiplexing and shared processing
US8063669B2 (en) * 2008-11-06 2011-11-22 Nokia Corporation Frequency synthesizer having a plurality of independent output tones
US8390349B1 (en) 2012-06-26 2013-03-05 Intel Corporation Sub-picosecond resolution segmented re-circulating stochastic time-to-digital converter
US9148323B2 (en) * 2012-09-07 2015-09-29 Agency For Science, Technology And Research Transmitter
US8994573B2 (en) 2013-03-15 2015-03-31 Intel Mobile Communications GmbH Digital-to-time converter and calibration of digital-to-time converter
US8989329B2 (en) * 2013-03-15 2015-03-24 Intel Corporation Eye width measurement and margining in communication systems
US9077511B2 (en) 2013-04-30 2015-07-07 Intel Mobile Communications GmbH Phase interpolator
US9191020B2 (en) * 2014-02-05 2015-11-17 Waveworks, Inc. Traveling-wave based high-speed sampling systems
US9819356B2 (en) 2014-12-15 2017-11-14 Intel IP Corporation Injection locked ring oscillator based digital-to-time converter and method for providing a filtered interpolated phase signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040057546A1 (en) * 2002-06-25 2004-03-25 Franck Badets Variable phase-shifting circuit, phase interpolator incorporating it, and digital frequency synthesizer incorporating such an interpolator
CN203014773U (zh) * 2012-12-28 2013-06-19 河南中多科技发展有限公司 一种数字信号处理系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YOUNG-JU KIM等: "A 7.4 Gb/s Forwarded Clock Receiver Based on First-Harmonic Injection-Locked Oscillator Using AC Coupled Clock Multiplication Unit in 0.13μm CMOS", 《CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC) 2011 IEEE》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9819356B2 (en) 2014-12-15 2017-11-14 Intel IP Corporation Injection locked ring oscillator based digital-to-time converter and method for providing a filtered interpolated phase signal
CN111433686A (zh) * 2017-12-14 2020-07-17 华为国际有限公司 时数转换器
US11042126B2 (en) 2017-12-14 2021-06-22 Huawei International Pte. Ltd. Time-to-digital converter
CN111433686B (zh) * 2017-12-14 2021-09-14 华为国际有限公司 时数转换器
CN109995327A (zh) * 2018-01-02 2019-07-09 瑞昱半导体股份有限公司 用于三倍频的装置与方法
CN109995327B (zh) * 2018-01-02 2022-11-22 瑞昱半导体股份有限公司 用于三倍频的装置与方法

Also Published As

Publication number Publication date
TW201631899A (zh) 2016-09-01
TWI593239B (zh) 2017-07-21
EP3041144A1 (en) 2016-07-06
CN105703766B (zh) 2019-07-09
US20160173119A1 (en) 2016-06-16
US9819356B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
CN105703766A (zh) 基于注入锁定环形振荡器的数字时间转换器
EP3032359B1 (en) Predictive time-to-digital converter and method for providing a digital representation of a time interval
US9800203B2 (en) Apparatus and method for generating an oscillator signal
US10230520B2 (en) Direct digital frequency generation using time and amplitude
TWI599205B (zh) 用於數位至時間轉換器突波抖動的裝置及方法
CN105721386A (zh) 校准极性发射机rf路径延时和iq相位不平衡的方法和装置
US9525383B2 (en) Apparatus and methods for a capacitive digital-to-analog converter based power amplifier
US20230418323A1 (en) Multi-phase signal generation
US20200212929A1 (en) Rfdac (rf (radio frequency) dac (digital-to-analog converter)) with improved efficiency and output power
US9197241B2 (en) Output power control for RF digital-to-analog converter
US10541737B2 (en) Phase locked loop, phase locked loop arrangement, transmitter and receiver and method for providing an oscillator signal
US10491247B2 (en) Transmitter and a method for generating an analog radio frequency transmit signal
TWI726390B (zh) 用於全數位鎖相迴路的裝置和方法
US9391562B2 (en) Local oscillation generator, associated communication system and method for local oscillation generation
EP3353976B1 (en) An apparatus and a method for approximating a first signal using a second signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200408

Address after: California, USA

Patentee after: INTEL Corp.

Address before: California, USA

Patentee before: INTEL IP Corp.

Effective date of registration: 20200408

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.