CN109983629B - 各向异性导电膜 - Google Patents

各向异性导电膜 Download PDF

Info

Publication number
CN109983629B
CN109983629B CN201780071308.7A CN201780071308A CN109983629B CN 109983629 B CN109983629 B CN 109983629B CN 201780071308 A CN201780071308 A CN 201780071308A CN 109983629 B CN109983629 B CN 109983629B
Authority
CN
China
Prior art keywords
conductive particles
resin layer
insulating resin
hardness
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780071308.7A
Other languages
English (en)
Other versions
CN109983629A (zh
Inventor
江岛康二
平山坚一
冢尾怜司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority claimed from PCT/JP2017/041684 external-priority patent/WO2018101106A1/ja
Publication of CN109983629A publication Critical patent/CN109983629A/zh
Application granted granted Critical
Publication of CN109983629B publication Critical patent/CN109983629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
    • H01R12/61—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures connecting to flexible printed circuits, flat or ribbon cables or like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2075—Diameter ranges larger or equal to 1 micron less than 10 microns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Insulated Conductors (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Conductive Materials (AREA)

Abstract

各向异性导电膜具有：在绝缘性树脂层2中作为导电粒子分散了20％压缩弹性率为8000～28000N/mm2的高硬度导电粒子1A、和20％压缩弹性率比该高硬度导电粒子1A低的低硬度导电粒子1B的构造。全体导电粒子的个数密度为6000个/mm2以上，且低硬度导电粒子1B的个数密度为全体导电粒子的10％以上。

Description

各向异性导电膜
技术领域
本发明涉及各向异性导电膜。
背景技术
在IC芯片等的电子部件的安装中，广泛使用向绝缘性树脂层分散导电粒子的各向异性导电膜。然而，若在以各向异性导电膜连接的电子部件的端子的表面形成有氧化皮膜，则连接电阻会变高。相对于此，提出了使用粒径不同的导电粒子来冲破氧化皮膜，从而谋求低电阻化（专利文献1）、或者通过使用较硬的导电粒子来使导电粒子陷入布线，增大连接面积而谋求低电阻化（专利文献2）等。
现有技术文献
专利文献
专利文献1：日本特开2013－182823号公报 ；
专利文献2：日本特开2012－164454号公报 。
发明内容
发明要解决的课题
如在专利文献1中记载的那样，如果使用粒径不同的导电粒子，则粒径小的粒子会比粒径大的粒子更加陷入端子，但是由此难以充分地谋求低电阻化。另外，如在专利文献2中记载的那样，如果使用较硬的导电粒子，则在各向异性导电连接时会需要高压压接，在通过各向异性导电连接来得到的基板和IC芯片的连接构造体有时产生变形或裂缝。
为了防止变形或裂缝的产生，有减少导电粒子的方法，但是，如果减少导电粒子则在端子中的导电粒子的捕获数减少，反而会高电阻化，或者引起连接后的导通电阻上升。
相对于此，本发明的目的在于：使用高硬度的导电粒子，以使形成有氧化皮膜的端子也能连接，且使得低压条件下的压接成为可能，并且容易进行端子中导电粒子的捕获的确认，且可靠地谋求低电阻化。
用于解决课题的方案
本发明人发现：如果混合使用硬度不同的导电粒子，则在各向异性导电连接时接触压力会集中在高硬度导电粒子，从而高硬度导电粒子冲破氧化皮膜；低硬度导电粒子利用高硬度导电粒子形成在氧化皮膜的裂缝对导通做出贡献；因而，即便降低高硬度导电粒子的粒子密度，端子的导电上高硬度导电粒子和低硬度导电粒子两者都做出贡献，因此导通电阻降低；另外，由于能够降低高硬度导电粒子的粒子密度，所以在各向异性导电连接时不需要高压下的压接，能够消除在连接构造体产生变形或裂缝的问题；进而，通过混合使用高硬度导电粒子和低硬度导电粒子，会容易观察到导电粒子的压痕，从而想到了本发明。
即本发明提供各向异性导电膜，其在绝缘性树脂层中作为导电粒子分散了20％压缩弹性率为8000～28000N/mm 2的高硬度导电粒子和20％压缩弹性率比该高硬度导电粒子低的低硬度导电粒子的各向异性导电膜，其中，全体导电粒子的个数密度为6000个/mm 2以上，低硬度导电粒子的个数密度为全体导电粒子的10％以上。
发明效果
依据本发明的各向异性导电膜，即便在电子部件的端子的表面形成有氧化皮膜，高硬度导电粒子也会陷入氧化皮膜，另外，低硬度导电粒子利用高硬度导电粒子形成在氧化皮膜的裂缝也对端子中的导通做出贡献，因此能够降低导通电阻。
另外，在高硬度导电粒子中混合了低硬度导电粒子，从而与导电粒子仅由高硬度导电粒子构成的情况相比，能够降低各向异性导电连接时所需要的压接力。因而，能够防止在各向异性导电连接的连接构造体产生变形或裂缝。
进而，在各向异性导电连接的连接构造体中，无论是高硬度导电粒子的压痕还是低硬度导电粒子的压痕都能观察到，特别是，能够清楚地观察到高硬度导电粒子的压痕，因此能够正确地评价端子中的导电粒子的捕获数。因而，能够可靠地谋求低电阻化。
附图说明
[图1A]图1A是示出本发明的一实施例的各向异性导电膜10A中的导电粒子的配置的平面图。
[图1B]图1B是实施例的各向异性导电膜10A的截面图。
[图2A]图2A是示出本发明的一实施例的各向异性导电膜10B中的导电粒子的配置的平面图。
[图2B]图2B是实施例的各向异性导电膜10B的截面图。
[图3]图3是实施例的各向异性导电膜10C的截面图。
[图4]图4是实施例的各向异性导电膜10D的截面图。
[图5]图5是实施例的各向异性导电膜10E的截面图。
[图6]图6是实施例的各向异性导电膜10F的截面图。
[图7]图7是实施例的各向异性导电膜10G的截面图。
[图8]图8是实施例的各向异性导电膜100A的截面图。
[图9]图9是实施例的各向异性导电膜100B的截面图。
[图10A]图10A是实施例的各向异性导电膜100C的截面图。
[图10B]图10B是实施例的各向异性导电膜100C’的截面图。
[图11]图11是实施例的各向异性导电膜100D的截面图。
[图12]图12是实施例的各向异性导电膜100E的截面图。
[图13]图13是实施例的各向异性导电膜100F的截面图。
[图14]图14是实施例的各向异性导电膜100G的截面图。
[图15]图15是用于比较的各向异性导电膜100X的截面图。
具体实施方式
以下，一边参照附图，一边对本发明的各向异性导电膜详细地进行说明。此外，各图中，相同标号表示相同或同等的结构要素。
＜各向异性导电膜的整体结构＞
图1A是关于本发明的一实施例的各向异性导电膜10A，说明导电粒子1A、1B的配置的平面图。另外，图1B是各向异性导电膜10A的x－x截面图。
该各向异性导电膜10A，由在绝缘性树脂层2分散20％压缩弹性率为8000～28000N/mm 2的高硬度导电粒子1A和20％压缩弹性率比该高硬度导电粒子1A低的低硬度导电粒子1B两者的导电粒子分散层3形成。高硬度导电粒子1A和低硬度导电粒子1B加在一起的全体导电粒子的个数密度为6000个/mm 2以上，其中低硬度导电粒子1B的个数密度占全体导电粒子的10％以上。作为全体导电粒子呈正方格子排列，但是高硬度导电粒子1A和低硬度导电粒子1B的哪一个位于各格子点是没有规律的。
＜导电粒子＞
导电粒子分散层3中，作为导电粒子，存在高硬度导电粒子1A和低硬度导电粒子1B两者。其中，高硬度导电粒子1A的20％压缩弹性率为8000～28000N/mm 2。
在此，20％压缩弹性率是采用微小压缩试验机（例如，FISCHER INSTRUMENTS公司制，FISCHERSCOPE H－100）来测定向导电粒子施加压缩负荷时的导电粒子的压缩变量，能够使用通过下式算出的K值：
20％压缩弹性率（K）（N/mm 2 ）＝（3/2 1/2）・F・S －3/2・R －1/2
式中，
F：当导电粒子压缩变形20％时的负荷值（N）
S：导电粒子压缩变形20％时的压缩位移（mm）
R：导电粒子的半径（mm） 。
通过使高硬度导电粒子的20％压缩弹性率为8000N/mm 2以上，即便在电子部件的端子表面形成有氧化皮膜，也能通过高硬度导电粒子冲破该氧化皮膜，另外，通过设为28000N/mm 2以下，使得各向异性导电连接时所需要的压接力不会过度高，而能够采用以前的按压夹具来进行各向异性导电连接。
关于高硬度导电粒子1A的粒径，为了抑制导通电阻的上升，且抑制短路的产生，优选为1μm以上且30μm以下，更优选为3μm以上且小于10μm。向绝缘性树脂层分散之前的导电粒子的粒径，能够通过一般的粒度分布测定装置来测定，另外，平均粒径也能采用粒度分布测定装置来求出。无论是图像型还是激光型均可。作为图像型的测定装置，作为一个例子能够举出湿式流动式粒径/形状分析装置FPIA－3000（MALVERN公司）。测定平均粒径D的样本数（导电粒子个数）优选为1000个以上。各向异性导电膜中的导电粒子的粒径，能够从SEM等的电子显微镜观察求出。在该情况下，优选使测定平均粒径的样本数为200以上。
此外，作为导电粒子使用在其表面附着了绝缘性微粒子的粒子的情况下，本发明中的导电粒子的粒径是指不包含表面的绝缘性微粒子的粒径。
另一方面，低硬度导电粒子1B是20％压缩弹性率比高硬度导电粒子低，优选为高硬度导电粒子的20％压缩弹性率的10％以上且70％以下。低硬度导电粒子1B的20％压缩弹性率过低则成为难以对导通做出贡献的状态，相反过高则与高硬度导电粒子的硬度差变得不够，得不到本发明的效果。
低硬度导电粒子1B的粒径优选为1μm以上且30μm以下，相对于高硬度导电粒子的粒径如果为80％以上则实际使用上没有问题，但是优选为同等以上。通过使低硬度导电粒子的粒径相对于高硬度导电粒子的粒径为同等以上，利用高硬度导电粒子在端子表面的氧化皮膜形成的裂缝而低硬度导电粒子容易对导通做出贡献。
具有上述硬度及粒径的高硬度导电粒子1A及低硬度导电粒子1B，能够从公知的用于各向异性导电膜的导电粒子之中适当选择。可举出例如镍、钴、银、铜、金、钯等的金属粒子；焊锡等的合金粒子；金属包覆树脂粒子；在表面附着了绝缘性微粒子的金属包覆树脂粒子等。金属包覆树脂粒子中的金属层的厚度优选为50nm～250nm。另外，导电粒子也可以在表面设置突起。在金属包覆树脂粒子的情况下，也可以使用日本特开2016－89153号公报中列举的粒子。
＜导电粒子的个数密度＞
低硬度导电粒子1B的个数密度设为全体导电粒子的10％以上，可因所连接的端子的种类或连接条件进行适当调整。作为一个例子，优选为20％以上且80％以下，更优选为30％以上且70％以下。低硬度导电粒子相对于全体导电粒子的个数密度，无论是过低还是过高，都难以得到混合高硬度导电粒子和低硬度导电粒子带来的本发明的效果。
另外，全体导电粒子的个数密度无特别限定，作为一个例子，在导电粒子1A、1B整体的平均粒径D小于10μm的情况下，优选为6000个/mm 2以上且42000个/mm 2以下。在平均粒径为10μm以上的情况下，不限于该范围。作为一个例子，20个/mm 2以上且2000个/mm 2以下。
在导电粒子1A、1B整体的平均粒径D小于10μm的情况下，如果全体导电粒子的个数密度过度变高，则由下式算出的导电粒子的面积占用率也过度变高。
面积占用率
＝[俯视观察下的导电粒子的个数密度（个/mm 2）]×[一个导电粒子的俯视观察面积的平均（mm 2/个）]×100。
面积占用率成为为了向电子部件热压接各向异性导电膜而按压夹具所需要的推力的指标。通过使该面积占用率优选为35％以下、更优选为0.3～30％的范围，能够将为了向电子部件热压接各向异性导电膜而按压夹具所需要的推力抑制得较低。
此外，导电粒子的个数密度能够采用利用金属显微镜等的观测图像进行测定。另外，也可以通过图像解析软件（例如，WinROOF，三谷商事株式会社等）来计测观察图像而求出。关于求出导电粒子的个数密度的情况下的测定区域，优选将1边为100μm以上的矩形区域任意设定多个部位（优选为5个部位以上，更优选为10个部位以上），并使测定区域的合计面积为2mm 2以上。各个区域的大小或数量，根据个数密度的状态适当调整即可。另外，一个导电粒子的俯视观察面积的平均，能够通过利用金属显微镜或SEM等的电子显微镜等的膜面的观测图像的计测来求出。也可以采用图像解析软件。观察方法或计测手法并限于上述方法。
此外，作为导电粒子1A、1B整体的粒子间距离Lg，在达到上述的导电粒子1A、1B的面积占用率之上，对应既定个数密度及粒子配置进行适当设定。
＜导电粒子的配置＞
在本发明的各向异性导电膜中，包含高硬度导电粒子1A及低硬度导电粒子1B的全体导电粒子的、膜的俯视观察下的配置，既可为规则配置也可为随机配置。作为规则配置的方式，除了图1A所示的正方格子之外，可举出6方格子、斜方格子、长方格子等的格子排列。另外，作为全体导电粒子的粒子配置，也可以使导电粒子1A或1B以既定间隔沿直线状排列的粒子列以既定间隔并列。本发明中规则的配置，只要在膜的长边方向重复就无特别限制。
另一方面，高硬度导电粒子1A及低硬度导电粒子1B各自也可以规则地配置。例如，如图2A及图2B所示的各向异性导电膜10B那样，能够将低硬度导电粒子1B的个数密度设为全体导电粒子的50％，并使高硬度导电粒子1A及低硬度导电粒子1B各自为正方格子排列。图2A中，高硬度导电粒子1A及低硬度导电粒子1B被交替配置，但是本发明既包含这样的严格配置，也包含不是这样的配置。
在作为全体导电粒子的粒子排列中有格子轴或排列轴的情况下，该格子轴或排列轴既可以相对于各向异性导电膜10A的长边方向平行，也可以与各向异性导电膜的长边方向交叉，可对应所连接的端子宽度、端子间距等来决定。例如，在作为微小间距用的各向异性导电膜的情况下，如图1A所示，使导电粒子1A、1B的至少一个格子轴A相对于各向异性导电膜10A的长边方向斜行，优选使用各向异性导电膜10A连接的端子20的长边方向与格子轴A所成的角度θ为16°～74°。
另外，在膜的俯视观察下导电粒子1A、1B优选互相不接触地存在，且在膜厚方向上导电粒子1A、1B也互相不重叠地存在。因此，相对于全体导电粒子，导电粒子1A、1B彼此以互相非接触方式存在的个数比例为95％以上，优选为98％以上，更优选为99.5％以上。这无论是规则配置还是随机配置都是同样的。如后述那样，若使用转印模而规则地配置导电粒子1A、1B，则能够容易控制导电粒子1A、1B彼此以互相非接触方式存在的比例，因此是优选的。在随机配置的情况下，容易向绝缘性树脂混入导电粒子1A、1B而制作各向异性导电膜，因此也可以根据兼顾性能或成本，选择利用转印模的制造方法、和利用混入的制造方法的哪一个。
各导电粒子1A、1B互相不接触地存在的情况下，优选对齐其膜厚方向的位置。例如，在高硬度导电粒子1A和低硬度导电粒子1B的粒径相等的情况下，如图1B所示，能够使导电粒子1A、1B的膜厚方向的埋入量Lb对齐。即，能够使从绝缘性树脂层2的一个界面起的距离对齐，所以容易使端子中的导电粒子的捕获性稳定。
另外，在高硬度导电粒子1A和低硬度导电粒子1B的粒径不同的情况下，因为导电粒子1A、1B向绝缘性树脂层2的埋入，若从该绝缘性树脂层2的表面到导电粒子1A、1B为止的距离相同，则因为与上述同样的理由，容易使端子中的导电粒子的捕获性稳定。另一方面，如图3所示，在从绝缘性树脂层2露出导电粒子1A、1B的情况下，也能对齐高硬度导电粒子1A及低硬度导电粒子1B的各导电粒子从绝缘性树脂层2露出的顶部的膜厚方向的位置。此外，对于绝缘性树脂层2的层厚La与导电粒子1A、1B的平均粒径D的比（La/D）的关系，将后述。
无论在高硬度导电粒子1A和低硬度导电粒子1B的粒径相等的情况下还是在不同的情况下，若导电粒子1A、1B从绝缘性树脂层2露出，则连接时所施加的压力会容易传递到导电粒子1A、1B。若以金属包覆树脂粒子的情况为例详细地进行描述，则与后述的凹部2b、2c的作用同样，当导电粒子1A、1B从绝缘性树脂层2露出时，在各向异性导电连接时因按压夹具造成的金属包覆树脂粒子的压入而产生的、绝缘性树脂层2对该金属包覆树脂粒子的变形的阻力会减小，因此连接后的压痕的状态会容易变得均匀。由此，会容易确认连接后的状态。
在此，埋入量Lb是指在埋入有导电粒子1A、1B的绝缘性树脂层2的表面（绝缘性树脂层2的表面和背面之中的、露出导电粒子1A、1B一侧的表面、或在导电粒子1A、1B完全埋入绝缘性树脂层2的情况下与导电粒子1A、1B的距离较近的表面），邻接的导电粒子间的中央部的切平面2p与导电粒子1A、1B的最深部的距离。在设埋入量Lb相对于导电粒子1A、1B的平均粒径D的比例为埋入率（Lb/D）的情况下，优选埋入率为30％以上且105％以下。
若使埋入率（Lb/D）为30％以上且小于60％，则从保持导电粒子的比较高粘度的树脂露出粒子的比例变高，因此更加容易进行低压安装。通过设为60％以上，容易通过绝缘性树脂层2将导电粒子1A、1B维持在既定粒子分散状态或者既定配置。另外，通过设为105％以下，能够降低在各向异性导电连接时以使端子间的导电粒子无用流动的方式作用的绝缘性树脂层的树脂量。此外，导电粒子1A、1B也可以贯通绝缘性树脂层2，该情况下的埋入率（Lb/D）成为100％。
此外，本发明中，埋入率（Lb/D）的数值是指各向异性导电膜所包含的全部导电粒子数的80％以上、优选为90％以上、更优选为96％以上成为该埋入率（Lb/D）的数值。因而，埋入率为30％以上且105％以下是指各向异性导电膜所包含的全部导电粒子数的80％以上、优选为90％以上、更优选为96％以上的埋入率为30％以上且105％以下。这样使全部导电粒子的埋入率（Lb/D）一致，从而使按压的加重均匀施加到导电粒子，因此端子中的导电粒子的捕获状态变得良好，能够期待导通的可靠性。也可以为了进一步提高精度，计测200个以上的导电粒子而求出。
另外，埋入率（Lb/D）的计测是通过在面视角图像中进行焦点调整，能够对某个程度的个数成批地求出。或者，在埋入率（Lb/D）的计测上也可以采用激光式判别位移传感器（（株）KEYENCE制等）。
＜绝缘性树脂层＞
（绝缘性树脂层的粘度）
本发明的各向异性导电膜中，绝缘性树脂层2的最低熔化粘度无特别限制，可对应各向异性导电膜的使用对象、或各向异性导电膜的制造方法等而适当决定。例如，只要能形成后述的凹部2b（图4）、2c（图5），按照各向异性导电膜的制造方法也能设为1000Pa・s左右。另一方面，作为各向异性导电膜的制造方法，以既定配置使导电粒子保持在绝缘性树脂层的表面，当进行将该导电粒子压入绝缘性树脂层的方法时，从能够膜成形绝缘性树脂层的方面来看优选使绝缘性树脂层的最低熔化粘度为1100Pa・s以上。
另外，如在后述的各向异性导电膜的制造方法中说明的那样，从如图4所示在向绝缘性树脂层2压入的导电粒子1A、1B的露出部分的周围形成凹部2b、或者如图5所示在向绝缘性树脂层2压入的导电粒子1A、1B的正上方形成凹部2c的方面来看，优选为1500Pa・s以上，更优选为2000Pa・s以上，进一步优选为3000～15000Pa・s，进一步再优选为3000～10000Pa・s。作为一个例子，该最低熔化粘度能够采用旋转式流变仪（TA instruments公司制），在测定压力5g下保持一定，并使用直径8mm的测定板而求出，更具体而言，在温度范围30～200℃中，能够通过设为升温速度10℃/分钟、测定频率10Hz、相对于所述测定板的负荷变动5g来求出。
通过使绝缘性树脂层2的最低熔化粘度为1500Pa・s以上的高粘度，能够抑制在各向异性导电膜对物品压接中导电粒子的无用移动，特别是，能够防止在各向异性导电连接时应该在端子间被夹持的导电粒子因树脂流动而流动。
另外，在向绝缘性树脂层2压入导电粒子1A、1B而形成各向异性导电膜10A的导电粒子分散层3的情况下，压入导电粒子1A、1B时的绝缘性树脂层2，成为在以使导电粒子1A、1B从绝缘性树脂层2露出的方式将导电粒子1A、1B压入绝缘性树脂层2时，绝缘性树脂层2塑性变形而在导电粒子1A、1B周围的绝缘性树脂层2形成凹部2b（图4）这样的高粘度的粘性体，或者成为在以使导电粒子1A、1B不会从绝缘性树脂层2露出而埋入绝缘性树脂层2的方式压入导电粒子1A、1B时，在导电粒子1A、1B正上方的绝缘性树脂层2的表面形成凹部2c（图5）这样的高粘度的粘性体。因此，绝缘性树脂层2的60℃中的粘度，下限优选为3000Pa・s以上、更优选为4000Pa・s以上、进一步优选为4500Pa・s以上，上限优选为20000Pa・s以下、更优选为15000Pa・s以下、进一步优选为10000Pa・s以下。该测定以与最低熔化粘度同样的测定方法进行，能够提取温度60℃的值而求出。
在向绝缘性树脂层2压入导电粒子1A、1B时的该绝缘性树脂层2的具体粘度，对应所形成的凹部2b、2c的形状或深度等，下限优选为3000Pa・s以上、更优选为4000Pa・s以上、进一步优选为4500Pa・s以上，上限优选为20000Pa・s以下、更优选为15000Pa・s以下、进一步优选为10000Pa・s以下。另外，使得这样的粘度优选在40～80℃、更优选在50～60℃得到。
如上述，通过在从绝缘性树脂层2露出的导电粒子1A、1B的周围形成凹部2b（图4），与无凹部2b的情况相比，相对于各向异性导电膜对物品压接时产生的导电粒子1A、1B的扁平化，从绝缘性树脂接受的阻力减小。因此，在各向异性导电连接时导电粒子会容易被端子夹持而提高导通性能，另外提高捕获性。
另外，通过在不从绝缘性树脂层2露出而埋入的导电粒子1A、1B正上方的绝缘性树脂层2的表面形成凹部2c（图5），与无凹部2c的情况相比，各向异性导电膜对物品压接时的压力容易集中到导电粒子1A、1B。因此，在各向异性导电连接时导电粒子会容易被端子夹持而提高捕获性，并提高导通性能。
＜取代凹部的“倾斜”或“起伏”＞
如图4、5所示的各向异性导电膜的“凹部”2b、2c，也可以由“倾斜”或“起伏”这样的观点进行说明。以下，一边参照附图（图8～15）一边进行说明。
各向异性导电膜100A由导电粒子分散层3构成（图8）。在导电粒子分散层3中，在绝缘性树脂层2的一个面，高硬度导电粒子1A、低硬度导电粒子1B以露出的状态规则分散。在膜的俯视观察下导电粒子1A、1B并不互相接触，在膜厚方向，导电粒子1A、1B也互相不重叠地规则分散，构成导电粒子1A、1B的膜厚方向的位置对齐的单层的导电粒子层。
在各个的导电粒子1A、1B周围的绝缘性树脂层2的表面2a，相对于邻接的导电粒子间的中央部的绝缘性树脂层2的切平面2p形成倾斜2b。此外如后述那样，在本发明的各向异性导电膜中，也可以在埋入到绝缘性树脂层2的导电粒子1A、1B正上方的绝缘性树脂层的表面形成起伏2c（图11、图13）。
本发明中，“倾斜”是指在导电粒子1A、1B附近破坏绝缘性树脂层的表面的平坦性，相对于所述切平面2p树脂层的一部分有缺口而树脂量减少的状态。换言之，倾斜中，导电粒子周围的绝缘性树脂层的表面相对于切平面有缺口。另一方面，“起伏”是指在导电粒子正上方的绝缘性树脂层的表面有高低起伏，通过存在如高低起伏那样有高低差的部分而树脂减少的状态。换言之，导电粒子正上方的绝缘性树脂层的树脂量，会比导电粒子正上方的绝缘性树脂层的表面处于切平面时变少。这些可对比相当于导电粒子的正上方的部位和导电粒子间的平坦的表面部分（图11、图13的2f）来进行识别。此外，也有起伏的起始点作为倾斜而存在的情况。
如上述，通过在从绝缘性树脂层2露出的导电粒子1A、1B的周围形成倾斜2b（图8），与无倾斜2b的情况相比，相对于在各向异性导电连接时导电粒子1A、1B在端子间被夹持之际产生的导电粒子1A、1B的扁平化，从绝缘性树脂层接受的阻力减小，因此在端子中容易夹持导电粒子而提高导通性能，另外提高捕获性。该倾斜优选沿着导电粒子的外形。这是因为除了更加容易体现连接中的效果以外，会容易识别导电粒子，因此会容易进行各向异性导电膜的制造中的检查等。另外，该倾斜及起伏有时因为向绝缘性树脂层热压等，其一部分消失，但是本发明包含此情形。在该情况下，导电粒子有时在绝缘性树脂层的表面露出1点。此外，各向异性导电膜所连接的电子部件是多样的，在配合这些而进行调整之上，希望设计的自由度高，以满足各种要件，因此，无论使倾斜或起伏减少还是局部消失也能采用。
另外，通过在不从绝缘性树脂层2露出而埋入的导电粒子1A、1B正上方的绝缘性树脂层2的表面形成起伏2c（图11、图13），与倾斜的情况同样，各向异性导电连接时来自端子的按压力会容易施加到导电粒子。另外，因为有起伏，比树脂平坦沉积的情况更加减少导电粒子正上方的树脂量，因此连接时的导电粒子正上方的树脂容易排除，端子和导电粒子容易接触，因此提高端子中的导电粒子的捕获性，并提高导通可靠性。
（绝缘性树脂层的厚度方向上的导电粒子的位置）
在考虑了“倾斜”或“起伏”的观点的情况下的绝缘性树脂层2的厚度方向上的导电粒子1A、1B的位置，与前述同样，导电粒子1A、1B既可以从绝缘性树脂层2露出，也可以不露出而埋入绝缘性树脂层2内，但是优选使从邻接的导电粒子间的中央部的切平面2p起的导电粒子的最深部的距离（以下，称为埋入量）Lb、与导电粒子的平均粒径D之比（Lb/D）（以下，称为埋入率）为30％以上且105％以下。
通过使埋入率（Lb/D）为30％以上，利用绝缘性树脂层2使导电粒子1A、1B维持为既定粒子分散状态或者既定配置，另外，通过设为105％以下，能够减少在各向异性导电连接时以使端子间的导电粒子无用流动的方式作用的绝缘性树脂层的树脂量。
此外，埋入率（Lb/D）的数值，是指各向异性导电膜所包含的全部导电粒子数的80％以上、优选为90％以上、更优选为96％以上成为该埋入率（Lb/D）的数值。因而，埋入率30％以上且105％以下是指各向异性导电膜所包含的全部导电粒子数的80％以上、优选为90％以上、更优选为96％以上的埋入率为30％以上且105％以下。这样通过使全部导电粒子的埋入率（Lb/D）一致，从而使按压的加重均匀地施加到导电粒子，因此端子中的导电粒子的捕获状态变得良好，且提高导通的可靠性。
埋入率（Lb/D）能够通过从各向异性导电膜任意抽取10处以上的面积30mm 2以上的区域，并以SEM图像观察该膜截面的一部分，计测共50个以上的导电粒子而求出。也可以为了进一步提高精度，计测200个以上的导电粒子而求出。
另外，埋入率（Lb/D）的计测通过在面视角图像中进行焦点调整，能够对某个程度的个数进行成批地求出。或者，在埋入率（Lb/D）的计测上也可以采用激光式判别位移传感器（（株）KEYENCE制等）。
（埋入率30％以上且小于60％的方案）
作为埋入率（Lb/D）30％以上且小于60％的导电粒子1A、1B的更具体的埋入方案，首先，如图8所示的各向异性导电膜100A那样，能够举出以使导电粒子1A、1B从绝缘性树脂层2露出的方式以埋入率30％以上且小于60％进行埋入的方案。该各向异性导电膜100A具有绝缘性树脂层2的表面之中的、与从该绝缘性树脂层2露出的导电粒子1A、1B相接的部分及其附近，相对于邻接的导电粒子间的中央部的绝缘性树脂层的表面2a的切平面2p成为大体沿着导电粒子的外形的棱线的倾斜2b。
这样的倾斜2b或后述的起伏2c，在通过向绝缘性树脂层2压入导电粒子1A、1B而制造各向异性导电膜100A的情况下，能够通过在40～80℃下以3000～20000Pa・s、更优选为4500～15000Pa・s的粘度进行导电粒子1A、1B的压入而形成。
（埋入率60％以上且小于100％的方案）
作为埋入率（Lb/D）60％以上且小于100％的导电粒子1A、1B的更具体的埋入方案，首先，如图8所示的各向异性导电膜100A那样，能够举出以使导电粒子1A、1B从绝缘性树脂层2露出的方式以埋入率60％以上且小于100％进行埋入的方案。该各向异性导电膜100A具有绝缘性树脂层2的表面之中的、与从该绝缘性树脂层2露出的导电粒子1A、1B相接的部分及其附近，相对于邻接的导电粒子间的中央部的绝缘性树脂层的表面2a的切平面2p成为大体沿着导电粒子的外形的棱线的倾斜2b。
这样的倾斜2b或后述的起伏2c，在通过向绝缘性树脂层2压入导电粒子1A、1B而制造各向异性导电膜100A的情况下，使导电粒子1A、1B压入时的粘度，下限优选为3000Pa・s以上、更优选为4000Pa・s以上、进一步优选为4500Pa・s以上，上限优选为20000Pa・s以下、更优选为15000Pa・s以下、进一步优选为10000Pa・s以下。另外，使得这样的粘度优选在40～80℃、更优选在50～60℃得到。此外，倾斜2b或起伏2c的一部分可以由于热压绝缘性树脂层等而消失，倾斜2b也可以变化为起伏2c，另外，也可以使具有起伏2c的导电粒子在绝缘性树脂层2露出其顶部的1点。
（埋入率100％的方案）
接着，作为本发明的各向异性导电膜之中的埋入率（Lb/D）100％的方案，能够举出如图9所示的各向异性导电膜100B那样，在导电粒子1A、1B周围具有与图8所示的各向异性导电膜100A同样的成为大体沿着导电粒子的外形的棱线的倾斜2b，且从绝缘性树脂层2露出的导电粒子1A、1B的露出直径Lc小于导电粒子的平均粒径D的导电膜；如图10A所示的各向异性导电膜100C那样，导电粒子1A、1B的露出部分的周围的倾斜2b在导电粒子1A、1B的附近表现急剧，而导电粒子1A、1B的露出直径Lc和导电粒子的平均粒径D大致相等的导电膜；如图11所示的各向异性导电膜100D那样，在绝缘性树脂层2的表面有较浅的起伏2c，而导电粒子1A、1B从绝缘性树脂层2露出其顶部1a的1点的导电膜。
此外，也可以与导电粒子的露出部分的周围的绝缘性树脂层2的倾斜2b、或导电粒子正上方的绝缘性树脂层的起伏2c邻接而形成微小的突出部分2q。将该一个例子示于图10B。
这些各向异性导电膜100B（图9）、100C（图10A）、100D（图11），因为埋入率100％，所以导电粒子1A、1B的顶部1a和绝缘性树脂层2的表面2a会对齐成共面。如果导电粒子1A、1B的顶部1a和绝缘性树脂层2的表面2a对齐成共面，则如图8所示与导电粒子1A、1B从绝缘性树脂层2突出的情况相比，各向异性导电连接时在各个导电粒子的周边膜厚度方向的树脂量会难以成为不均匀，具有能够减小树脂流动带来的导电粒子的移动的效果。此外，即便埋入率严格上不是100％，若使埋入绝缘性树脂层2的导电粒子1A、1B的顶部1a和绝缘性树脂层2的表面2a对齐到共面的程度，则也能得到该效果。换言之，在埋入率（Lb/D）大体80～105％、特别是90～100％的情况下，可以称为埋入绝缘性树脂层2的导电粒子1A、1B的顶部1a和绝缘性树脂层2的表面2a共面，能够减小树脂流动带来的导电粒子的移动。
在这些各向异性导电膜100B（图9）、100C（图10A）、100D（图11）之中，100D因为导电粒子1A、1B的周围的树脂量难以成为不均匀，所以能够消除树脂流动带来的导电粒子的移动，另外即便是顶部1a的1点也是从绝缘性树脂层2露出导电粒子1A、1B，因此能够期待端子中的导电粒子1A、1B的捕获性良好，也难以引起导电粒子稍微的移动的效果。因而，该方案特别是在微小间距或凸点间空间较窄的情况下有效。
此外，倾斜2b、起伏2c的形状或深度不同的各向异性导电膜100B（图9）、100C（图10A）、100D（图11），如后述那样，能够通过改变压入导电粒子1A、1B时的绝缘性树脂层2的粘度等而制造。
（埋入率超过100％的方案）
在本发明的各向异性导电膜之中，埋入率超过100％的情况下，可以举出如图12所示的各向异性导电膜100E那样露出导电粒子1A、1B，具有相对于其露出部分的周围的绝缘性树脂层2的切平面2p的倾斜2b或相对于导电粒子1A、1B正上方的绝缘性树脂层2的切平面2p的起伏2c（图13）的导电膜。
此外，在导电粒子1A、1B的露出部分的周围的绝缘性树脂层2具有倾斜2b的各向异性导电膜100E（图12）和在导电粒子1A、1B正上方的绝缘性树脂层2具有起伏2c的各向异性导电膜100F（图13），能够通过改变在制造这些之际压入导电粒子1A、1B时的绝缘性树脂层2的粘度等而制造。
此外，若将图12所示的各向异性导电膜100E使用于各向异性导电连接，则由于导电粒子1A、1B被端子直接按压，所以提高端子中的导电粒子的捕获性。另外，若将图13所示的各向异性导电膜100F使用于各向异性导电连接，则导电粒子1A、1B不直接按压端子，而会经由绝缘性树脂层2进行按压，但是在按压方向上存在的树脂量会比图15的状态（即，导电粒子1A、1B超过埋入率100％而埋入，导电粒子1A、1B不会从绝缘性树脂层2露出，且绝缘性树脂层2的表面为平坦的状态）少，按压力容易施加到导电粒子，且阻碍各向异性导电连接时端子间的导电粒子1A、1B会因树脂流动而无用移动。
从容易取得上述的导电粒子的露出部分的周围的绝缘性树脂层2的倾斜2b（图8、图9、图10A、图12）、或导电粒子正上方的绝缘性树脂层的起伏2c（图11、图13）的效果的方面来看，倾斜2b的最大深度Le与导电粒子1A、1B的平均粒径D之比（Le/D）优选为小于50％，更优选为小于30％，进一步优选为20～25％，而倾斜2b或起伏2c的最大直径Ld与导电粒子1A、1B的平均粒径D之比（Ld/D），优选为100％以上，更优选为100～150％，起伏2c的最大深度Lf与导电粒子1A、1B的平均粒径D之比（Lf/D）大于0，且优选小于10％，更优选为5％以下。
此外，倾斜2b或起伏2c中的导电粒子1A、1B的露出（正上方）部分的直径Lc，能够设为导电粒子1A、1B的平均粒径D以下，优选为平均粒径D的10～90％。既可以使得在导电粒子1A、1B的顶部的1点露出，也可以使导电粒子1A、1B完全埋入绝缘性树脂层2内，使得直径Lc成为零。
此外，如图14所示，在埋入率（Lb/D）小于60％的各向异性导电膜100G中，由于导电粒子1A、1B容易在绝缘性树脂层2上转动，所以从提高各向异性导电连接时的捕获率的方面来看，优选使埋入率（Lb/D）为60％以上。
另外，在埋入率超过100％的方案（Lb/D）中，如图15所示的比较例的各向异性导电膜100X那样绝缘性树脂层2的表面平坦的情况下，介于导电粒子1A、1B与端子之间的树脂量会过度变多。另外，因为导电粒子1A、1B不会直接与端子接触而按压端子，而是经由绝缘性树脂层而按压端子，由此导电粒子也容易因树脂流动而流动。
在这样的本发明中，绝缘性树脂层2的表面的倾斜2b、起伏2c的存在，能够通过以扫描型电子显微镜观察各向异性导电膜的截面来确认，在面视角观察下也能确认。用光学显微镜、金属显微镜也能进行倾斜2b、起伏2c的观察。另外，倾斜2b、起伏2c的大小也能通过图像观察时的焦点调整等来确认。如上述在通过热压来减少倾斜或起伏之后，也是同样的。因为有时会残留痕迹。
（绝缘性树脂层的组成）
绝缘性树脂层2优选由固化性树脂组合物形成，例如，能够由含有热聚合性化合物和热聚合引发剂的热聚合性组合物形成。热聚合性组合物中也可以对应需要含有光聚合引发剂。
在并用热聚合引发剂和光聚合引发剂的情况下，可以使用既作为热聚合性化合物发挥功能又作为光聚合性化合物发挥功能的材料，也可以与热聚合性化合物区分开地含有光聚合性化合物。优选的是，与热聚合性化合物区分开地含有光聚合性化合物。例如，作为热聚合引发剂使用热阳离子类聚合引发剂，作为热聚合性化合物使用环氧化合物，作为光聚合引发剂使用光自由基聚合引发剂，作为光聚合性化合物使用丙烯酸酯化合物。
作为光聚合引发剂，也可以含有在波长不同的光下反应的多种类型。由此，能够因制造各向异性导电膜时的、构成绝缘性树脂层的树脂的光固化、和在各向异性导电连接时用于粘接电子部件彼此的树脂的光固化而区分所使用的波长。
在制造各向异性导电膜时的光固化中，能够使绝缘性树脂层所包含的光聚合性化合物的全部或一部分光固化。通过该光固化，绝缘性树脂层2中的导电粒子1A、1B的配置被保持乃至固定，有希望抑制短路和提高捕获性。另外，通过该光固化，也可以适当调整各向异性导电膜的制造工序中的绝缘性树脂层的粘度。特别是，该光固化优选在绝缘性树脂层2的层厚La与导电粒子1A、1B的平均粒径D之比（La/D）小于0.6的情况下进行。这是因为绝缘性树脂层2的层厚相对于导电粒径较薄的情况下，也由绝缘性树脂层2更加可靠地进行导电粒子的配置的保持乃至固定，并且进行绝缘性树脂层2的粘度调整，在采用各向异性导电膜的电子部件彼此的连接中抑制成品率的下降。
绝缘性树脂层中的光聚合性化合物的配合量优选为30质量％以下，更优选为10质量％以下，进一步优选为小于2质量％。这是因为若光聚合性化合物过多，则连接时向压入施加的推力会增加。
作为热聚合性组合物的例子，可举出：包含（甲基）丙烯酸酯化合物和热自由基聚合引发剂的热自由基聚合性丙烯酸酯类组合物；包含环氧化合物和热阳离子聚合引发剂的热阳离子聚合性环氧类组合物等。也可以取代包含热阳离子聚合引发剂的热阳离子聚合性环氧类组合物，而使用包含热阴离子聚合引发剂的热阴离子聚合性环氧类组合物。另外，特别是如果不会带来阻碍，也可以并用多种聚合性化合物。作为并用例子，可举出阳离子聚合性化合物和自由基聚合性化合物的并用等。
在此，作为（甲基）丙烯酸酯化合物，能够使用现有公知的热聚合型（甲基）丙烯酸酯单体。例如，能够使用单官能（甲基）丙烯酸酯类单体、2官能以上的多官能（甲基）丙烯酸酯类单体。
作为热自由基聚合引发剂，能够举出例如有机过氧化物、偶氮类化合物等。特别是，能够优选使用不产生成为气泡的原因的氮的有机过氧化物。
热自由基聚合引发剂的使用量，若过少则会固化不良，若过多则降低制品寿命，所以对于（甲基）丙烯酸酯化合物100质量份，优选为2～60质量份，更优选为5～40质量份。
作为环氧化合物，能够举出双酚A型环氧树脂、双酚F型环氧树脂、酚醛清漆型环氧树脂、它们的改性环氧树脂、脂环式环氧树脂等，能够并用这些的2种以上。另外，除了环氧化合物之外也可以并用氧杂环丁烷化合物。
作为热阳离子聚合引发剂，能够采用作为环氧化合物的热阳离子聚合引发剂而公知的材料，例如，能够采用因为热而产生氧的碘鎓盐、硫鎓盐、鏻鎓盐、二茂铁类等，特别是，能够优选使用对于温度显示良好的潜在性的芳香族硫鎓盐。
热阳离子聚合引发剂的使用量，过少也有成为固化不良的倾向，过多也有能制品寿命下降的倾向，所以对于环氧化合物100质量份，优选为2～60质量份，更优选为5～40质量份。
热聚合性组合物优选含有膜形成树脂或硅烷偶联剂。作为膜形成树脂，能够举出苯氧基树脂、环氧树脂、不饱和聚酯树脂、饱和聚酯树脂、氨基甲酸酯树脂、丁二烯树脂、聚酰亚胺树脂、聚酰胺树脂、聚烯烃树脂等，能够并用这些的2种以上。这些之中，从成膜性、加工性、连接可靠性的观点来看，能够优选使用苯氧基树脂。重量平均分子量优选为10000以上。另外，作为硅烷偶联剂，能够举出环氧类硅烷偶联剂、丙烯类硅烷偶联剂等。这些硅烷偶联剂主要为烷氧基硅烷衍生物。
热聚合性组合物中，为了调整熔化粘度，也可以与上述导电粒子1A、1B区别地含有绝缘性填料。这可以举出硅石粉或氧化铝粉等。绝缘性填料优选粒径20～1000nm的微小的填料，另外，对于环氧化合物等的热聚合性化合物（光聚合性化合物）100质量份，配合量优选为5～50质量份。
在本发明的各向异性导电膜中，也可以与上述绝缘性的填料区别地含有填充剂、软化剂、促进剂、防老化剂、着色剂（颜料、染料）、有机溶剂、离子捕获剂等。
（绝缘性树脂层的层厚）
本发明的各向异性导电膜中，绝缘性树脂层2的层厚La与导电粒子1A、1B的平均粒径D之比（La/D），因为后述的理由而能够使下限为0.3以上，且能够使上限为10以下。因而，该比优选为0.3～10，更优选为0.6～8，进一步优选为0.6～6。在此，导电粒子1A、1B的平均粒径D是指其平均粒径。若绝缘性树脂层2的层厚La过大，则各向异性导电连接时导电粒子1A、1B因为树脂流动而会容易位置偏移，端子中的导电粒子1A、1B的捕获性下降。该倾向在该比（La/D）超过10时显著，因此更优选为8以下，进一步优选为6以下。相反，如果绝缘性树脂层2的层厚La过小而该比（La/D）小于0.3，则难以通过绝缘性树脂层2将导电粒子1A、1B维持为既定粒子分散状态或者既定配置，因此比（La/D）优选为0.3以上，从通过绝缘性树脂层2可靠地维持既定粒子分散状态或者既定配置的方面来看更优选为0.6以上。另外，在所连接的端子为高密度COG的情况下，绝缘性树脂层2的层厚La与导电粒子1A、1B的平均粒径D之比（La/D），优选为0.8～2。
另一方面，在平均粒径D为10μm以上的情况下，La/D关于上限为3.5以下，优选为2.5以下，更优选为2以下，而关于下限为0.8以上，优选为1以上，更优选为大于1.3。
与平均粒径D的大小无关地，如果绝缘性树脂层2的层厚La过大而该比过度变大，则在各向异性导电连接时导电粒子1A、1B会难以被端子按到，导电粒子会容易因树脂流动而流动。因此导电粒子容易位置偏移，使端子中的导电粒子的捕获性下降。另外，为了将导电粒子按到端子，按压夹具所需要的推力也增大，会妨碍低压安装。相反，如果绝缘性树脂层2的层厚La过小而该比过度变小，则难以通过绝缘性树脂层2将导电粒子1A、1B维持在既定配置。
＜变形方案＞
作为本发明的各向异性导电膜，能够在导电粒子分散层3层叠最低熔化粘度比构成绝缘性树脂层2的树脂低的第2绝缘性树脂层4（图6、图7）。该第2绝缘性树脂层4在各向异性导电连接时填充由电子部件的凸点等的端子而形成的空间，能够提高对置的电子部件彼此的粘接性。即，为了能够进行采用各向异性导电膜的电子部件的低压安装，以及为了控制各向异性导电连接时的绝缘性树脂层2的树脂流动而提高导电粒子1A、1B的粒子捕获性，优选提高绝缘性树脂层2的粘度，并且只要不引起导电粒子1A、1B位置偏移，使绝缘性树脂层2的厚度变薄，但是如果绝缘性树脂层2的厚度过度变薄，则有导致粘接对置的电子部件彼此的树脂量不足，因此粘接性下降的担忧。相对于此，通过设置各向异性导电连接时粘度比绝缘性树脂层2低的第2绝缘性树脂层4，还能够提高电子部件彼此的粘接性，而且由于第2绝缘性树脂层4的流动性比绝缘性树脂层2高，所以能够变得难以阻碍端子对导电粒子1A、1B的夹持或压入。
在导电粒子分散层3层叠第2绝缘性树脂层4的情况下，无论第2绝缘性树脂层4是否处于凹部2b的形成面上，都优选使第2绝缘性树脂层4粘贴到以工具加压的电子部件（使得绝缘性树脂层2粘贴到承载于工作台的电子部件）。通过这样，能够避免导电粒子的无用移动，并能提高捕获性。
绝缘性树脂层2与第2绝缘性树脂层4的最低熔化粘度比，越有差距，由电子部件的电极或凸点形成的空间就会越容易被第2绝缘性树脂层4填充，从而能够提高电子部件彼此的粘接性。另外，越有该差距，导电粒子分散层3中存在的绝缘性树脂层2的移动量就越相对变少，端子间的导电粒子1A、1B会难以因树脂流动而流动，从而提高端子中的导电粒子1A、1B的捕获性，因此是优选的。在实际使用上，绝缘性树脂层2与第2绝缘性树脂层4的最低熔化粘度比，优选为2以上，更优选为5以上，进一步优选为8以上。另一方面，如果该比过大则在将长条的各向异性导电膜做成卷装体的情况下，会担心树脂的挤出或阻塞，所以在实际使用上优选为15以下。第2绝缘性树脂层4的优选最低熔化粘度，更具体而言满足上述比，且为3000Pa・s以下，优选为2000Pa・s以下，特别是100～2000Pa・s。
此外，第2绝缘性树脂层4能够通过在与绝缘性树脂层2同样的树脂组合物中调整粘度而形成。
另外，第2绝缘性树脂层4的层厚优选为4～20μm。或者，相对于导电粒子1A、1B的平均粒径D，优选为1～8倍。
另外，绝缘性树脂层2和第2绝缘性树脂层4合在一起后的各向异性导电膜10F、10G整体的最低熔化粘度，在实际使用上为8000Pa・s以下，优选为200～7000Pa・s，更优选为200～4000Pa・s。
作为第2绝缘性树脂层4的具体层叠方案，例如，如图6所示的各向异性导电膜10F那样，在导电粒子1A、1B从绝缘性树脂层2的一个面突出的情况下，对该突出的面层叠第2绝缘性树脂层4，能够使导电粒子1A、1B陷入到第2绝缘性树脂层4。在导电粒子1A、1B的埋入率（Lb/D）为0.95以下的情况下，优选这样层叠第2绝缘性树脂层4，而在0.9以下的情况下更优选。另外，在平均粒径D小于10μm的情况下，有时优选这样处理。
另一方面，如图7所示的各向异性导电膜10G那样，也可以在与埋入导电粒子1A、1B的绝缘性树脂层2的面相反侧的面层叠第2绝缘性树脂层4。
（第3绝缘性树脂层）
也可以与第2绝缘性树脂层4夹着绝缘性树脂层2而在相反侧设置第3绝缘性树脂层。能够使第3绝缘性树脂层作为胶粘层发挥功能。与第2绝缘性树脂层4同样，也可以为了填充由电子部件的电极或凸点形成的空间而设置。
第3绝缘性树脂层的树脂组成、粘度及厚度，既可以与第2绝缘性树脂层4同样，也可以不同。使绝缘性树脂层2和第2绝缘性树脂层4和第3绝缘性树脂层合在一起后的各向异性导电膜的最低熔化粘度无特别限制，但是实际使用上为8000Pa・s以下，优选为200～7000Pa・s，更优选为200～4000Pa・s。
＜各向异性导电膜的制造方法＞
本发明的各向异性导电膜，能够通过例如在绝缘性树脂层2的表面使导电粒子1A、1B保持各自独立的既定规则的配置或随机的分散状态，并以平板或滚筒将该导电粒子1A、1B向绝缘性树脂层2压入而制造。
在此，绝缘性树脂层2中的导电粒子1A、1B的埋入量Lb，能够根据压入导电粒子1A、1B时的按压力、温度等进行调整，另外，凹部2b、2c的有无、形状及深度，能够根据压入时的绝缘性树脂层2的粘度、压入速度、温度等进行调整。
另外，作为在绝缘性树脂层2保持导电粒子1A、1B的手法，没有特别限定，但是在使导电粒子1A、1B为规则的配置的情况下，例如，使用转印模而在绝缘性树脂层2保持以既定比例混合的导电粒子1A、1B。作为转印模，能够使用例如通过光刻法等公知的开口形成方法，对于硅、各种陶瓷、玻璃、不锈钢等的金属等的无机材料、或各种树脂等的有机材料的转印模材料形成开口的材料。此外，转印模能够采取板状、滚筒状等的形状。
作为得到绝缘性树脂层2的导电粒子1A、1B以随机的分散状态没有各自独立的绝缘性树脂层的方法，也可以向形成绝缘性树脂层2的树脂组合物以既定比例混入（混合）导电粒子1A、1B，将它涂敷到剥离膜上，从而得到导电粒子1A、1B处于随机的位置的绝缘性树脂层。
要采用各向异性导电膜经济地进行电子部件的连接，优选各向异性导电膜为某个程度的长条。因此各向异性导电膜长度制造成优选为5m以上，更优选为10m以上，进一步优选为25m以上。另一方面，若使各向异性导电膜过度长，则将无法使用在采用各向异性导电膜进行电子部件的制造时所使用的以前的连接装置，且操作性也差。因此，各向异性导电膜将长度制造为优选5000m以下、更优选为1000m以下、进一步优选为500m以下。各向异性导电膜的这样的长条体，从操作性优异的方面来看优选做成为在卷芯卷绕的卷装体。
＜各向异性导电膜的使用方法＞
本发明的各向异性导电膜能够在各向异性导电连接IC芯片、IC模块、FPC等的第1电子部件、和FPC、玻璃基板、塑料基板、刚性基板、陶瓷基板等的第2电子部件时优选使用，特别是作为塑料基板，能够举出端子形成在高压下压接而容易产生变形或裂缝的PET基体材料的基板。此外，该PET基体材料也可以隔着粘接剂层叠聚酰亚胺基体材料。这些的总厚，作为一个例子能够设为0.15mm以下。也可以采用本发明的各向异性导电膜，堆积IC芯片或晶片而多层化。此外，用本发明的各向异性导电膜连接的电子部件，并不限于上述电子部件。能够使用在近年来多样化的各种电子部件。本发明也包含采用本发明的各向异性导电膜来各向异性导电连接电子部件彼此的连接构造体。另外，也包含具有对第1电子部件和第2电子部件，在其间配置本发明的各向异性导电膜而各向异性导电连接的工序的连接构造体的制造方法。
作为采用各向异性导电膜的电子部件的连接方法，在各向异性导电膜的树脂层由导电粒子分散层3的单层构成的情况下，能够通过对于各种基板等的第2电子部件，从各向异性导电膜的导电粒子1A、1B埋入表面的一侧进行临时粘贴而临时压接，在临时压接的各向异性导电膜的在表面没有埋入导电粒子1A、1B的一侧合上IC芯片等的第1电子部件，并进行热压接而制造。在各向异性导电膜的绝缘性树脂层中不仅包含热聚合引发剂和热聚合性化合物，还包含光聚合引发剂和光聚合性化合物（也可以与热聚合性化合物相同）的情况下，也可为并用光和热的压接方法。这样处理，就能将导电粒子的非本意的移动抑制在最小限度。另外，也可以将没有埋入导电粒子的一侧临时粘贴在第2电子部件而使用。此外，也可以向第1电子部件临时粘贴各向异性导电膜而不是向第2电子部件临时粘贴各向异性导电膜。
另外，在各向异性导电膜由导电粒子分散层3和第2绝缘性树脂层4的层叠体形成的情况下，将导电粒子分散层3临时粘贴在各种基板等的第2电子部件而进行临时压接，在临时压接后的各向异性导电膜的第2绝缘性树脂层4侧对准IC芯片等的第1电子部件而承载，并热压接。也可以将各向异性导电膜的第2绝缘性树脂层4侧临时粘贴在第1电子部件。另外，也可以将导电粒子分散层3侧临时粘贴在第1电子部件而使用。
实施例
以下，基于实施例，对本发明具体地进行说明。
实施例1～4、比较例1、2
（1）各向异性导电膜的制造
以表1所示的配合，分别调制了形成导电粒子分散层的绝缘性树脂层形成用树脂组合物，以及第2绝缘性树脂层形成用树脂组合物。绝缘性树脂层的最低熔化粘度为3000Pa・s以上，该绝缘性树脂层的最低熔化粘度和第2绝缘性树脂层的最低熔化粘度之比为2以上。
另一方面，准备在树脂芯粒子的表面具有约70个氧化铝粒子（平均粒径150nm）、在最外层具有Ni层（厚度100nm）的高硬度导电粒子（20％压缩弹性率22000N/mm 2，平均粒径3μm，积水化学工业（株）制）（以日本特开2006－269296号公报中记载的手法制造），另外，准备了与高硬度导电粒子同样的构造的低硬度导电粒子（20％压缩弹性率6000N/mm 2，平均粒径3μm，积水化学工业（株）制）。此外，以后的实施例1～24及比较例1～10中也准备了同样地制造的积水化学工业（株）制的导电粒子。
将高硬度导电粒子和低硬度导电粒子，以使它们的个数密度成为表2所示的比例的方式混合成为绝缘性树脂层（高粘度树脂层）形成用树脂组合物，并将其以棒涂机涂敷到膜厚度50μm的PET膜上，并在80℃的烤箱中干燥5分钟，从而形成了在PET膜上随机分散了高硬度导电粒子和低硬度导电粒子的导电粒子分散层。该导电粒子分散层的绝缘性树脂层的厚度为6μm。另外，以棒涂机将第2绝缘性树脂层形成用树脂组合物涂敷在膜厚度50μm的PET膜上，在80℃的烤箱中干燥5分钟，从而在PET膜上形成了成为厚度12μm的第2绝缘性树脂层的树脂层。将该树脂层层叠到上述导电粒子分散层，从而作为各向异性导电膜。
[表1]
Figure 902539DEST_PATH_IMAGE001
（2）各向异性导电膜的评价
采用将由（1）制造的实施例及比较例的各向异性导电膜以足够连接的面积裁断后的导电膜，制作电子部件的连接构造体，并如下评价了（a）捕获效率、（b）压痕、（c）粒子压坏率、和（d）电阻值。并将结果示于表2。
（a）捕获效率
在以下所示的评价用IC、和端子图案与该评价用IC对应的玻璃基板（Ti/Al布线），隔着各向异性导电膜在200℃、以表2中记载的施加压力进行5秒钟加热加压，并得到了评价用连接构造体。
评价用IC：
外形 1.8×20.0mm
厚度 0.5mm
凸点规格 尺寸30×85μm、凸点间距离20μm、凸点的表面材质Au。
对于加热加压后的100个端子对，计测高硬度导电粒子及低硬度导电粒子的捕获数，并求出其平均。另外，由[100个端子的端子面积]×[导电粒子的个数密度]先算出加热加压前存在于端子上的高硬度导电粒子及低硬度导电粒子的理论值，求出所计测的导电粒子的捕获数相对于理论值的比例，并按以下的基准进行了评价。在实际使用上，B评价以上为优选。
捕获效率评价基准
A：30％以上
B：15％以上且小于30%
C：小于15％。
（b）压痕
通过金属显微镜观察由（a）制造的评价用连接构造体中的高硬度导电粒子及低硬度导电粒子的压痕，对于加热加压后的5个端子对，采用图像解析软件WinROOF（三谷商事株式会社）计测高硬度导电粒子及低硬度导电粒子的压痕（捕获）数，并求出其平均。另外，由[5个端子的端子面积]×[导电粒子的个数密度]先算出加热加压前存在于端子上的高硬度导电粒子及低硬度导电粒子的理论值，并求出所计测的导电粒子的压痕（捕获）数相对于理论值的比例，并按以下的基准进行了评价。此外，确认到的压痕，在随机配置有导电粒子的分散型的各向异性导电膜中5个凸点的合计压痕为100个左右，且后述的、导电粒子以正方格子排列的队列型的各向异性导电膜中5个凸点的合计压痕为200个左右。
压痕评价基准
OK：理论值的50％以上能够被识别为压痕的情况
NG：小于理论值的50％能够被识别为压痕的情况。
（c）粒子压坏率
对于通过（a）制造的评价用连接构造体的刚刚制造后的连接构造体（初始）、及将由（a）制造的评价用连接构造体置于温度85℃、湿度85％RH的恒温槽中500小时后的连接构造体（500h）各自，将对置的端子间的距离作为压接后的粒径进行计测，并求出其平均粒径。另一方面，也求出压接前的平均粒径，并利用下式算出粒子压坏率，并按以下的基准进行了评价。在实际使用上，B评价以上为优选。
粒子压坏率（％）
＝（[压接前的平均粒径]－[压接后的平均粒径]）×100/[压接前的平均粒径]。
初始及500h中的粒子压坏率评价基准
A：10％以上
B：5％以上且小于10％
C：小于5％。
（d）电阻值
对于通过由（a）制造的评价用连接构造体的刚刚制造后的连接构造体（初始）、及将由（a）制造的评价用连接构造体置于温度85℃、湿度85％RH的恒温槽中500小时后的连接构造体（500h）各自，以4端子法测定导通电阻，并按以下的基准进行了评价。电阻值在实际使用上B评价以上为优选。
初始的电阻值评价基准
A：小于3Ω
B：3Ω以上且小于5Ω
C：5Ω以上且小于10Ω
D：10Ω以上。
500h中的电阻值评价基准
A：小于3Ω
B：3Ω以上且小于5Ω
C：5Ω以上且小于10Ω
D：10Ω以上。
实施例5～8、比较例3、4
准备了与实施例1同样的导电粒子。但是，通过调整树脂芯粒子的20％压缩弹性率，从而作为高硬度导电粒子准备了20％压缩弹性率为14000N/mm 2的导电粒子（平均粒径3μm），作为低硬度导电粒子准备了20％压缩弹性率为6000N/mm 2的导电粒子（平均粒径3μm）。
除了将该高硬度导电粒子和低硬度导电粒子以成为表3所示的比例的方式混合到绝缘性树脂层（高粘度树脂层）形成用树脂组合物以外，与实施例1同样地，制造了高硬度导电粒子和低硬度导电粒子随机分散的各向异性导电膜。
另外，与实施例1同样地，评价了（a）捕获效率、（b）压痕、（c）粒子压坏率、（d）电阻值。将结果示于表3。
实施例9～12、比较例5
准备了与实施例1同样的导电粒子。但是，通过调整树脂芯粒子的20％压缩弹性率，从而作为高硬度导电粒子准备了20％压缩弹性率为9000N/mm 2的导电粒子（平均粒径3μm），作为低硬度导电粒子准备了20％压缩弹性率为6000N/mm 2的导电粒子（平均粒径3μm）。
除了将该高硬度导电粒子和低硬度导电粒子以成为表4所示的比例的方式混合到绝缘性树脂层（高粘度树脂层）形成用树脂组合物以外，与实施例1同样地，制造了高硬度导电粒子和低硬度导电粒子随机分散的各向异性导电膜。
另外，与实施例1同样地，评价了（a）捕获效率、（b）压痕、（c）粒子压坏率、（d）电阻值。将结果示于表4。
实施例13～16、比较例6、7
以表1所示的配合，调制了形成导电粒子分散层的绝缘性树脂层形成用树脂组合物，且将其用棒涂机涂敷到膜厚度50μm的PET膜上，在80℃的烤箱中干燥5分钟，从而在PET膜上形成了绝缘性树脂层。该绝缘性树脂层的厚度为6μm。另外，以表1所示的配合调制第2绝缘性树脂层形成用树脂组合物，且同样地形成了厚度12μm的树脂层。
另外，准备了与实施例1同样的20％压缩弹性率为22000N/mm 2的高硬度导电粒子、和20％压缩弹性率为6000N/mm 2的低硬度导电粒子。
另一方面，以使导电粒子如图1A所示成为正方格子排列，并使高硬度导电粒子和低硬度导电粒子整体的个数密度成为表5所示的数值的方式制作模具，使公知的透明性树脂的颗粒以熔化的状态流入该模具，并冷却固化，从而形成了凹部为图1A所示的排列图案的树脂模。
将高硬度导电粒子和低硬度导电粒子以成为表5所示的比例的方式向该树脂模的凹部混合并填充，其上覆盖上述绝缘性树脂层，在60℃、0.5MPa下进行按压而粘贴。而且，从模剥离绝缘性树脂层，将绝缘性树脂层上的导电粒子以（按压条件：60～70℃、0.5MPa）压入该绝缘性树脂层内，形成了导电粒子分散层。在该情况下，埋入率为99.9％。在埋入有导电粒子的导电粒子分散层的表面，层叠由上述第2绝缘性树脂层形成用树脂组合物形成的树脂层，制造了高硬度导电粒子和低硬度导电粒子整体上以正方格子排列的各向异性导电膜。
将这样得到的各向异性导电膜以足够连接的面积裁断，使用裁断后的各向异性导电膜，与实施例1同样地制作了评价用连接构造体，并评价了（a）捕获效率、（b）压痕、（c）粒子压坏率、（d）电阻值。将结果示于表5。
实施例17～20、比较例8、9
准备了与实施例5同样的20％压缩弹性率为14000N/mm 2的高硬度导电粒子、和20％压缩弹性率为6000N/mm 2的低硬度导电粒子。
除了将该高硬度导电粒子和低硬度导电粒子以成为表6所示的比例的方式混合并向树脂模填充以外，与实施例13同样地，制造了高硬度导电粒子和低硬度导电粒子整体上以正方格子排列的各向异性导电膜。
另外，与实施例1同样地以足够连接的面积裁断，使用裁断后的各向异性导电膜，评价了（a）捕获效率、（b）压痕、（c）粒子压坏率、（d）电阻值。将结果示于表6。
实施例21～24、比较例10
准备了与实施例9同样的20％压缩弹性率为9000N/mm 2的高硬度导电粒子、和20％压缩弹性率为6000N/mm 2的低硬度导电粒子。
除了将该高硬度导电粒子和低硬度导电粒子以成为表7所示的比例的方式混合并向树脂模填充以外，与实施例13同样地，制造了高硬度导电粒子和低硬度导电粒子整体上以正方格子排列的各向异性导电膜。
另外，与实施例1同样地以足够连接的面积裁断，使用裁断后的各向异性导电膜，评价了（a）捕获效率、（b）压痕、（c）粒子压坏率、（d）电阻值。将结果示于表7。
[表2]
Figure 877448DEST_PATH_IMAGE002
[表3]
Figure 828086DEST_PATH_IMAGE003
[表4]
Figure 710592DEST_PATH_IMAGE005
[表5]
Figure 63076DEST_PATH_IMAGE007
[表6]
Figure DEST_PATH_IMAGE009
[表7]
Figure DEST_PATH_IMAGE011
由表2可知，依据含有20％压缩弹性率为22000N/mm 2的高硬度导电粒子和20％压缩弹性率为6000N/mm 2的低硬度导电粒子的两者，且导电粒子随机配置的实施例1～4的各向异性导电膜，任一压痕的评价都为良好，且导通特性（初始电阻值、500h电阻值）也为良好。相对于此，无论是仅含有20％压缩弹性率为22000N/mm 2的高硬度导电粒子的比较例1的各向异性导电膜，还是仅含有20％压缩弹性率为6000N/mm 2的低硬度导电粒子的比较例2的各向异性导电膜，压痕的评价都为差，进而仅含有高硬度导电粒子的比较例1的各向异性导电膜，导通特性（500h）为差。由此，可推测出：如果导电粒子仅是低硬度导电粒子则硬度不足，所以成为难以看到压痕的状态；另外，如果导电粒子仅是高硬度导电粒子则过硬而导电粒子的压缩会不充分，从而难以看到压痕。此外，在仅为高硬度导电粒子的情况下，即便压痕的评价为OK的情况，但混合高硬度导电粒子和低硬度导电粒子的实施例一方会容易观察到压痕。
由表5可知，在含有20％压缩弹性率为22000N/mm 2的高硬度导电粒子和20％压缩弹性率为6000N/mm 2的低硬度导电粒子的两者，且导电粒子以正方格子排列的实施例13～16中，也与上述实施例1～4同样，任一压痕的评价都为良好，且导通特性（初始电阻值、500h电阻值）也为良好。而只含有高硬度导电粒子或低硬度导电粒子的任一种的比较例6、7中，压痕上有问题。
由表3可知，含有20％压缩弹性率为14000N/mm 2的高硬度导电粒子、和20％压缩弹性率为6000N/mm 2的低硬度导电粒子的两者，且导电粒子随机配置的实施例5～8的各向异性导电膜，任一压痕的评价都为良好，导通特性（初始电阻值、500h电阻值）也为良好。特别是在各向异性导电连接时的压力达60MPa的低压下也为良好。相对于此，仅含有20％压缩弹性率为14000N/mm 2的高硬度导电粒子的比较例3的各向异性导电膜，压痕的评价为差，进而当各向异性导电连接时的压力为60MPa时，导通特性（500h）也差。另外，作为导电粒子仅含有低硬度导电粒子的比较例4的各向异性导电膜，在压痕上有问题。
由表6可知，在含有20％压缩弹性率为14000N/mm 2的高硬度导电粒子、和20％压缩弹性率为6000N/mm 2的低硬度导电粒子的两者，且导电粒子以正方格子排列的实施例17～20中，也与上述实施例5～8同样，任一压痕的评价都为良好，导通特性（初始电阻值、500h电阻值）也为良好。而只含有高硬度导电粒子或低硬度导电粒子的任一种的比较例8、9中，在压痕上有问题。
由表4也可知，含有20％压缩弹性率为9000N/mm 2的高硬度导电粒子、和20％压缩弹性率为6000N/mm 2的低硬度导电粒子两者的实施例9～12的各向异性导电膜，任一压痕的评价都为良好，导通特性（初始电阻值、500h电阻值）也为良好，特别是在各向异性导电连接时的压力达60MPa的低压下也为良好。另外，作为导电粒子仅含有低硬度导电粒子的比较例5的各向异性导电膜，在压痕上有问题。
由表7可知，在含有20％压缩弹性率为9000N/mm 2的高硬度导电粒子、和20％压缩弹性率为6000N/mm 2的低硬度导电粒子的两者，且导电粒子以正方格子排列的实施例21～24中，也与上述实施例9～12同样，任一压痕的评价都为良好，且导通特性（初始电阻值、500h电阻值）也为良好，特别是在各向异性导电连接时的压力达60MPa的低压下也为良好。另外，作为导电粒子仅含有低硬度导电粒子的比较例10的各向异性导电膜，在压痕上有问题。
标号说明
1A 高硬度导电粒子 ；1B 低硬度导电粒子 ；2 绝缘性树脂层 ；2b 凹部（倾斜） ；2c 凹部（起伏） ；3 导电粒子分散层 ；4 第2绝缘性树脂层 ；10A、10B、10C、10D、10E、10F、10G 各向异性导电膜 ；D 导电粒子的平均粒径 ；La 绝缘性树脂层的层厚 ；Lb 邻接的导电粒子间的中央部的切平面与导电粒子最深部的距离 ；Lc 倾斜或起伏中的导电粒子的露出（正上方）部分的直径 ；Ld导电粒子的周围或正上方的绝缘性树脂层的倾斜或起伏的最大直径；Le 导电粒子的周围的绝缘性树脂层中倾斜的最大深度 ；Lf 导电粒子的正上方的绝缘性树脂层中的起伏的最大深度。

Claims (18)

1.一种各向异性导电膜，在第一绝缘性树脂层中作为导电粒子分散了20％压缩弹性率为8000～28000N/mm 2的高硬度导电粒子、和20％压缩弹性率比该高硬度导电粒子低的低硬度导电粒子，其中，全体导电粒子的个数密度为6000个/mm 2以上，低硬度导电粒子的个数密度为全体导电粒子的10％以上，
高硬度导电粒子及低硬度导电粒子的周围的第一绝缘性树脂层的表面，相对于邻接的导电粒子间的中央部的第一绝缘性树脂层的切平面，具有倾斜或起伏，
所述倾斜中，高硬度导电粒子及低硬度导电粒子的周围的第一绝缘性树脂层的表面，相对于所述切平面有缺口，所述起伏中，高硬度导电粒子及低硬度导电粒子的正上方的第一绝缘性树脂层的树脂量，比所述高硬度导电粒子及低硬度导电粒子的正上方的第一绝缘性树脂层的表面处于该切平面时少。
2.如权利要求1所述的各向异性导电膜，其中，低硬度导电粒子的20％压缩弹性率为高硬度导电粒子的20％压缩弹性率的10％以上且70％以下。
3.如权利要求1所述的各向异性导电膜，其中，低硬度导电粒子的个数密度为全体导电粒子的20％以上且80％以下。
4.如权利要求1所述的各向异性导电膜，其中，全体导电粒子的平均粒径小于10μm，且全体导电粒子的个数密度为6000个/mm 2以上且42000个/mm 2以下。
5.如权利要求1所述的各向异性导电膜，其中，全体导电粒子的平均粒径为10μm以上，且全体导电粒子的个数密度为20个/mm 2以上且2000个/mm 2以下。
6.如权利要求1所述的各向异性导电膜，其中，包含高硬度导电粒子和低硬度导电粒子的导电粒子，在膜的俯视观察下规则配置，且在膜厚方向的位置对齐。
7.如权利要求6所述的各向异性导电膜，其中，包含高硬度导电粒子和低硬度导电粒子的导电粒子彼此互相以非接触方式存在的个数比例为95％以上。
8.如权利要求1所述的各向异性导电膜，其中，高硬度导电粒子和低硬度导电粒子随机分散。
9.如权利要求1～8的任一项所述的各向异性导电膜，其中，还包括层叠在所述第一绝缘性树脂层的一面的第二绝缘性树脂层。
10.如权利要求9所述的各向异性导电膜，其中，所述第二绝缘性树脂层的最低熔化粘度比构成所述第一绝缘性树脂层的树脂低。
11.如权利要求9所述的各向异性导电膜，其中，还包括与所述第二绝缘性树脂层夹着所述第一绝缘性树脂层而在相反侧层叠的第三绝缘性树脂层。
12.一种各向异性导电膜，在第一绝缘性树脂层中作为导电粒子分散了20％压缩弹性率为8000～28000N/mm 2的高硬度导电粒子、和20％压缩弹性率比该高硬度导电粒子低的低硬度导电粒子，
高硬度导电粒子及低硬度导电粒子的周围的第一绝缘性树脂层的表面，相对于邻接的导电粒子间的中央部的第一绝缘性树脂层的切平面，具有倾斜或起伏，
所述倾斜中，高硬度导电粒子及低硬度导电粒子的周围的第一绝缘性树脂层的表面，相对于所述切平面有缺口，所述起伏中，高硬度导电粒子及低硬度导电粒子的正上方的第一绝缘性树脂层的树脂量，比所述高硬度导电粒子及低硬度导电粒子的正上方的第一绝缘性树脂层的表面处于该切平面时少。
13.如权利要求12所述的各向异性导电膜，其中，还包括层叠在所述第一绝缘性树脂层的一面的第二绝缘性树脂层。
14.如权利要求13所述的各向异性导电膜，其中，所述第二绝缘性树脂层的最低熔化粘度比构成所述第一绝缘性树脂层的树脂低。
15.如权利要求13所述的各向异性导电膜，其中，还包括与所述第二绝缘性树脂层夹着所述第一绝缘性树脂层而在相反侧层叠的第三绝缘性树脂层。
16.一种连接构造体，以权利要求1～15的任一项所述的各向异性导电膜，各向异性导电连接第1电子部件和第2电子部件。
17.如权利要求16所述的连接构造体，其中，第1电子部件中在PET基体材料形成有端子。
18.一种根据权利要求16所述的连接构造体的制造方法，其具有对于第1电子部件与第2电子部件，在其间配置权利要求1～15的任一项所述的各向异性导电膜，进行各向异性导电连接的工序。
CN201780071308.7A 2016-12-01 2017-11-20 各向异性导电膜 Active CN109983629B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-233715 2016-12-01
JP2016233715 2016-12-01
JP2017-160655 2017-08-23
JP2017160655A JP7039883B2 (ja) 2016-12-01 2017-08-23 異方性導電フィルム
PCT/JP2017/041684 WO2018101106A1 (ja) 2016-12-01 2017-11-20 異方性導電フィルム

Publications (2)

Publication Number Publication Date
CN109983629A CN109983629A (zh) 2019-07-05
CN109983629B true CN109983629B (zh) 2020-12-08

Family

ID=62566278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780071308.7A Active CN109983629B (zh) 2016-12-01 2017-11-20 各向异性导电膜

Country Status (5)

Country Link
US (1) US10985128B2 (zh)
JP (1) JP7039883B2 (zh)
KR (1) KR102250339B1 (zh)
CN (1) CN109983629B (zh)
TW (1) TWI760393B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202016232A (zh) * 2018-06-06 2020-05-01 日商迪睿合股份有限公司 連接體之製造方法、連接方法
JP2020095922A (ja) * 2018-12-14 2020-06-18 デクセリアルズ株式会社 異方性導電フィルム
CN112562886A (zh) * 2019-09-10 2021-03-26 南昌欧菲生物识别技术有限公司 异方性导电膜及其制备方法、邦定结构和超声波生物识别装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004155957A (ja) * 2002-11-07 2004-06-03 Three M Innovative Properties Co 異方導電性接着剤及びフィルム
EP2282374A1 (en) * 2003-06-25 2011-02-09 Hitachi Chemical Company, Ltd. Circuit material
CN103178033A (zh) * 2011-12-20 2013-06-26 第一毛织株式会社 由包括导电微球的各向异性导电膜连接的半导体装置
CN104541411A (zh) * 2012-08-24 2015-04-22 迪睿合电子材料有限公司 各向异性导电膜及其制造方法
US9252117B2 (en) * 2012-12-11 2016-02-02 Cheil Industries, Inc. Semiconductor device connected by anisotropic conductive film
CN106104930A (zh) * 2014-03-20 2016-11-09 迪睿合株式会社 各向异性导电膜及其制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646764A (en) * 1985-12-16 1987-03-03 R. J. Reynolds Tobacco Company Process for providing roll reconstituted tobacco material
JP3644884B2 (ja) * 1999-10-25 2005-05-11 古河電気工業株式会社 遮光シャッター付きアダプタおよび遮光シャッター付き光モジュールレセプタクル
FR2866329B1 (fr) * 2004-02-12 2006-06-02 Saint Gobain Vetrotex Fils de verre conducteurs de l'electricite et structures comprenant de tels fils.
CN101142715B (zh) * 2005-03-15 2012-08-22 株式会社半导体能源研究所 半导体器件以及具有该半导体器件的电子器件
JP4962706B2 (ja) * 2006-09-29 2012-06-27 日本化学工業株式会社 導電性粒子およびその製造方法
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
US20100139747A1 (en) * 2008-08-28 2010-06-10 The Penn State Research Foundation Single-crystal nanowires and liquid junction solar cells
KR101056435B1 (ko) * 2009-10-05 2011-08-11 삼성모바일디스플레이주식회사 이방성 도전 필름 및 이를 포함하는 표시 장치
JP5833809B2 (ja) * 2010-02-01 2015-12-16 デクセリアルズ株式会社 異方性導電フィルム、接合体及び接続方法
JP2012164454A (ja) 2011-02-04 2012-08-30 Sony Chemical & Information Device Corp 導電性粒子及びこれを用いた異方性導電材料
JP6209313B2 (ja) 2012-02-20 2017-10-04 デクセリアルズ株式会社 異方性導電フィルム、接続構造体、接続構造体の製造方法及び接続方法
JP2013182823A (ja) 2012-03-02 2013-09-12 Dexerials Corp 接続体の製造方法、及び異方性導電接着剤
TWI675382B (zh) * 2012-08-01 2019-10-21 日商迪睿合股份有限公司 異向性導電膜之製造方法、異向性導電膜、及連接結構體
JP5972844B2 (ja) * 2012-09-18 2016-08-17 デクセリアルズ株式会社 異方性導電フィルム、異方性導電フィルムの製造方法、接続体の製造方法、及び接続方法
KR101594484B1 (ko) * 2012-11-20 2016-02-16 제일모직주식회사 이방성 도전 필름 및 반도체 장치
KR101554617B1 (ko) * 2013-01-25 2015-09-21 제일모직주식회사 이방성 도전 필름 및 반도체 장치
KR20140109102A (ko) * 2013-03-05 2014-09-15 삼성디스플레이 주식회사 이방성도전필름 및 이를 갖는 표시장치
KR101628440B1 (ko) * 2013-10-31 2016-06-08 제일모직주식회사 이방성 도전 필름 및 이를 이용한 반도체 장치
CN106415938B (zh) * 2014-03-31 2019-09-06 迪睿合株式会社 各向异性导电膜及其制备方法
JP6523794B2 (ja) 2014-06-06 2019-06-05 積水化学工業株式会社 導電材料及び接続構造体
JP2016089153A (ja) 2014-10-29 2016-05-23 デクセリアルズ株式会社 導電材料
KR102332272B1 (ko) * 2014-11-18 2021-12-01 삼성디스플레이 주식회사 이방성 도전 필름 및 이를 갖는 표시장치
EP3428220A4 (en) * 2016-03-09 2020-02-26 Toyobo Co., Ltd. ELASTIC CONDUCTOR FILM AND PASTE FOR SHAPING AN ELASTIC CONDUCTOR FILM
CN109690543B (zh) * 2016-09-26 2021-04-09 华为技术有限公司 安全认证方法、集成电路及系统
JP6187665B1 (ja) 2016-10-18 2017-08-30 デクセリアルズ株式会社 異方性導電フィルム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004155957A (ja) * 2002-11-07 2004-06-03 Three M Innovative Properties Co 異方導電性接着剤及びフィルム
EP2282374A1 (en) * 2003-06-25 2011-02-09 Hitachi Chemical Company, Ltd. Circuit material
CN103178033A (zh) * 2011-12-20 2013-06-26 第一毛织株式会社 由包括导电微球的各向异性导电膜连接的半导体装置
CN104541411A (zh) * 2012-08-24 2015-04-22 迪睿合电子材料有限公司 各向异性导电膜及其制造方法
US9252117B2 (en) * 2012-12-11 2016-02-02 Cheil Industries, Inc. Semiconductor device connected by anisotropic conductive film
CN106104930A (zh) * 2014-03-20 2016-11-09 迪睿合株式会社 各向异性导电膜及其制备方法

Also Published As

Publication number Publication date
KR102250339B1 (ko) 2021-05-10
KR20190065438A (ko) 2019-06-11
TW201833944A (zh) 2018-09-16
TWI760393B (zh) 2022-04-11
US20190304943A1 (en) 2019-10-03
JP2018092895A (ja) 2018-06-14
US10985128B2 (en) 2021-04-20
CN109983629A (zh) 2019-07-05
JP7039883B2 (ja) 2022-03-23

Similar Documents

Publication Publication Date Title
KR102513747B1 (ko) 필러 함유 필름
TWI771331B (zh) 異向性導電膜及其製造方法、以及連接構造體及其製造方法
CN109983629B (zh) 各向异性导电膜
CN110819264A (zh) 各向异性导电膜、连接结构体及其制造方法
JP2022075779A (ja) 異方性導電フィルム
KR20190016571A (ko) 필러 함유 필름
CN109964371B (zh) 各向异性导电膜
CN109843992B (zh) 含填料膜
CN115746361A (zh) 含填料膜
CN109804002B (zh) 含填料膜
JP2019031649A (ja) フィラー含有フィルム
CN112740483A (zh) 各向异性导电薄膜、连接结构体、连接结构体的制备方法
CN113078486B (zh) 各向异性导电膜的制造方法
WO2018051799A1 (ja) フィラー含有フィルム
JP7319578B2 (ja) フィラー含有フィルム
KR20200022510A (ko) 이방성 도전 필름

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40008175

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant