CN109981086A - 一种相位插值器 - Google Patents

一种相位插值器 Download PDF

Info

Publication number
CN109981086A
CN109981086A CN201811642621.4A CN201811642621A CN109981086A CN 109981086 A CN109981086 A CN 109981086A CN 201811642621 A CN201811642621 A CN 201811642621A CN 109981086 A CN109981086 A CN 109981086A
Authority
CN
China
Prior art keywords
phase
circuit
oxide
semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811642621.4A
Other languages
English (en)
Other versions
CN109981086B (zh
Inventor
石铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201811642621.4A priority Critical patent/CN109981086B/zh
Publication of CN109981086A publication Critical patent/CN109981086A/zh
Priority to EP19219260.7A priority patent/EP3675359A3/en
Priority to US16/728,487 priority patent/US10848299B2/en
Application granted granted Critical
Publication of CN109981086B publication Critical patent/CN109981086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00052—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter by mixing the outputs of fixed delayed signals with each other or with the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Networks Using Active Elements (AREA)
  • Electronic Switches (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明涉及高速数据传输技术领域，尤其涉及一种相位插值器，其中包括：一相位调整电路，相位调整电路包括一第一相位调整模块与一第二相位模块，第一相位调整模块输出一第一时钟信号，第二相位调整模块输出一第二时钟信号；第一相位调整模块与第二相位调整模块并联连接，以输出一插值信号。本发明的技术方案有益效果在于：通过第一相位调整模块与第二相位调整模块，采用电压式将频率相同相位不同的第一时钟信号与第二时钟信号，按比例混合产生一个频率相同但相位介于两者之间的插值信号，以达到相位调整的目的，同时，电路能够在较低的电压下进行，进一步降低相位调整电路的功耗。

Description

一种相位插值器
技术领域
本发明涉及高速数据传输技术领域，尤其涉及一种相位插值器。
背景技术
相位插值器作为调整电路时钟相位的器件，已被广泛应用。相位插值器为一种能够将频率相同相位不同的两个周期性的输入时钟信号按比例混合产生的一个频率相同但相位介于两者之间的输出时钟信号的器件，在实际应用中，具有对其进行档位切换的需求。
在现有技术中，如图1所示，传统的相位插值器是电流舵型，通过选择相邻两个IQ时钟信号在电路中不同的电流权重，来获得一个位于两个IQ时钟中间相位的时钟；如图2所示，表示传统的相位插值器的相位图，a1、a2 分别指输入两个相位的权重，理想的加权因子a1和a2是通过虚线来表示，但是传统中的加权因子a1和a2通过实线来表示，如图3所示，表示传统的相位插值器的加权因子a1和a2与相位角的关系图。上述电路在高速电路应用时，由于都是由电流驱动，为了保证信号在高速时的快速切换，需要较大的电流，同时对输入信号也有一定的要求，需要输入信号尽量是类似正弦信号，才能得到比较好的结果，并且成本也比较高。
发明内容
针对现有技术中存在的上述问题，现提供一种相位插值器。
具体技术方案如下：
一种相位插值器，其中包括：
一相位调整电路，所述相位调整电路包括一第一相位调整模块与一第二相位调整模块，所述第一相位调整模块输出一第一时钟信号，所述第二相位调整模块输出一第二时钟信号；
所述第一相位调整模块与所述第二相位调整模块并联连接，以输出一插值信号。
优选的，所述相位插值器还包括一低通滤波电路，所述低通滤波电路的输入端连接所述相位调整电路的输出端，所述低通滤波电路用以滤除所述插值信号的高频信号。
优选的，所述相位插值器还包括一整形电路，所述整形电路的输入端连接所述低通滤波电路的输出端，所述整形电路用以将所述低通滤波电路输出的所述插值信号进行整形，以输出所需的所述插值信号。
优选的，所述第一相位调整模块与所述第一相位调整模块分别包括：
一信号输入端；
一信号输出端；
一第一MOS管，所述第一MOS管的栅极连接所述信号输入端，所述第一MOS管的漏极连接电源电压，所述第一MOS管的源极连接一第一支点；
一第一调节模块，连接于所述第一支点与所述信号输出端之间；
一第二MOS管，所述第二MOS管的栅极连接所述信号输入端，所述第二MOS管的源极连接接地端，所述第二MOS管的漏极连接一第二支点；
一第二调节模块，连接于所述第二支点与所述信号输出端之间。
优选的，所述第一调节模块包括复数个第一调节电路，每个所述第一调节电路连接于所述第一支点与所述信号输出端之间。
优选的，每个所述第一调节电路包括：
一第一开关管，所述第一开关管的漏极连接所述第一支点；
一第一电阻，连接于所述第一开关管的源极与所述信号输出端之间。
优选的，所述第二调节模块包括复数个第二调节电路，每个所述第二调节电路连接于所述第二支点与所述信号输出端之间。
优选的，每个所述第二调节电路包括：
一第二开关管，所述第二开关管的源极连接所述第二支点；
一第二电阻，连接于所述第二开关管的漏极与所述信号输出端之间。
优选的，所述第一MOS管与所述第一开关管均为N型MOS管。
优选的，所述第二MOS管与所述第二开关管均为P型MOS管。
本发明的技术方案有益效果在于：公开一种相位插值器，通过第一相位调整模块与第二相位调整模块，采用电压式将频率相同相位不同的第一时钟信号与第二时钟信号，按比例混合产生一个频率相同但相位介于两者之间的插值信号，以达到相位调整的目的，同时，电路能够在较低的电压下进行，进一步降低相位调整电路的功耗。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为现有技术中，关于相位插值器的电路连接图；
图2为现有技术中，关于相位插值器的相位图；
图3为现有技术中，关于相位插值器的波形图；
图4为本发明的实施例的相位调整模块的电路连接图；
图5为本发明的实施例的相位插值器的电路连接图；
图6为本发明的实施例的另一种相位调整模块的电路连接图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
在现有技术中，如图1所示，传统的相位插值器是电流舵型，通过选择相邻两个IQ时钟信号在电路中不同的电流权重，来获得一个位于两个IQ时钟中间相位的时钟。如图2、3所示，上述电路在高速电路应用时，由于都是由电流驱动，为了保证信号在高速时的快速切换，需要较大的电流，同时对输入信号也有一定的要求，需要输入信号尽量是类似正弦信号，才能得到比较好的结果，并且成本也比较高。
针对现有技术中存在的上述问题，本发明提供一种相位插值器，结合图 4、5所示，其中包括：
一相位调整电路1，相位调整电路1包括一第一相位调整模块10与一第二相位调整模块11，第一相位调整模块10输出一第一时钟信号，第二相位调整模块11输出一第二时钟信号；
第一相位调整模块10与第二相位调整模块11并联连接，以输出一插值信号。
通过上述相位插值器的技术方案，公开一种相位插值器，其中包括相位调整电路1，相位调整电路1通过第一相位调整模块10与第二相位调整模块 11组成，通过第一相位调整模块10与第二相位调整模块11，采用电压式将频率相同相位不同的第一时钟信号与第二时钟信号，按比例混合产生一个频率相同但相位介于两者之间的插值信号，以达到相位调整的目的，同时，电路能够在较低的电压下进行，进一步降低相位调整电路的功耗。
在一种较优的实施例中，相位插值器还包括一低通滤波电路2，低通滤波电路2的输入端连接相位调整电路1的输出端，低通滤波电路2用以滤除插值信号的高频信号；
相位插值器还包括一整形电路3，整形电路3的输入端连接低通滤波电路2的输出端，整形电路3用以将低通滤波电路2输出的插值信号进行整形，以输出所需的插值信号。
具体地，如图5所示，通过第一相位调整模块10与第二相位调整模块 11，采用电压式将频率相同相位不同的第一时钟信号与第二时钟信号，按比例混合产生一个频率相同但相位介于两者之间的插值信号，经过低通滤波电路2将滤除插值信号的高频信号，其中，低通滤波电路2可以是第一电容C1 和第三电阻R3组成，第三电阻R3连接于相位调整电路1的输出端，第一电容C1连接于第三电阻R3与接地端之间；然后通过整形电路3将低通滤波电路2输出的插值信号进行整形，以输出所需的插值信号，其中，整形电路3 可以是第二电容C2与整形电路30组成，第二电容C2与整形电路30串联连接，连接于第三电阻R3与相位调整电路1的输出端之间。进一步地达到相位调整的目的，同时，电路能够在较低的电压下进行，进一步降低相位调整电路的功耗。
在一种较优的实施例中，第一相位调整模块10与第二相位调整模块11 分别包括：
一信号输入端Input；
一信号输出端Output；
一第一MOS管M1，第一MOS管M1的栅极连接信号输入端Input，第一MOS管M1的漏极连接电源电压，第一MOS管M1的源极连接一第一支点Q1；
一第一调节模块A1，连接于第一支点Q1与信号输出端Output之间；
一第二MOS管M2，第二MOS管M2的栅极连接信号输入端Input，第二MOS管M2的源极连接接地端，第二MOS管M2的漏极连接一第二支点 Q2；
一第二调节模块A2，连接于第二支点Q2与信号输出端Output之间。
具体地，如图4所示，第一相位调整模块10与第二相位调整模块11的电路连接图相同，其中分别包括信号输入端Input、信号输出端Output、第一 MOS管M1、第一调节模块A1、第二MOS管M2、第二调节模块A2，其中，第一MOS管M1为N型MOS管，第二MOS管M2为P型MOS管。
进一步地，通过调整第一调节模块A1与第二调节模块A2，采用电压式将频率相同相位不同的第一时钟信号与第二时钟信号，按比例混合产生一个频率相同但相位介于两者之间的插值信号，以达到相位调整的目的，同时，电路能够在较低的电压下进行，进一步降低相位调整电路的功耗。
在一种较优的实施例中，第一调节模块A1包括复数个第一调节电路 A10，每个第一调节电路A10连接于第一支点Q1与信号输出端Output之间；
每个第一调节电路A10包括：
一第一开关管T1，第一开关管T1的漏极连接第一支点Q1；
一第一电阻R1，连接于第一开关管T1的源极与信号输出端Output之间。
具体地，如图4所示，第一调节模块A1包括复数个第一调节电路A10，第一调节电路A10包括第一开关管T1与第一电阻R1，其中，第一开关管T1为N型MOS管，通过第一开关管T1选择第一电阻R1的不同阻值的大小，可以调整第一调节模块A1的电压权重，从而达到相位调整的目的。
进一步地，通过调整第一调节模块A1的第一开关管T1，选择第一电阻 R1的不同阻值的大小，采用电压式将频率相同相位不同的第一时钟信号与第二时钟信号，按比例混合产生一个频率相同但相位介于两者之间的插值信号，以达到相位调整的目的，同时，电路能够在较低的电压下进行，进一步降低相位调整电路的功耗。
在一种较优的实施例中，第二调节模块A2包括复数个第二调节电路 A20，每个第二调节电路A20连接于第二支点Q2与信号输出端Output之间；
每个第二调节模块A2包括：
一第二开关管T2，第二开关管T2的源极连接第二支点Q2；
一第二电阻R2，连接于第二开关管T2的漏极与信号输出端Output之间。
具体地，如图4所示，第二调节模块A2包括复数个第二调节电路A20，每个第二调节电路A20包括第二开关管T2与第二电阻R2，其中，第二开关管T2为P型MOS管，通过第二开关管T2选择第二电阻R2的不同阻值的大小，可以调整第二调节模块A2的电压权重，从而达到相位调整的目的。
进一步地，通过调整第二调节模块A2的第二开关管T2，选择第二电阻 R2的不同阻值的大小，采用电压式将频率相同相位不同的第一时钟信号与第二时钟信号，按比例混合产生一个频率相同但相位介于两者之间的插值信号，以达到相位调整的目的，同时，电路能够在较低的电压下进行，进一步降低相位调整电路的功耗。
可扩展地，另一种较优的实施例中，如图6所示，第一相位调整模块10 与第二相位调整模块11分别包括：
一信号输入端Input；
一信号输出端Output；
一第一MOS管M1，第一MOS管M1的栅极连接信号输入端Input，第一MOS管M1的漏极第三支点Q3，第一MOS管M1的源极连接信号输出端Output；
一第一调节模块A1，连接于第三支点Q3与电源电压之间；
一第二MOS管M2，第二MOS管M2的栅极连接信号输入端Input，第二MOS管M2的源极连接第四支点Q4，第二MOS管M2的漏极连接第一 MOS管M1的源极；
一第二调节模块A2，连接于第四支点Q4与接地端之间。
上述技术方案中，如图6所示，第一相位调整模块10与第二相位调整模块11的电路连接图相同，其中分别包括信号输入端Input、信号输出端Output、第一MOS管M1、第一调节模块A1、第二MOS管M2、第二调节模块A2，其中，第一MOS管M1为N型MOS管，第二MOS管M2为P型MOS管。
进一步地，通过调整第一调节模块A1与第二调节模块A2，采用电压式将频率相同相位不同的第一时钟信号与第二时钟信号，按比例混合产生一个频率相同但相位介于两者之间的插值信号，以达到相位调整的目的，同时，电路能够在较低的电压下进行，进一步降低相位调整电路的功耗。
具体地，如图6所示，第一调节模块A1包括复数个第一调节电路A10，每个第一调节电路A10连接于第三支点Q3与电源电压之间；
每个第一调节电路A10包括：
一第一开关管T1，第一开关管T1的漏极连接电源电压；
一第一电阻R1，连接于第一开关管T1的源极与第三支点Q3之间。
第二调节模块A2包括复数个第二调节电路A20，每个第二调节电路A20 连接于第四支点Q4与接地端之间；
每个第二调节模块A2包括：
一第二开关管T2，第二开关管T2的源极连接接地端；
一第二电阻R2，连接于第二开关管T2的漏极与第四支点Q4之间。
上述技术方案中，如图6所示，第一调节模块A1包括复数个第一调节电路A10，第一调节电路A10包括第一开关管T1与第一电阻R1，其中，第一开关管T1为N型MOS管，通过第一开关管T1选择第一电阻R1的不同阻值的大小，可以调整第一调节模块A1的电压权重，从而达到相位调整的目的。
如图6所示，第二调节模块A2包括复数个第二调节电路A20，每个第二调节电路A20包括第二开关管T2与第二电阻R2，其中，第二开关管T2 为P型MOS管，通过第二开关管T2选择第二电阻R2的不同阻值的大小，可以调整第二调节模块A2的电压权重，从而达到相位调整的目的。
进一步地，通过调整第二调节模块A2的第二开关管T2，选择第二电阻 R2的不同阻值的大小，采用电压式将频率相同相位不同的第一时钟信号与第二时钟信号，按比例混合产生一个频率相同但相位介于两者之间的插值信号，以达到相位调整的目的，同时，电路能够在较低的电压下进行，进一步降低相位调整电路的功耗。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种相位插值器，其特征在于，包括：
一相位调整电路，所述相位调整电路包括一第一相位调整模块与一第二相位模块，所述第一相位调整模块输出一第一时钟信号，所述第二相位调整模块输出一第二时钟信号；
所述第一相位调整模块与所述第二相位调整模块并联连接，以输出一插值信号。
2.根据权利要求1所述的相位插值器，其特征在于，所述相位插值器还包括一低通滤波电路，所述低通滤波电路的输入端连接所述相位调整电路的输出端，所述低通滤波电路用以滤除所述插值信号的高频信号。
3.根据权利要求2所述的相位插值器，其特征在于，所述相位插值器还包括一整形电路，所述整形电路的输入端连接所述低通滤波电路的输出端，所述整形电路用以将所述低通滤波电路输出的所述插值信号进行整形，以输出所需的所述插值信号。
4.根据权利要求1所述的相位插值器，其特征在于，所述第一相位调整模块与所述第二相位调整模块分别包括：
一信号输入端；
一信号输出端；
一第一MOS管，所述第一MOS管的栅极连接所述信号输入端，所述第一MOS管的漏极连接电源电压，所述第一MOS管的源极连接一第一支点；
一第一调节模块，连接于所述第一支点与所述信号输出端之间；
一第二MOS管，所述第二MOS管的栅极连接所述信号输入端，所述第二MOS管的源极连接接地端，所述第二MOS管的漏极连接一第二支点；
一第二调节模块，连接于所述第二支点与所述信号输出端之间。
5.根据权利要求4所述的相位插值器，其特征在于，所述第一调节模块包括复数个第一调节电路，每个所述第一调节电路连接于所述第一支点与所述信号输出端之间。
6.根据权利要求5所述的相位插值器，其特征在于，每个所述第一调节电路包括：
一第一开关管，所述第一开关管的漏极连接所述第一支点；
一第一电阻，连接于所述第一开关管的源极与所述信号输出端之间。
7.根据权利要求4所述的相位插值器，其特征在于，所述第二调节模块包括复数个第二调节电路，每个所述第二调节电路连接于所述第二支点与所述信号输出端之间。
8.根据权利要求7所述的相位插值器，其特征在于，每个所述第二调节电路包括：
一第二开关管，所述第二开关管的源极连接所述第二支点；
一第二电阻，连接于所述第二开关管的漏极与所述信号输出端之间。
9.根据权利要求6所述的相位插值器，其特征在于，所述第一MOS管与所述第一开关管均为N型MOS管。
10.根据权利要求8所述的相位插值器，其特征在于，所述第二MOS管与所述第二开关管均为P型MOS管。
CN201811642621.4A 2018-12-29 2018-12-29 一种相位插值器 Active CN109981086B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811642621.4A CN109981086B (zh) 2018-12-29 2018-12-29 一种相位插值器
EP19219260.7A EP3675359A3 (en) 2018-12-29 2019-12-23 Phase interpolator
US16/728,487 US10848299B2 (en) 2018-12-29 2019-12-27 Phase interpolator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811642621.4A CN109981086B (zh) 2018-12-29 2018-12-29 一种相位插值器

Publications (2)

Publication Number Publication Date
CN109981086A true CN109981086A (zh) 2019-07-05
CN109981086B CN109981086B (zh) 2023-04-28

Family

ID=67076431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811642621.4A Active CN109981086B (zh) 2018-12-29 2018-12-29 一种相位插值器

Country Status (3)

Country Link
US (1) US10848299B2 (zh)
EP (1) EP3675359A3 (zh)
CN (1) CN109981086B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110995212A (zh) * 2019-12-19 2020-04-10 成都海光微电子技术有限公司 一种集成电路器件、相位插值器、接口电路及电子设备
CN111010175A (zh) * 2019-12-11 2020-04-14 浙江大学 一种高线性度相位插值器
CN112350694A (zh) * 2020-10-30 2021-02-09 上海兆芯集成电路有限公司 相位插值器
CN112994685A (zh) * 2019-12-12 2021-06-18 上海交通大学 数字相位转换器提高输出线性度的方法
CN116846369A (zh) * 2023-06-09 2023-10-03 高澈科技(上海)有限公司 相位插值器及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11005467B1 (en) * 2020-05-18 2021-05-11 Realtek Semiconductor Corp. Low-noise duty cycle correction circuit and method thereof
TWI792643B (zh) * 2021-10-29 2023-02-11 瑞昱半導體股份有限公司 相位內插器與相位緩衝器電路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100079180A1 (en) * 2008-10-01 2010-04-01 Jin-Gook Kim Ac-coupling phase interpolator and delay-locked loop using the same
US20140321577A1 (en) * 2013-04-30 2014-10-30 Intel Mobile Communications GmbH Phase interpolator
CN205385462U (zh) * 2016-03-01 2016-07-13 成都锐成芯微科技有限责任公司 占空比矫正电路
US20160294538A1 (en) * 2015-03-30 2016-10-06 Global Unichip Corporation Phase interpolator and clock and data recovery circuit
CN108832915A (zh) * 2018-09-13 2018-11-16 长江存储科技有限责任公司 一种占空比校准电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110003189A (ko) * 2009-07-03 2011-01-11 삼성전자주식회사 듀티 사이클 에러 보정 회로
WO2011024212A1 (ja) * 2009-08-24 2011-03-03 富士通株式会社 位相インタポレータ及び半導体回路装置
JP2011055048A (ja) * 2009-08-31 2011-03-17 Renesas Electronics Corp 多相クロック生成回路
US8035436B2 (en) * 2009-09-24 2011-10-11 Oracle America, Inc. Passive capacitively injected phase interpolator
US20110241746A1 (en) * 2010-03-30 2011-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Low power small area static phase interpolator with good linearity
KR101331441B1 (ko) * 2012-06-29 2013-11-21 포항공과대학교 산학협력단 다단 위상믹서 회로
US8873689B2 (en) * 2012-08-02 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Phase interpolator for clock data recovery circuit with active wave shaping integrators
US8896358B2 (en) * 2012-11-08 2014-11-25 Avago Technologies General Ip (Singapore) Pte. Ltd. Phase interpolator having adaptively biased phase mixer
US9077511B2 (en) * 2013-04-30 2015-07-07 Intel Mobile Communications GmbH Phase interpolator
CN108923773A (zh) 2018-06-27 2018-11-30 重庆湃芯入微科技有限公司 一种低功耗可调型高线性度相位插值器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100079180A1 (en) * 2008-10-01 2010-04-01 Jin-Gook Kim Ac-coupling phase interpolator and delay-locked loop using the same
US20140321577A1 (en) * 2013-04-30 2014-10-30 Intel Mobile Communications GmbH Phase interpolator
US20160294538A1 (en) * 2015-03-30 2016-10-06 Global Unichip Corporation Phase interpolator and clock and data recovery circuit
CN205385462U (zh) * 2016-03-01 2016-07-13 成都锐成芯微科技有限责任公司 占空比矫正电路
CN108832915A (zh) * 2018-09-13 2018-11-16 长江存储科技有限责任公司 一种占空比校准电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111010175A (zh) * 2019-12-11 2020-04-14 浙江大学 一种高线性度相位插值器
CN111010175B (zh) * 2019-12-11 2021-06-29 浙江大学 一种高线性度相位插值器
CN112994685A (zh) * 2019-12-12 2021-06-18 上海交通大学 数字相位转换器提高输出线性度的方法
CN112994685B (zh) * 2019-12-12 2022-08-16 上海交通大学 数字相位转换器提高输出线性度的方法
CN110995212A (zh) * 2019-12-19 2020-04-10 成都海光微电子技术有限公司 一种集成电路器件、相位插值器、接口电路及电子设备
CN110995212B (zh) * 2019-12-19 2021-08-24 成都海光微电子技术有限公司 一种集成电路器件、相位插值器、接口电路及电子设备
CN112350694A (zh) * 2020-10-30 2021-02-09 上海兆芯集成电路有限公司 相位插值器
CN116846369A (zh) * 2023-06-09 2023-10-03 高澈科技(上海)有限公司 相位插值器及电子设备

Also Published As

Publication number Publication date
CN109981086B (zh) 2023-04-28
EP3675359A3 (en) 2020-07-08
EP3675359A2 (en) 2020-07-01
US10848299B2 (en) 2020-11-24
US20200213077A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
CN109981086A (zh) 一种相位插值器
CN102598472B (zh) 发电系统及发电单元
CN106710531B (zh) 背光控制电路及电子装置
CN102468828B (zh) 一种波形发生器的脉冲边沿调控装置
CN106027037B (zh) 一种高线性度的数控相位插值器
CN102832814B (zh) 一种带有电压前馈的快速滞环控制方法
CN101197531A (zh) 容控数字频率调制电路
CN102624359A (zh) 一种用于振荡器的修调电路及其修调方法
CN102468651A (zh) 特定频率电流旁路的滤波器
CN102801381B (zh) 电压幅值与相角独立控制的可控变压器装置及其控制方法
CN209046276U (zh) 基于电流下垂特性的并联逆变器功率均分装置
CN104579245B (zh) Rc振荡器
CN107437938A (zh) 一种压控振荡器电路
CN102931983B (zh) 延迟元件及数字控制振荡器
CN103280997B (zh) 功率可调的整流电路
CN100480791C (zh) 液晶显示器升压电路
CN201528323U (zh) 一种基于扩频转换技术的emi改善电路
CN105932869B (zh) 一种具有高功率因数高功率密度的高压电源的控制方法
CN103312324B (zh) 短波段信号的生成方法及系统
CN204349799U (zh) 基于开关稳压型集成电路的开关电源
CN109245725A (zh) 一种时钟产生控制电路及控制系统
CN207301843U (zh) 一种低压差稳压器
CN206948277U (zh) 一种滤波电路
CN201039031Y (zh) 三相四线制逆变器电路
CN202770893U (zh) 一种基于dcp抽头数扩展电路的高分辨率步进调节分压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant