CN101197531A - 容控数字频率调制电路 - Google Patents

Abstract

容控数字频率调制电路，属于电子技术领域中的频率调制技术。本发明由电容充放电电路和可变电容电路两部份组成。在可变电容电路中，通过计数器的输出信号控制开关管的导通与关断，使充放电电容总的电容值发生改变，进而实现频率的抖动输出，将原高次谐波处的频谱将扩展到一个频带，使得频谱幅度降低，从而降低开关电源的电磁干扰。本发明相对于流控数字频率调制电路，可以更好地实现频率抖动功能，降低单片开关频率高次谐波处频谱的峰值，抑制电磁干扰，且大大减小芯片面积，有效地降低产品成本，可广泛应用在开关电源芯片领域。

Description

容控数字频率调制电路

技术领域

本发明属于电子技术领域，涉及开关电源技术和通讯领域的电磁干扰技术，特别涉及频率调制(抖动)技术。

背景技术

随着开关电源频率的不断提高，电磁干扰(EMI：ElectroMagnetic Interference)的问题越来越严重。如何降低开关电源的EMI是目前开关电源领域的热点研究问题。学者们提出了滤波、频率调制技术等方法来降低EMI。

用滤波方法来降低EMI，是通过EMI滤波器等方式实现的。EMI滤波器的电路结构如图1所示(其中，L端为电源正极，N端为电源负极，L’和N’接负载)，EMI滤波器实质上是LC网络。它是利用阻抗失配的原理，使电磁干扰信号得到衰减。然而，EMI滤波器必须符合开关电源的电磁兼容要求，也必须是双向滤波器，一方面要滤除从交、直流电源线上引入的外部电磁干扰，另一方面还能避免自身系统向外部发出电磁干扰噪声，以免影响同一电磁环境下其他电子设备的正常工作。由此，势必增加系统成本，并且导致系统体积增大。

频率调制技术分模拟频率调制和数字频率调制，就是通过调制开关频率的方法，把集中在开关频率及其谐波上的能量分散到它们周围的分立边频带上，由此降低各个频点上的电磁干扰幅值，达到低于电磁干扰标准规定的限值。

在单片开关电源工作时，开关管处在高频通、断状态。因此，主级回路里的电流将以脉冲电流的形式存在，而且因为电流较大，在脉冲电流高次谐波处电流的幅度也较大，它将通过电源线传导到电网中，对其他设备造成电磁干扰。并且由于高频变压器的初级线圈、开关管和输入滤波电容形成了一个高频电流环路，因此，会对空间形成电磁辐射。

目前数字频率调制主要为流控频率调制技术，电路如图2所示。通过计数器开关管进而控制I0～IN等微电流源，使开关频率发生微小的改变。当开关管M0～MN都打开时，输出频率达到最大值；当开关管M0～MN都关闭时，输出频率为最小值。这样该技术方案实质是通过微调充放电电容C的充电电流，使其充电电流在I_total＝I_main和 $I_{\mathrm{total}}=I_{\mathrm{main}}+\underset{i=0}{\overset{N}{\mathrm{\Σ}}}{Q}_i\·I_i$ 之间变化，最终实现开关频率振荡(抖动)输出，从而使在开关频率高次谐波处频谱展成一个频带，降低高次谐波次频谱的峰值。数字频率调制技术的具体实施电路如图3所示，该具体实施电路包括一个主充电电源Imain和4个微调电流源I0、I1、I2和I3，其计数器为4位计数器。由于微电流源的构成为CMOS等有源元器件，致使流控频率调制电路所占的芯片面积较大，导致所设计的系统成本增加。

发明内容

为了解决流控数字频率调制电路所占的芯片面积较大，导致所设计的系统成本增加的技术问题，本发明提出了一种新型的数字频率调制电路一容控数字频率调制电路，该电路通过整个电路中充放电电容的微调来调制整个电路产生的频率，从而实现频率调制降低单片开关频率高次谐波处频谱的峰值，抑制电磁干扰。本发明提出的容控数字频率调制电路与传统流控数字频率调制电路相比，可在同样实现频率调制功能的同时，大大减小芯片面积，从而降低系统成本。

本发明详细技术方案如下：

容控数字频率调制电路主要由电容充放电电路和可变电容电路两部份组成，如图4所示。

电容充放电电路由Imain电流源、PMOS差分输入对和INV反向器、电流沉、以及COM滞回比较器构成。Imain电流源输入端接外接电源VDD，其输出端接PMOS差分输入对的PMOS管MP11和PMOS管MP12的源极。PMOS管MP11的栅极接INV反向器的反相输出端，PMOS管MP12的栅极接INV反向器的正相输入端和COM滞回比较器的比较输出端。电流沉的NMOS管MN11和NMOS管MN12的栅极互连，其源极接地；NMOS管MN11的栅极和漏极互连并接PMOS管MP11的漏极；PMOS管MP12和NMOS管MN12的漏极互连并接COM滞回比较器的比较输入端。COM滞回比较器的比较输出端输出整个容控数字频率调制电路的振荡频率信号fc。

电容充放电电路各部分所起的作用是：

Imain电流源：由基准电流或者恒流源等产生的偏置电流，电流值为I_main，为可变电容电路的充电电容提供固定的直流工作点。

PMOS差分输入对和INV反向器：差分输入对由PMOS管MP11和MP12构成，通过INV反向器的输入信号V1和输出V2的一对高低电平来控制PMOS差分对的栅极输入端，控制MP11和MP12管开关，进而控制可变电容电路的主电容Cmain和微调电容C0～CN的充、放电的状态。

电流沉：由NMOS管MN11和NMOS管MN12构成，通过调整NMOS管MN11和NMOS管MN12的宽长比，从而控制对主电容Cmain和微调电容C0～CN电容群的充、放电电流的大小，用来确定电容充、放电的时间常数比值，以达到精确控制输出波形的占空比。

COM滞回比较器：通过滞回比较器内部基准源提供的电压V_max和V_min与主电容Cmain和微调电容C0～CN两端由充、放电引起的线性变化电压进行滞回相比较，使可变电容电路的主电容Cmain和微调电容C0～CN的两端的电压在V_maxV_min之间变化，如图4所示，从而控制输出信号对主电容Cmain和微调电容C0～CN进行充、放电的时间状态。

可变电容电路由主电容Cmain，NMOS开关管M0～MN和微调电容C0～CN以及N位COUNTER计数器构成。主电容Cmain两端分别接NMOS管MN12的漏极(也是PMOS管MP12的漏极或COM滞回比较器的比较输入端)和地。N位COUNTER计数器的输出端Qi(0≤i≤N)接NMOS开关管Mi(0≤i≤N)的栅极，其时钟信号输入端CLK接时钟控制信号CLKh；NMOS开关管Mi(0≤i≤N)的源极通过微调电容Ci(0≤i≤N)接地，其漏极接NMOS管MN12的漏极(也是PMOS管MP12的漏极或COM滞回比较器的比较输入端)。

可变电容电路各部分所起的作用是：

主电容Cmain：基本充电电容，其电容值确定整个电路输出频率所能达到的最大值。

微调电容C0～CN：由按权值递加或者满足EMI调制要求的电容C0～CN构成，用来微调充电电容的电容值大小，通过充电电容的电容值的变化来控制充、放电的频率，进而进行整个电路输出频率的调制，达到整个电路频率的振荡输出。

NMOS开关管M0～MN：作为开关作用，用于控制是否对其串联的微调电容C0～CN进行充、放电。

N位COUNTER计数器：根据时钟控制信号CLKh控制NMOS开关管M0～MN的开关，从而使充电电容的总电容值随着计数器的输出而发生改变。

上述技术方案中，所述可变电容电路中的N位COUNTER计数器的时钟信号输入端CLK输入的时钟控制信号CLKh可由整个容控数字频率调制电路输出的振荡频率信号fc提供，即所述COM滞回比较器的比较输出端接N位COUNTER计数器的时钟信号输入端CLK，如图5所示。

整个电路的工作过程及原理如下：

当整个电路输出高电平时，PMOS管MP12截止，PMOS管MP11、NMOS管MN11和NMOS管MN12导通，电容通过NMOS管MN12放电，充电电容两端电压降低。若充电电容两端电压降低到COM滞回比较器的内部基准源提供的电压Vmin时，整个电路输出低电平，此时PMOS管MP12导通，PMOS管MP11、NMOS管MN11和NMOS管MN12截止。Imain电流源通过PMOS管MP12给充电电容充电，充电电容两端电压上升，当充电电容两端电压达到COM滞回比较器的内部基准源提供的电压Vmax时，整个电路输出高电平，重复刚才的动作。

在此过程中，通过N位COUNTER计数器输出端Qi的输出信号控制NMOS开关管M0～MN的导通与关断，使充电电容总的电容值发生改变，进而使输出频率发生改变，最终使原高次谐波处的频谱将扩展到一个频带，因而频谱幅度降低。当开关管M0～MN全部截止时，整个电路充电电容的值为C_main，达到整个电路设计的振荡频率最大值；而当开关管M0～MN全部导通的时候，整个电路充电电容的值为C_main加上C0～CN的电容值之和，因此达到整个电路设计的振荡频率最小值。若开关管M0～MN交错导通，则整个电路输出频率在振荡频率最大值与振荡频率最小值之间发生变化，这样就实现了数字频率调制，即整个电路频率的振荡输出。

整个电路中，Cmain为基本充电电容，其电容值为C_main；而C0、C1、…、CN为按权值递加的微调电容，其电容值分别为C_i(0≤i≤N)；COUNTER计数器为N位计数器，充电电流为I_main，电路中充电总电容C_total为

$C_{\mathrm{total}}=C_{\mathrm{main}}+\underset{i=0}{\overset{N}{\mathrm{\Σ}}}{Q}_i\·C_i---\left(1\right)$

式中Qi为计数器输出端Qi的输出信号，取值为0或者1。

若计数器的时钟未经分频，直接为整个电路输出信号所产生的时钟，由图10可知，输出时钟的周期即为充电时间和放电时间之和。在一个时钟周期内，充电电流和放电电流是不变的，由电容的电流电压公式，可以得到：

$t_{\mathrm{up}}=\frac{(V_{\max }-V_{\min })}{I_{\mathrm{main}}}\·C_{\mathrm{total}}=\frac{(V_{\max }-V_{\min })\·(\underset{i=0}{\overset{N}{\mathrm{\Σ}}}{Q}_i\·C_i)}{I_{\mathrm{main}}}---\left(2\right)$

$t_{\mathrm{down}}=\frac{(V_{\max }-V_{\min })}{I_{\mathrm{main}}}\·C_{\mathrm{total}}\·K=\frac{(V_{\max }-V_{\min })\·(\underset{i=0}{\overset{N}{\mathrm{\Σ}}}{Q}_i\·C_i)\·K}{I_{\mathrm{main}}}---\left(3\right)$

式中V_max为充电时充电电容两端电压的最大值，V_min为放电时充电电容两端电压的最小值，K是充电电流和放电电流的比例。故时钟的周期为：t＝t_up+t_down。得到整个电路的输出频率为

$f=\frac{1}{t}=\frac{I_{\mathrm{main}}}{(V_{\max }-V_{\min })\·(C_{\mathrm{main}}+\underset{i=0}{\overset{N}{\mathrm{\Σ}}}{Q}_i\·C_i)\·(1+K)}---\left(4\right)$

通过式(2)、(3)和(4)，得到整个电路的输出振荡频率最大值与输出振荡频率最小值：

$f_{\max }=\frac{I_{\mathrm{main}}}{(V_{\max }-V_{\min })\·C_{\mathrm{main}}\·(1+K)}---\left(5\right)$

$f_{\min }=\frac{I_{\mathrm{main}}}{(V_{\max }-V_{\min })\·(C_{\mathrm{main}}+\underset{i=0}{\overset{N}{\mathrm{\Σ}}}{C}_i)\·(1+K)}---\left(6\right)$

以调制位数为4位(N位COUNTER计数器的N值取4，且：对流控数字频率调制电路而言，微电流源为4个，如图3所示；对本发明的容控数字频率调制电路而言，微调电容为4个，如图8所示)为例，若采用某标准代工线的5μm工艺，设定流控数字频率调制电路中的微电流源I₀、I₁、I₂、I₃器件的宽长比分别为：5/900、5/450、5/225、5/112.5，而本发明的容控频率调制电路中总充电(调制)电容 $C=\underset{i=0}{\overset{N}{\mathrm{\Σ}}}{C}_i$ 为0.075pF，得到流控数字频率调制电路和本发明的容控数字频率调制电路所产生的频谱与未经过频率调制电路的频谱仿真结果如图12所示。从图12中可见，经过频率调制后，频谱幅度的峰值都有相当程度的降低，两种频率调制电路频谱的包络及对高次谐波的抑制基本一致。而本发明的容控数字频率调制电路在大部分频率点的幅度值小于流控数字频率调制电路。这说明，本发明的容控数字频率调制电路在频率调制性能方面较流控数字频率调制电路有一定的改善。另一方面，流控数字频率调制电路所占用的面积约为8440μm²。容控频率调制电路中微电容的容值为0.075pF，采用栅电容，栅的厚度为50nm，则0.075pF所占的面积约为：110μm²，开关管NMOS的宽长比为30/5，所以此时支路中的开关管的面积占了大部分的比例，得到容控频率调制电路的面积约为710μm²。可见采用容控数字频率调制电路比流控数字频率调制电路省下芯片面积7700μm²，只占流控电路面积的10％不到，大大节约芯片面积。

由于容控数字频率调制电路所占的面积较小，因此它可以通过增加计数器的位数来提高频率调制系数β_F，并且可以不增加总的充电电容值，只是将原电容重新进行分配，这样既可以不改变电路的最大频偏，又可以降低开关频率高次谐波处的峰值的幅度，而且输出端的滤波电路也不用调整。而流控数字频率调制电路如果也保持电流的总和不变而增加计数器的位数，就要增加电路的面积，增大芯片成本。同时，容控数字频率调制电路的静态功耗比流控数字频率调制电路要小，后者在工作的时候存在直流通路，电流源要消耗能量，而前者则没有这个缺点。

附图说明

图1是采用LC网络的EMI滤波器的电路原理图。

图2是现有流控数字频率调制技术的电路原理图。

图3是现有流控数字频率调制技术的一种具体实施方式的电路原理图。

图4是本发明的容控数字频率调制电路原理图之一。

图5是本发明的容控数字频率调制电路原理图之二。

图6是本发明的容控数字频率调制电路原理图之三。

图7是本发明的容控数字频率调制电路原理图之四。

图8是本发明的容控数字频率调制电路的一种具体实施方式的电路原理图。

图9是本发明的容控数字频率调制电路在C_total＝C_main条件下充电电容充、放电压与振荡输出时钟的波形示意图。

图10是本发明的容控数字频率调制电路在 $C_{\mathrm{total}}=C_{\mathrm{main}}+\underset{i=0}{\overset{N}{\mathrm{\Σ}}}{Q}_i\·C_i$ 条件下充电电容充、放电压与振荡输出时钟的波形示意图。

图11是本发明的容控数字频率调制电路在 $C_{\mathrm{total}}=C_{\mathrm{main}}+\underset{i=0}{\overset{N}{\mathrm{\Σ}}}{C}_i$ 条件下充电电容充、放电压与振荡输出时钟的波形示意图。

图12是本发明图8所示的容控数字频率调制电路具体实施方式和图3所示的流控数字频率调制电路具体实施方式以及没有数字频率调制电路的频谱图。

具体实施方式

具体实施方式一

容控数字频率调制电路，如图6所示，包括一个电容充放电电路，所述电容充放电电路由Imain电流源、PMOS差分输入对和INV反向器、电流沉、以及COM滞回比较器构成。Imain电流源输入端接外接电源VDD，其输出端接PMOS差分输入对的PMOS管MP11和PMOS管MP12的源极。PMOS管MP11的栅极接INV反向器的反相输出端，PMOS管MP12的栅极接INV反向器的正相输入端和COM滞回比较器的比较输出端。电流沉的NMOS管MN11和NMOS管MN12的栅极互连，其源极接地。NMOS管MN11的栅极和漏极互连并接PMOS管MP11的漏极。PMOS管MP12和NMOS管MN12的漏极互连并接COM滞回比较器的比较输入端。它还包括一个可变电容电路，所述可变电容电路由主电容Cmain，NMOS开关管M0～MN和微调电容C0～CN以及N位COUNTER计数器构成。N位COUNTER计数器的输出端Qi(0≤i≤N)接NMOS开关管Mi(0≤i≤N)的栅极，其时钟信号输入端CLK接时钟控制信号CLKh。NMOS开关管Mi(0≤i≤N)的源极通过微调电容Ci(0≤i≤N)接地，其漏极通过主电容Cmain接NMOS管MN12的漏极，即PMOS管MP12的漏极或COM滞回比较器的比较输入端。COM滞回比较器的比较输出端输出整个容控数字频率调制电路的振荡频率信号fc。

具体实施方式二

具体实施方式一所述方案中，所述可变电容电路中的N位COUNTER计数器的时钟信号输入端CLK输入的时钟控制信号CLKh可由整个容控数字频率调制电路输出的振荡频率信号fc提供，即所述COM滞回比较器的比较输出端接N位COUNTER计数器的时钟信号输入端CLK，如图7所示。

具体实施方式三

如图8所示，在图5所示的技术方案上，限定可变电容电路中的N位COUNTER计数器的计数位N取值为4，微调电容Ci(0≤i≤N)个数为4，即共有C0、C1、C2和C3四个微调电容，且NMOS开关管Mi(0≤i≤N)个数为4，即共有M0、M1、M2和M3四个NMOS开关管。

类似的，也可在图4、图6和图7所示的技术方案上，限定可变电容电路中的N位COUNTER计数器的计数位N取值为4，微调电容Ci(0≤i≤N)个数为4，即共有C0、C1、C2和C3四个微调电容，且NMOS开关管Mi(0≤i≤N)个数为4，即共有M0、M1、M2和M3四个NMOS开关管，从而设计出不同的实施方式。

以上各种具体实施方式均可以实现本发明所述功能并达到相似效果，只是具体频率调制的范围有所不同，在此不再详细描述。

应当加以说明的是，所述电容充放电电路的Imain电流源可以是基准电流源，可以恒流源，也可以是基准电流源或恒流源所产生的偏置电流源，甚至还可以是基准电流源或恒流源所产生的镜像电流源。另外，可变电容电路中，NMOS开关管Mi(0≤i≤N)和微调电容Ci(0≤i≤N)的位置可以互换。整个容控数字频率调制电路可以由分离元器件搭接，也可单片集成，并且可以与具有电源管理等功能的BCD工艺集成。

Claims (9)

1.容控数字频率调制电路，包括一个电容充放电电路，所述电容充放电电路由Imain电流源、PMOS差分输入对和INV反向器、电流沉、以及COM滞回比较器构成；Imain电流源输入端接外接电源VDD，其输出端接PMOS差分输入对的PMOS管MP11和PMOS管MP12的源极；PMOS管MP11的栅极接INV反向器的反相输出端，PMOS管MP12的栅极接INV反向器的正相输入端和COM滞回比较器的比较输出端；电流沉的NMOS管MN11和NMOS管MN12的栅极互连，其源极接地；NMOS管MN11的栅极和漏极互连并接PMOS管MP11的漏极；PMOS管MP12和NMOS管MN12的漏极互连并接COM滞回比较器的比较输入端；

其特征在于，它还包括一个可变电容电路，所述可变电容电路由主电容Cmain，NMOS开关管M0～MN和微调电容C0～CN以及N位COUNTER计数器构成；主电容Cmain一端接NMOS管MN12的漏极，即PMOS管MP12的漏极或COM滞回比较器的比较输入端，另一端接地；N位COUNTER计数器的输出端Qi(0≤i≤N)接NMOS开关管Mi(0≤i≤N)的栅极，其时钟信号输入端CLK接时钟控制信号CLKh；NMOS开关管Mi(0≤i≤N)的源极通过微调电容Ci(0≤i≤N)接地，其漏极接NMOS管MN12的漏极，即PMOS管MP12的漏极或COM滞回比较器的比较输入端；

COM滞回比较器的比较输出端输出整个容控数字频率调制电路的振荡频率信号fc。

2.根据权利要求1所述的容控数字频率调制电路，其特征在于，所述可变电容电路中的N位COUNTER计数器的时钟信号输入端CLK输入的时钟控制信号CLKh由整个容控数字频率调制电路输出的振荡频率信号fc提供，即所述COM滞回比较器的比较输出端接N位COUNTER计数器的时钟信号输入端CLK。

3.容控数字频率调制电路，包括一个电容充放电电路，所述电容充放电电路由Imain电流源、PMOS差分输入对和INV反向器、电流沉、以及COM滞回比较器构成；Imain电流源输入端接外接电源VDD，其输出端接PMOS差分输入对的PMOS管MP11和PMOS管MP12的源极；PMOS管MP11的栅极接INV反向器的反相输出端，PMOS管MP12的栅极接INV反向器的正相输入端和COM滞回比较器的比较输出端；电流沉的NMOS管MN11和NMOS管MN12的栅极互连，其源极接地；NMOS管MN11的栅极和漏极互连并接PMOS管MP11的漏极；PMOS管MP12和NMOS管MN12的漏极互连并接COM滞回比较器的比较输入端；

其特征在于，它还包括一个可变电容电路，所述可变电容电路由主电容Cmain，NMOS开关管M0～MN和微调电容C0～CN以及N位COUNTER计数器构成；N位COUNTER计数器的输出端Qi(0≤i≤N)接NMOS开关管Mi(0≤i≤N)的栅极，其时钟信号输入端CLK接时钟控制信号CLKh；NMOS开关管Mi(0≤i≤N)的源极通过微调电容Ci(0≤i≤N)接地，其漏极通过主电容Cmain接NMOS管MN12的漏极，即PMOS管MP12的漏极或COM滞回比较器的比较输入端；

COM滞回比较器的比较输出端输出整个容控数字频率调制电路的振荡频率信号fc。

4.根据权利要求3所述的容控数字频率调制电路，其特征在于，所述可变电容电路中的N位COUNTER计数器的时钟信号输入端CLK输入的时钟控制信号CLKh由整个容控数字频率调制电路输出的振荡频率信号fc提供，即所述COM滞回比较器的比较输出端接N位COUNTER计数器的时钟信号输入端CLK。

5.根据权利要求1-4所述的任一容控数字频率调制电路，其特征在于，所述可变电容电路中的N位COUNTER计数器的计数位N取值为4，微调电容Ci(0≤i≤N)的个数为4，即共有C0、C1、C2和C3四个微调电容，且NMOS开关管Mi(0≤i≤N)个数为4，即共有M0、M1、M2和M3四个NMOS开关管。

6.根据权利要求1-5所述的任一容控数字频率调制电路，其特征在于，所述微调电容Ci(0≤i≤N)的电容值相等。

7.根据权利要求1-5所述的任一容控数字频率调制电路，其特征在于，所述微调电容Ci(0≤i≤N)的电容值按照一定的权值递增。

8.根据权利要求1-7所述的任一容控数字频率调制电路，其特征在于，所述电容充放电电路的Imain电流源是基准电流源、恒流源、基准电流源或恒流源所产生的偏置电流源、基准电流源或恒流源所产生的镜像电流源。

9.根据权利要求1-8所述的任一容控数字频率调制电路，其特征在于，所述可变电容电路中的NMOS开关管Mi(0≤i≤N)用具有任何开关作用的元器件或者电路代替。

Images