CN109979920A - 使用支撑部的具有无源组件的面朝上扇出电子封装 - Google Patents

使用支撑部的具有无源组件的面朝上扇出电子封装 Download PDF

Info

Publication number
CN109979920A
CN109979920A CN201811433072.XA CN201811433072A CN109979920A CN 109979920 A CN109979920 A CN 109979920A CN 201811433072 A CN201811433072 A CN 201811433072A CN 109979920 A CN109979920 A CN 109979920A
Authority
CN
China
Prior art keywords
mold
support portion
braced frame
tube core
electronic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811433072.XA
Other languages
English (en)
Inventor
L.凯泽
T.奥尔特
T.瓦格纳
B.魏德哈斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN109979920A publication Critical patent/CN109979920A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供了使用支撑部的具有无源组件的面朝上扇出电子封装。面朝上扇出电子封装包括定位在支撑部上的至少一个无源组件。电子封装可以包括管芯。管芯可以包括多个导电柱，所述多个导电柱具有通信地耦合到管芯的第一侧的近端和与近端相反的远端。模具可以至少部分地包围管芯。模具可以包括与导电柱的远端共面的第一表面和与第一表面相反的第二表面。在示例中，无源组件可以包括本体和引线。无源组件可以定位在模具内。引线可以与第一表面共面，并且本体可以定位在离第二表面一距离处。支撑部可以定位在本体和第二表面之间。

Description

使用支撑部的具有无源组件的面朝上扇出电子封装
技术领域
本文档一般地但非作为限制涉及电子封装，诸如面朝上扇出电子封装。
背景技术
扇出半导体封装（例如，扇出晶圆级封装）可以使用晶圆处理技术来构造电子封装的互连特征。因此，与诸如导线结合或倒装芯片封装之类的其他封装配置相比，可以提供具有减小的长度和增大的密度的互连。可以利用至少两种扇出封装的配置。那些配置包括面朝下和面朝上扇出封装。通过使管芯的导电柱或导电结合焊盘面朝载体地将管芯（或其他半导体器件）放置到载体上来构造面朝下封装。然后可以利用诸如无源组件之类的其它组件来填充载体，还使引线（例如，导电引线）放置到载体上。然后模制载体、管芯和其他组件，并且移除载体。因此，使导电柱和组件引线暴露以供与再分布层组装。因为通常利用粘合剂来将管芯和其他组件附接到载体，所以导电柱和组件引线可以从模具伸出。在一些实例中，增大导电柱和组件引线的节距来适应与面朝下过程相关的位置公差。
可以通过使导电柱背朝载体地放置管芯来构造面朝上配置。在施加模具之后，可以通过切割或研磨或打磨操作来使导电柱暴露以供进一步互连。这可以减轻面朝下配置中由导电柱和组件引线相对于模具表面的形貌所造成的技术挑战。然而，如果面朝上封装内期望有其他组件，那么其他挑战可能发生。例如，当其他组件被面朝上放置（例如，其中引线背朝载体）时，组件的引线和导电柱可能未对准。因此，当执行切割或打磨操作时，导电柱和组件引线中的一些可能未通过模具暴露。该缺乏对准提供将管芯以及其他组件两者电气耦合到再分布层方面的挑战。因此，将诸如无源组件之类的其他组件并入到面朝上扇出电子封装中的封装配置将是合期望的。
附图说明
在不一定按比例绘制的附图中，相同的数字可以描述不同视图中的相似组件。具有不同字母后缀的相同数字可以表示相似组件的不同实例。附图作为举例而非作为限制一般地图示了本文档中讨论的各种实施例。
图1图示了根据实施例的包括用于无源组件的支撑部的电子封装的示例。
图2描绘了根据实施例的包括用于无源组件的支撑框架的电子封装的示例。
图3图示了根据实施例的包括用于无源组件的支撑框架的电子封装的另一示例。
图4描绘了根据实施例的电子封装的示例，所述电子封装包括用于具有通孔的无源组件的支撑部。
图5A-5F图示了根据实施例的用于制造电子封装的过程，所述电子封装包括用于无源组件的支撑部。
图6图示了根据本发明的一些实施例的系统级图。
具体实施方式
本申请涉及用于面朝上扇出电子封装的器件和技术，所述面朝上扇出电子封装诸如包括用于保持无源组件的支撑部的面朝上扇出电子封装。以下详细描述和示例是对本文公开的主题的说明；然而，所公开的主题不限于以下描述和提供的示例。一些实施例的部分和特征可以被包括在其他实施例的部分和特征中，或代替其他实施例的部分和特征。权利要求中阐述的实施例涵盖那些权利要求的所有可获得的等同物。
除了其他事物外，本发明人还已经认识到了技术挑战可以包括将一个或多个无源组件电气耦合到面朝上扇出电子封装的再分布层。本主题可以提供对该问题的解决方案。在示例中，可以在面朝上扇出电子封装中包括支撑部以保持一个或多个无源组件。支撑部可以将无源组件的引线定位为与电子封装的平坦安装表面共面。因此，一个或多个无源组件和管芯可以电气耦合到沿着平坦安装表面定位的再分布层。平坦安装表面（包括共面的引线和管芯的导电柱）的平面度可以在引线、导电柱和其组合之间提供较小的节距。在另外的示例中，与平坦安装表面共面的穿模通孔可以在平坦安装表面和无源组件的一个或多个引线之间提供电气连接。因此，无源组件可以集成到面朝上扇出电子封装中，并且可以减小电子封装的占用空间或者可以缩短电气连接（例如，以增大电气性能）或其组合。
图1图示了包括用于一个或多个无源组件的至少一个支撑部的电子封装100的示例。例如，在图1的示例中，电子封装100可以是面朝上扇出电子封装。电子封装100可以包括至少一个管芯、模具、无源组件和支撑部。如在图1的示例中示出的，电子封装100包括具有第一侧104和第二侧106的管芯102。多个导电柱（例如，导电柱108）可以耦合到管芯102。例如，每个导电柱108可以包括近端110和远端112。近端110可以通信地耦合到管芯102的第一侧104（例如，管芯102内的半导体器件）。诸如模具114之类的模具可以至少部分地包围管芯102。模具114可以包括与导电柱108的远端112共面的第一表面116和与第一表面116相反的第二表面118。诸如无源组件124A或124B之类的无源组件可以定位在模具114内。无源组件可以包括本体（例如，本体126A或126B）和至少一个引线（例如，引线128A或128B）。引线可以与第一表面116共面。在本体具有小于模具厚度的尺寸的情况下，本体可以定位在离第二表面118一距离处。为了保持无源组件，支撑部可以定位在本体和第二表面118之间。至少一个布线层122可以电气耦合到导电柱108的一个或多个远端112。
管芯102可以包括处理器（例如，图形处理单元（GPU）或中央处理单元（CPU））、存储器封装（例如，随机存取存储器（RAM）、闪速存储器、只读存储器（ROM））或其他逻辑或存储器封装。如先前描述的，管芯102可以包括第一侧104（例如，有源侧）和与第一侧104相反的第二侧106（第二管芯侧）。多个导电柱108可以附接到管芯102的第一侧104。例如，多个导电柱108可以沿着第一侧104电气耦合到相应接触部，用于将管芯102通信地耦合到电子器件。导电柱108可以是诸如铜之类的导电材料，并且可以沉积在管芯102的接触部上。在示例中，导电柱108可以覆镀到管芯102的第一表面104上。例如，导电柱108可以通过包括但不限于电镀、无电镀、溅射、气相沉积或通过其他覆镀工艺的沉积之类的工艺来构造。一个或多个导电柱108可以包括近端110和远端112。近端110可以附接到第一侧104并且远端112可以定位在近端110的相反端处。
模具114可以部分地包围管芯102来保护管芯102和多个导电柱108并为管芯102和多个导电柱108提供结构支撑。在一些示例中，模具114可以由包括但不限于环氧树脂、聚合物或其他模制化合物的材料来构造。模具114并且可以通过包括但不限于压缩模制、注射模制、模版印刷、灌封等工艺来构造。在图1的示例中，模具114可以在五侧上包围管芯102，其中使管芯102的第二侧106通过模具114暴露（例如，未被模具覆盖）。换言之，模具114可以具有第一表面116和第二表面118。第一表面116可以与一个或多个导电柱108的远端112共面。管芯102的第二侧106可以沿着模具114的第二表面118定位。如本文使用的，术语共面指代基本上平行的表面（例如，在1微米或更小内是平行的）。当提及沿着表面的位置时，平行关系也以比共面特征更宽的公差范围存在。例如，特征可以在20微米内是平行的。
在示例中，在导电柱108附接到管芯102之后，可以将模具114施加于管芯102。模具114的第一表面116和导电柱108的远端112可以被切割、磨碎、研磨、抛光或其任何组合以提供平坦安装表面120。例如，平坦安装表面120包括模具114的第一表面116，该第一表面116与导电柱108的远端112共面。因此，平坦安装表面120可以具有小于两微米的平面度（例如，对应于导电柱108的远端112和模具114的第一表面116的共面性）。因此，模具114可以定位在多个导电柱108之间。例如，模具114可以定位在多个导电柱108的远端112和近端110之间。
随着导电柱108的节距P减少，导电柱108的远端112的位置内的变化、第一表面116的平面度（例如，平坦度）内的变化、或者导电柱108的远端112沿着第一表面116的位置中的变化可能导致导电柱108到布线层122的电气耦合方面的缺陷。至少一个导电柱108的远端112和模具114的第一表面116之间的共面关系可以提供用于将模制的管芯（定位在模具114内的管芯102）耦合到一个或多个布线层122的平坦安装表面120。因此，可以减小与电气耦合相关的缺陷并且可以减少导电柱108的节距P。
电子封装100可以包括定位在模具114内的一个无源组件或多个无源组件。在图1的示例中，电子封装100包括两个无源组件，诸如第一无源组件124A和第二无源组件124B。无源组件可以包括但不限于电阻器、电容器、电感器或其他类型的无源组件。每个无源组件可以包括本体和至少一个引线。例如，第一无源组件124A包括第一本体126A和第一引线128A，并且第二无源组件124B包括第二本体126B和第二引线128B。在图1的示例中，每个无源组件可以包括两个引线。无源组件可以定位在模具114内，因此一个或多个引线（例如，128A或128B）可以与第一表面116共面。
在示例中，一个或多个无源组件可以定位在离模具114的第二表面118一距离处。例如，在图1的示例中，第一无源组件124A的第一本体126A（例如，无源组件与一个或多个引线相反的侧）可以定位在离模具114的第二表面118一距离D1处。第二无源组件124B的第二本体126B可以定位在离第二表面118一距离D2处。第二本体126B可以具有比第一本体126A的尺寸H1更小的尺寸H2。在其他示例中，第二管芯或多个附加管芯可以定位在模具114内。附加管芯的对应导电柱或引线可以与模具的第一表面116共面。
电子封装100可以包括一个支撑部或多个支撑部。在图1的示例中，电子封装100包括两个支撑部，诸如第一支撑部130A和第二支撑部130B。一个或多个支撑部可以将无源组件（例如，无源组件124A或124B）保持在模具114内离第二表面118一距离（例如，距离D1或D2）处。因此，一个或多个引线（例如，引线128A或128B）可以与模具114的第一表面116共面。诸如支撑部130A或130B的支撑部可以定位在第二表面118和诸如分别为无源组件124A或124B的无源组件之间。例如，在图1的示例中，第一支撑部130A可以定位在第二表面118和第一无源组件124A之间，并且第二支撑部130B可以定位在第二表面118和第二无源组件124B之间。支撑部的第一端可以耦合到无源组件，并且支撑部的第二端可以沿着第二表面118定位或与第二表面118共面地定位。例如，第一支撑部130A的第一端132A可以耦合到第一无源组件124A，并且第一支撑部130A的第二端134A可以沿着第二表面118定位或与第二表面118共面地定位。第二支撑部130B的第一端132B可以耦合到第二无源组件124B，并且第二支撑部130B的第二端134B可以沿着第二表面118定位或与第二表面118共面地定位。例如，可以使一个或多个支撑部通过第二表面118暴露。换言之，在一些示例中，相应支撑部的第二端（例如，134A或134B）中的一个或多个未被模具114覆盖。
在各种示例中，支撑部可以包括不同的长度。例如，至少一个支撑部可以具有与一个或多个其他支撑部不同的高度。在图1的示例中，其中第二无源组件124B的本体126B具有比第一无源组件124A的本体126A的尺寸H1更小的尺寸H2。第一支撑部130A可以包括高度L1以支撑第一无源组件124A，并且第二支撑部130B可以包括更长的高度L2以支撑第二无源组件124B。
一个或多个支撑部（例如，支撑部130A或130B）可以由包括但不限于诸如铜、钢、铝之类的金属，聚合物或其他材料之类的材料来构造。可以选择支撑部的材料以在电子封装100的构造或使用期间减小热膨胀对无源组件的位置的影响。换言之，可以选择支撑部的材料以增大无源组件关于模具114的第一表面116和导电柱108的远端112的位置的尺寸稳定性。在示例中，支撑部的材料还可以帮助在模制过程期间维持管芯102的尺寸稳定性并且抑制管芯102移动。因此，支撑部130A、130B可以将一个或多个无源组件的位置保持在关于第二表面118一距离（诸如距离D1或D2）处，因此相应无源组件124A、124B的引线128A、128B与第一表面116（例如，平坦安装表面120）共面。
粘合剂可以定位在支撑部和无源组件之间。例如，在模具的施加期间或之后，粘合剂可以将无源组件保持在支撑部上。如图1的示例中示出的，粘合剂136A可以耦合在支撑部130A和无源组件124A之间。粘合剂136B可以耦合在支撑部130B和无源组件124B之间。粘合剂（例如，粘合剂136A或136B）可以包括但不限于设置在无源组件和支撑部之间的膜、液体涂层或其他形式的粘合剂。在另外的示例中，支撑部可以包括焊料涂层以将无源组件保持在支撑部上。在示例中，粘合剂可以是施加于支撑部的第一端并结合到无源组件的压敏膜。在一些示例中，粘合剂可以将无源组件从支撑部电气隔离。
至少一个布线层122可以电气耦合到导电柱108的一个或多个远端112。布线层可以包括但不限于诸如一个或多个铜迹线的一个或多个导电路径。如图1的示例中示出的，无源组件（例如，124A或124B）的引线（例如，引线128A或128B）也可以电气耦合到一个或多个布线层。布线层122可以包括多个接触部138，以将管芯102或无源组件124A、124B中的至少一个通信地耦合到电子器件。例如，多个焊球140或受控塌陷芯片连接（也称为C4互连或倒装芯片互连）可以电气耦合到布线层122。
在一些示例中，可以将介电层142设置在第二表面118和布线层122之间。例如，可以在包括布线层122的再分布层、基板、印刷电路板（PCB）、内建非凹凸层（BBUL）柔性电路等中包括布线层122和介电层142。例如，电子封装可以包括包含布线层和介电层的再分布层、基板、印刷电路板（PCB）、内建非凹凸层（BBUL）柔性电路等。为了与电子器件兼容，电气接触部138可以具有与导电柱108或无源组件（例如，124A或124B）的引线（例如，128A或128B）不同的大小、图案或位置。因此，布线层122可以提供接口以将电子封装100电气耦合到电子器件。
在各种示例中，电子封装100可以是扇出封装。在图1的示例中，电子封装100是面朝上扇出封装。在一些实例中，可以增大导电柱或引线之间的节距P以适应第二表面118和导电柱108的远端112间的平面度的变化。本公开的平坦安装表面120（例如，共面的第二表面118、导电柱108的远端112和引线128A、128B）可以提供第二表面118和多个导电柱或引线的平面度（例如，平行度）的减小的变化。减小平面度的变化可以减轻与放置位置、导电柱或引线之间的电气短路、不充分的电气连接或其他连接或焊接问题相关的缺陷。因此，可以减少导电柱、引线或其各种组合之间的节距P。减少节距可以提供更小的整体封装大小。
图2描绘了包括用于一个或多个无源组件124A、124B的支撑框架244的另一电子封装200的示例。模具214可以至少部分地包围管芯102，并且多个导电柱108的远端112可以与模具214的第一表面216共面地定位。管芯102的第二侧106可以沿着支撑框架244的表面定位。支撑部可以具有第一表面246和第二表面248。在一些示例中，第一表面246或第二表面248可以是平面的。支撑框架244的第一表面246可以沿着第二表面218定位，并且支撑框架244的第二表面248可以与管芯102的第二侧106平行地定位。在一些示例中，支撑框架244可以沿着第二表面218的整体或者沿着第二表面218的部分定位。支撑框架244可以包括各种形状和配置。例如，支撑框架244可以包括但不限于实心面板、具有一个或多个孔的面板、或者一个或多个材料带。
支撑框架244可以包括诸如支撑部230A或支撑部230B之类的一个或多个支撑部。支撑部230A、230B可以包括如本文示出和描述的支撑部130A或130B的方面。例如，支撑部230A、230B可以耦合到与第二表面248相反的第一表面246。在一些示例中，支撑框架244可以将一个或多个支撑部230A、230B保持在固定关系中。在示例中，一个或多个支撑部可以诸如横向或垂直于第一表面246地从第一表面246延伸。
管芯102可以耦合到支撑框架244。例如，粘合剂或管芯附接膜可以将管芯的第二侧106耦合到支撑框架244。温度的改变或模具的固化可以导致管芯102、支撑部（230A、230B）或无源组件（124A、124B）的相对位置的移位。例如，热膨胀系数（CTE）的差异可以导致管芯、支撑部或无源组件的相对位置的移位。在示例中，可以选择支撑框架244的材料以减小管芯、支撑部或无源组件间的移位。支撑框架244或支撑部的材料可以包括但不限于铜、不锈钢、铝等。因此，支撑框架244可以将管芯、支撑部或无源组件保持就位以减小相对位置的移位量。
在图2的示例中，支撑框架244可以包括管芯保持部250。管芯保持部250可以将管芯102锚固在电子封装200内，以减小管芯、支撑部和一个或多个无源组件间的相对位置移位。在各种示例中，管芯保持部250可以包括但不限于孔、一个或多个肋条、角撑板、插销等。管芯102在支撑框架244上的位置可以受管芯保持部250的约束。例如，管芯102关于支撑框架244的位置可以被约束在公差范围内。因此，可以减小管芯102关于支撑框架244、支撑部和无源组件的位置移位量（例如，对应于温度改变或者模具固化）。换言之，管芯保持部250可以增大管芯102关于支撑部或无源组件的位置稳定性。减小位置移位量可以提供与放置位置、导电柱（例如，导电柱108）之间的电气短路、引线之间的电气短路、不充分的电气连接、或者与连接或焊接相关的其他缺陷相关的缺陷的减少。在一些示例中，导电柱、引线或其各种组合间的节距（例如，节距P）可以对应于位置移位的减小而减少。因为管芯或对应的无源组件可以在大小方面收缩或以更小的封装设计更紧密地布置在一起，所以减少节距可以提供更小的整体封装大小。
图3图示了包括支撑框架344的另一示例的电子封装300的示例。支撑框架344可以包括来自图2的示例的支撑框架244的特征。在图3的示例中，已经移除了支撑框架344的部分。例如，如示出的，已经移除了支撑框架344先前耦合到支撑部130A、130B的部分，例如以将支撑框架344从支撑部130A、130B或无源组件124A、124B电气隔离或热隔离。在其他示例中，如图2的示例中示出的，支撑框架344可以包括支撑部130A、130B。在一些示例中，支撑框架344可以电气耦合或热耦合到支撑部、无源组件或其组合。支撑框架344可以沿着管芯102的第二表面106定位。例如，支撑框架344可以附接、电气耦合或热耦合到第二侧106。在示例中，支撑框架344可以热耦合到第二侧106，用于从管芯102散热。换言之，支撑框架344可以是被配置为从管芯102转移热量的散热器。例如，支撑框架344可以由诸如铜或铝之类的导热材料构造。在另外的示例中，支撑框架344可以包括充分的热质量或可以包括被配置为增大通过支撑框架344从管芯102的热量转移的鳍状物或其他几何结构。
在一些示例中，支撑框架344可以电气耦合到电路以路由电信号。例如，支撑框架可以是导电的并被配置为传送管芯102、布线层122、或者一个或多个无源组件（例如，124A、124B）的电信号。在示例中，管芯102可以包括电气耦合到支撑框架344的一个或多个硅穿通孔。在示例中，支撑框架344可以电气耦合到一个或多个布线层122。在另外的示例中，支撑框架344可以是用于电子封装300的一个或多个电路的接地平面。在其他示例中，一个或多个无源组件可以通过支撑框架344通信地耦合到管芯102。例如，支撑部（例如，支撑部130A、130B）可以电气耦合到引线（例如，引线128A、128B），并且管芯102可以通过支撑框架344电气耦合到支撑部。
图4描绘了电子封装400的另一示例的横截面。电子封装400包括在模具414内的具有引线的至少一个无源组件。在图4的示例中，电子封装400包括第一无源组件424A和第二无源组件424B。无源组件的引线可以以间隔S从第一表面416偏移。在一些实例中，从无源组件的引线移除材料来形成平坦安装表面（诸如图1的示例中示出的平坦安装表面120）可能引起引线失去结构完整性或者可能引起引线完全移除。在其他示例中，移除材料可能引起无源组件的本体的部分移除。在模具414内以距离S偏移引线可以减轻从无源组件移除材料的可能性。穿模通孔452A、452B可以定位在无源组件424A、424B的至少一个引线和第一表面416之间，以将无源组件电气耦合到一个或多个布线层，并对应地电气耦合到电子器件。因此，穿模通孔（例如，穿模通孔452A、452B）可以包括与第一表面416共面的第一端454A、454B和电气耦合到相应引线428A、428B的第二端456A、456B。因此，电子封装400可以包括平坦安装表面420，用于将管芯402和一个或多个无源组件424A、424B电气耦合到一个或多个布线层422。
在穿模通孔452A、452B提供平坦安装表面420与相应的无源组件的一个或多个引线之间的电气连接的情况下，无源组件可以定位在模具内的各种位置处。因此，无源组件不限于其中无源组件的引线与第一表面416共面的位置。例如，如图4的示例中示出的，无源组件424A或无源组件424B可以分别定位在支撑部430A或支撑部430B上。支撑部的高度可以被配置为将引线定位在模具内。因此，无源组件可以定位在离第二表面418一距离处。在其他示例中，本领域技术人员将认识到无源组件可以直接沿着第二表面418定位。在该示例中，无源组件归因于构造电子封装的过程而可以通过第二表面418暴露。
图5A-5F图示了用于制造包括用于无源组件的支撑部的电子封装500的过程，所述电子封装500诸如先前在本文示例中描述并在图1-4中举例示出的电子封装100、200、300和400。在描述该过程中，参考本文先前描述的一个或多个组件、特征、功能和过程。在方便的情况下，利用参考数字来参考组件、特征、过程等。所提供的参考数字是示例性的并且是非排他性的。例如，过程中描述的特征、组件、功能、过程等包括但不限于本文提供的对应编号的要素。还考虑本文描述的其他对应特征（编号的和未编号的两者）以及它们的等同物。
如图5A中描绘的，支撑框架544可以附接到载体558。例如，支撑框架544可以利用粘合剂560来附接到载体558，所述粘合剂560诸如压敏膜、管芯附接膜、喷雾、涂层或其他类型的粘合剂。如先前在图1-4的示例中描述的，支撑框架544可以包括至少一个支撑部530。在示例中，可以通过诸如蚀刻、机械加工、覆镀等加性或减性工艺来在支撑框架544上构造一个或多个支撑部530。在另外的示例中，将支撑框架544附接到载体558可以包括在载体上原位构造支撑框架544。载体558可以包括由不锈钢、铝、铜或其他材料构造的片，用于为支撑框架544提供支撑和刚性。在图5A的示例中，支撑框架面板562可以附接到载体558。支撑框架面板562可以包括多个支撑框架544。例如，可以将多个支撑框架544作为单个组件布置到支撑框架面板562中。因此，可以在单个载体558上构造诸如电子封装100、200、300或400之类的多个电子封装。
在图5B处，管芯可以附接到支撑框架544或载体558。在示例中，如图5B中描绘的，多个管芯502A-C可以附接到支撑框架544或支撑框架面板562。例如，如图5B的示例中示出的，一个或多个管芯的第二侧506可以耦合到支撑框架544，诸如利用管芯附接膜或其他粘合剂结合到支撑框架544。管芯504的第一侧（例如，包括一个或多个导电柱508的有源侧）可以背朝支撑框架544（例如，向上）。在其中支撑框架544包括管芯保持部特征（例如，支撑框架中的孔）的示例中，一个或多个管芯502A-C可以利用如先前描述的粘合剂（例如，管芯附接膜）直接耦合到载体558。
如图5B的示例中示出的，至少一个无源组件524可以放置在支撑部530的第一端532上。在一些示例中，无源组件524可以利用粘合剂536（诸如本文先前描述的粘合剂）耦合到第一端532。粘合剂536可以定位在无源组件524和第一端532之间。
在5C处，模具514（例如，模制材料）可以设置在管芯（例如，管芯502A-C）、导电柱508、支撑部530（以及在一些示例中，支撑框架544或支撑框架面板562）和无源组件524之上。在一些示例中，模具514可以是环氧树脂、聚合物或其他模制化合物，并且可以通过包括但不限于压缩模制、注射模制、灌封等工艺来构造。在示例中，通过锚固管芯（例如，管芯502A-C中的一个或多个）和无源组件524，支撑框架544可以在模具施加或固化期间减小管芯（或管芯502A-C）的位置移位。
如图5D的示例中示出的，可以从无源组件524的引线528、导电柱508的远端512和模具514移除材料以形成平坦安装表面520。例如，模具514、引线528和导电柱508的远端512可以被切割、磨碎、抛光或其任何组合以提供平坦安装表面520。从模具514移除材料可以形成模具514的第一表面516。在示例中，平坦安装表面520可以具有小于两微米的平面度（例如，对应于导电柱512的远端和第一表面516的平行度）。因此，可以减小导电柱508、引线528或其组合的节距。在另外的示例中，可以减小与将管芯502或无源组件524电气耦合到布线层（例如，图5F中示出的布线层522）相关的缺陷。
在图5E处，可以从第二表面518、支撑框架544、支撑部530、支撑框架面板562、管芯（例如，502A、B、C）或其组合移除载体558。在示例中，可以施加热量来释放载体558和第二表面518之间的粘合剂560。热量可以引起粘合剂560的热降解以释放载体558。在其他示例中，可以通过使用化学溶剂或通过其他分离方法来机械地移除载体。
在各种示例中，可以从第二表面518移除支撑框架544的至少部分，或者可以从第二表面518移除全部支撑框架544。例如，可以蚀刻或机械地移除支撑框架544。因此，可以减小电子封装的尺寸（例如，厚度），或者可以将支撑部530从彼此分离。在一些示例中，移除支撑框架544的部分，并且剩余部分可以用作如本文先前描述并在图3的示例中示出的接地平面或散热器。在包括支撑框架面板562和多个管芯（例如，502A-C）的示例中，在多个电子封装从彼此分离之前，可以移除支撑框架面板562的部分或整体支撑框架面板562。
在图5F的示例中，至少一个布线层522可以通过至少一个相应的导电柱508而电气耦合到管芯，或者通过一个或多个引线528而电气耦合到至少一个无源组件524。在示例中，布线层522可以设置在第一表面516上。在一些示例中，介电层542可以设置在第一表面516和布线层522之间。例如，可以在再分布层、基板、印刷电路板（PCB）、内建非凹凸层（BBUL）柔性电路等中包括布线层522和介电层542。在一些示例中，多个焊球540可以电气耦合到布线层522的接触部，用于将电子封装电气耦合到电子器件。
在其中多个电子封装500A-C构造在载体558上、包括支撑框架面板562的示例中，支撑框架面板562和模具514可以分离成多个电子封装500A-C。在示例中，每个电子封装可以包括至少一个管芯（例如，管芯502A、B或C）、至少一个支撑部530和至少一个无源组件524。可以通过切割模具514以及在一些示例中切割支撑框架544、一个或多个布线层522、一个或多个介电层542或其组合来分离电子封装500A-C。如图5F的示例中示出的，可以沿着切割平面564、566来分离电子封装。
在示例中，可以沿着平坦安装表面520（例如，第一表面516、导电柱508的远端512和引线528）设置保护层。在支撑框架544、支撑框架544的部分的移除或载体558的移除期间，保护层可以覆盖引线528和导电柱508。因此，保护层可以庇护引线528和导电柱508免受由电子封装的另外处理（诸如载体558、支撑框架544等的移除）引起的损害。在示例中，可以在移除支撑框架544、支撑框架544的部分或载体558或其组合之后移除保护层。
在其他示例中，可以在从模具514移除材料以形成平坦安装表面520之前移除载体558。例如，在模具514可以为电子封装提供充分的支撑的情况下或者在模具514的翘曲不超过对形成平坦安装表面520的可接受公差的情况下，可以在平坦安装表面520的形成之前移除载体558。在另外的示例中，可以在移除支撑框架544的至少部分之前移除载体558。
在其中通孔定位在无源组件524和平坦安装表面520（例如，第一表面516）之间的示例中，可以在第一表面520的形成之前或在从导电柱508和通孔移除材料以形成平坦安装表面520之前，在模具514中形成（例如钻取或激光钻取）孔。例如，在施加模具514之后，可以在模具514中钻取孔。引线528可以定位在孔的第一端处，并且模具中的开口可以定位在孔的第二端处。可以在孔内设置导电材料以在引线528上形成通孔。可以从模具514、导电柱508和通孔移除材料以形成平坦安装表面520。
图6是图示了在其上可以执行本文讨论的器件（例如，电子封装100、200、300、400或500A-C）或技术中的任何一个或多个的示例机器600（电子器件）的框图。在可替代实施例中，机器600可以作为独立电子器件操作，或者可以连接（例如，联网）到其他机器。机器600可以是个人计算机（PC）、平板PC、机顶盒（STB）、个人数字助理（PDA）、移动电话、网络器具、网络路由器、交换机或桥接器、手表、智能手表，智能家居系统、物联网设备或能够（依次或以其他方式）执行指定该机器要采取的动作的指令的任何机器。此外，虽然仅图示了单个机器，但术语“机器”还应被当作包括独自或联合执行一组（或多组）指令以执行本文所讨论的任何一种或多种方法技术的任何机器集合，所述方法技术诸如云计算、软件即服务（SaaS）、其他计算机集群配置。
如本文描述的示例可以包括逻辑或多个组件、模块或机构，或者可以在逻辑或多个组件、模块或机构上操作。模块是能够执行指定的操作并且可以以某种方式配置或布置的有形实体（例如，硬件）。在示例中，可以以指定的方式将电路（例如，内部地或关于诸如其他电路的外部实体）布置成模块。在示例中，可以由固件或软件（例如，指令、应用部分或应用）将一个或多个计算机系统（例如，独立的客户端或服务器计算机系统）或一个或多个硬件处理器的全部或部分配置成模块，所述模块操作以执行指定的操作。在示例中，软件可以驻留在机器可读介质上。在示例中，软件在被模块的底层硬件执行时，引起硬件执行指定的操作。
因此，术语“模块”被理解为涵盖有形实体，所述有形实体即物理构造、具体配置（例如，硬连线）或临时（例如，暂时性地）配置（例如，编程）来以指定的方式操作或执行本文描述的任何操作的部分或全部的实体。考虑其中模块是临时被配置的示例，不需要在任何一个时刻实例化每个模块。例如，在模块包括使用软件配置的通用硬件处理器的情况下，通用硬件处理器可以在不同时间被配置成相应的不同模块。软件可以因此将硬件处理器配置为例如在一个时间实例构成特定模块，并在不同时间实例构成不同模块。
机器（例如，计算机或计算机系统）600可以包括硬件处理器602（例如，CPU、GPU、硬件处理器核或其任何组合）、主存储器604和静态存储器606，其中的一些或所有可以经由互连链路（例如，总线）608彼此通信。机器600还可以包括显示设备610、字母数字输入设备612（例如，键盘）和用户接口（UI）导航设备614（例如，鼠标）。在示例中，显示设备610、输入设备612和UI导航设备614可以是触摸屏显示器。机器600可以附加地包括大容量存储设备（例如，驱动单元）616、信号生成设备618（例如，扬声器）、网络接口设备620、以及一个或多个传感器621，所述传感器621诸如全球定位系统（GPS）传感器、指南针、加速度计或其他传感器。机器600可以包括诸如串行（例如，通用串行总线（USB））、并行或其他有线或无线（例如，红外（IR））连接之类的输出控制器628，以通信或者控制一个或多个外围设备（例如，打印机、读卡器等）。
大容量存储设备616可以包括机器可读介质622，在所述机器可读介质622上存储体现本文描述的技术或功能中的任何一个或多个、或者被本文描述的技术或功能中的任何一个或多个所利用的一组或多组数据结构或指令624（例如，软件）。指令624在其被机器600执行期间，还可以完全或至少部分地驻留在主存储器604内、静态存储器606内或硬件处理器602内。在示例中，硬件处理器602、主存储器604、静态存储器606或大容量存储设备616中的一个或任何组合可以构成机器可读介质。
虽然机器可读介质622被图示为单个介质，但是术语“机器可读介质”可以包括被布置为存储一个或多个指令624的单个介质或多个介质（例如，集中式或分布式数据库，和/或相关联的高速缓存和服务器）。
术语“机器可读介质”可以包括能够存储、编码或承载用于由机器600执行并引起机器600执行本公开的任何一种或多种技术的指令或者能够存储、编码或承载由这类指令使用或与这类指令相关联的数据结构的任何介质。非限制性机器可读介质示例可以包括固态存储器以及光学和磁性介质。在示例中，大规模机器可读介质包括具有多个具有静止质量的粒子的机器可读介质。大规模机器可读介质的具体示例可以包括：非易失性存储器，诸如半导体存储器设备（例如，电可编程只读存储器（EPROM）、电可擦可编程只读存储器（EEPROM））和闪速存储器设备；磁盘，诸如内部硬盘和可移除盘；磁光盘；以及CD-ROM和DVD-ROM盘。
指令624还可以经由网络接口设备620通过使用传输介质的通信网络626被传输或接收（例如，收发），所述网络接口设备620利用多种传输协议（例如，帧中继、网际协议（IP）、传输控制协议（TCP）、用户数据报协议（UDP）、超文本传输协议（HTTP）等）中的任何一种。除其他外，示例通信网络可以包括局域网（LAN）、广域网（WAN）、分组数据网络（例如，因特网）、移动电话网络（例如，蜂窝网络）、普通老式电话（POTS）网络以及无线数据网络（例如，称为Wi-Fi®的电气和电子工程师协会（IEEE）602.11标准族、称为WiMAX®的IEEE 602.16标准族）、对等（P2P）网络。在示例中，网络接口设备620可以包括一个或多个物理插孔（例如，以太网、同轴或电话插孔）或者一个或多个天线以连接到通信网络626。在示例中，网络接口设备620可以包括多个天线，以使用单输入多输出（SIMO）、多输入多输出（MIMO）或多输入单输出（MISO）技术中的至少一种来进行无线通信。术语“传输介质”应被当作包括能够存储、编码或承载用于由机器600执行的指令的任何无形介质，并且包括数字或模拟通信信号或其他无形介质以促进这类软件的通信。
各种注释和示例
这些非限制性示例中的每个可以独立存在，或者可以以各种排列或组合与一个或多个其他示例组合。为了更好地说明本文公开的方法和装置，这里提供非限制性的实施例列表：
示例1是一种面朝上扇出电子封装，包括：具有第一侧和第二侧的管芯；多个导电柱，每个导电柱包括通信地耦合到管芯的第一侧的近端和与近端相反的远端；至少部分地包围管芯的模具，模具包括与导电柱的远端共面的第一表面和与第一表面相反的第二表面；包括本体和引线的无源组件，无源组件定位在模具内，并且引线与第一表面共面，其中本体定位在离第二表面一距离处；以及定位在本体和第二表面之间的支撑部。
在示例2中，示例1的主题可选地包括电气耦合到导电柱的远端的布线层。
在示例3中，示例1-2中任何一个或多个示例的主题可选地包括其中无源组件是第一无源组件，并且电子封装还包括第二无源组件，第一无源组件定位在支撑部上，其中支撑部是第一支撑部，并且第二无源组件定位在第二支撑部上，第一支撑部包括与第二支撑部不同的高度。
在示例4中，示例1-3中任何一个或多个示例的主题可选地包括耦合在无源组件和支撑部之间的粘合剂。
在示例5中，示例1-4中任何一个或多个示例的主题可选地包括支撑框架，支撑框架沿着模具的第二表面定位并且耦合到支撑部，其中支撑框架将所述支撑部或多个支撑部保持在关于支撑框架的固定关系中。
在示例6中，示例5的主题可选地包括其中支撑框架电气耦合到管芯并被配置成接地平面。
在示例7中，示例5-6中任何一个或多个示例的主题可选地包括其中支撑框架热耦合到第二管芯侧并被配置成散热器。
在示例8中，示例5-7中任何一个或多个示例的主题可选地包括其中支撑框架包括管芯保持部，管芯保持部被配置为关于支撑部锚固管芯。
在示例9中，示例5-8中任何一个或多个示例的主题可选地包括其中支撑框架通过模具的第二表面暴露。
在示例10中，示例1-9中任何一个或多个示例的主题可选地包括定位在引线和第二表面之间的通孔，通孔包括第一端和第二端，其中第一端与第一表面共面。
在示例11中，示例1-10中任何一个或多个示例的主题可选地包括管芯的第二侧通过模具的第二表面暴露。
在示例12中，示例1-11中任何一个或多个示例的主题可选地包括其中支撑部包括第一端和第二端，其中第二端通过模具的第二表面暴露。
在示例13中，示例1-12中任何一个或多个示例的主题可选地包括其中支撑部热耦合到第二管芯侧并被配置成散热器。
示例14是一种制造具有嵌入式无源组件的面朝上扇出电子封装的方法，所述方法包括：将支撑框架附接到载体，其中支撑框架包括至少一个支撑部，支撑部可以包括第一端和第二端，第二端可以耦合到支撑框架并且第一端可以与第二端相反地定位；将管芯附接到支撑框架或者载体，其中管芯包括第一侧和第二侧，第一侧可以包括导电柱；将无源组件放置在支撑部的第一端上，无源组件包括引线；将模具设置在管芯、无源组件和导电柱之上，模具包括与第二表面相反的第一表面、沿着第二管芯侧定位的第二表面；从模具移除材料来使导电柱暴露并形成平坦安装表面，其中导电柱与模具共面；以及从电子封装移除载体。
在示例15中，示例14的主题可选地包括其中附接支撑框架包括将支撑框架面板附接到载体，支撑框架面板包括多个支撑框架。
在示例16中，示例15的主题可选地包括其中附接管芯包括附接多个管芯，至少一个管芯耦合到支撑框架面板的每个相应的支撑框架。
在示例17中，示例16的主题可选地包括将支撑框架面板和模具分离成多个电子封装，每个电子封装包括至少一个管芯、至少一个支撑部和至少一个无源组件。
在示例18中，示例14-17中任何一个或多个示例的主题可选地包括其中将管芯附接到载体包括将管芯可释放地附接到载体。
在示例19中，示例14-18中任何一个或多个示例的主题可选地包括其中将管芯附接到支撑框架或载体包括将管芯定位在支撑框架的管芯保持部内。
在示例20中，示例14-19中任何一个或多个示例的主题可选地包括从模具的第二表面移除支撑框架的至少部分。
在示例21中，示例14-20中任何一个或多个示例的主题可选地包括其中从模具移除材料来使导电柱暴露并形成平坦安装表面还包括从导电柱和引线移除材料，其中导电柱和引线与模具共面。
在示例22中，示例14-21中任何一个或多个示例的主题可选地包括设置在模具的第一表面上的介电层和电气耦合到导电柱或引线的布线层，布线层设置在介电层上。
在示例23中，示例14-22中任何一个或多个示例的主题可选地包括在模具中钻取孔，其中引线定位在第一端处并且孔在模具中在第二端处具有开口；在孔内设置导电材料以在引线上形成通孔；以及其中从模具和导电柱移除材料包括移除通孔的部分以形成平坦安装表面。
示例24是一种由方法示例14-23中任何一个示例所构造的面朝上扇出电子封装。
示例25是一种包括示例24的面朝上扇出电子封装的电子器件。
以上详细描述包括对形成详细描述的部分的附图的参考。附图通过图示的方式示出了其中可以实践本发明的具体实施例。这些实施例在本文也称作“示例”。这类示例可以包括除所示出或所描述的那些要素之外的要素。然而，本发明人还设想到其中仅提供所示出或所描述的那些要素的示例。此外，本发明人还设想到关于特定示例（或其一个或多个方面）或关于本文示出或描述的其他示例（或其一个或多个方面）来使用示出或描述的那些要素的任何组合或排列的示例（或其一个或多个方面）。
如果在本文档和通过引用如此并入的任何文档之间有不一致的用法，则本文档中的用法控制用法。
在本文档中，使用如在专利文档中常见的措辞“一”或“一个”来包括一个或多于一个，独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文档中，除非另有指示，否则使用措辞“或”来指代非排他性的“或”，使得“A或B”包括“A但非B”、“B但非A”以及“A和B”。在本文档中，措辞“包括”和“其中”用作相应措辞“包含”和“在其中”的简明英语等同物。而且，在所附权利要求中，措辞“包括”和“包含”是开放式的，即包括除在权利要求中这类措辞之后列出的那些要素之外的要素的系统、设备、物品、组合物、构想或过程仍被认为落入该权利要求的范围内。此外，在所附权利要求中，措辞“第一”、“第二”和“第三”等仅用作标注，并且没有向它们的对象施加数字要求的意图。
本文描述的方法示例可以至少部分是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以将电子器件配置为执行如以上示例中描述的方法。这类方法的实现可以包括诸如微代码、汇编语言代码、更高级语言代码等之类的代码。这类代码可以包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的部分。此外，在示例中，诸如在执行期间或在其他时间，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性的有形计算机可读介质上。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移除磁盘、可移除光学盘（例如致密盘和数字视频盘）、磁带盒、存储器卡或棒、随机存取存储器（RAM）、只读存储器（ROM）等。
以上描述意图是说明性的而非限制性的。例如，以上描述的示例（或其一个或多个方面）可以彼此组合使用。其他实施例可以诸如由本领域普通技术人员在查阅以上描述后使用。提供摘要以符合，来允许读者快速探明本技术公开的本质。摘要是在这样的理解下提交的：它将不会用于解释或限制权利要求的范围或含义。而且，在以上具体实施方式中，各种特征可以分组在一起以精简本公开。这不应当被解释为意图未要求保护的公开特征对于任何权利要求是必要的。相反，发明性主题可以存在于少于特定公开实施例的所有特征中。因此，特此将所附权利要求作为示例或实施例并入到具体实施方式中，其中每项权利要求作为单独的实施例而独立存在，并且设想到这类实施例可以以各种组合或排列而彼此组合。应当参考所附权利要求连同这类权利要求被赋予的等同物的全部范围来确定本发明的范围。

Claims (25)

1.一种面朝上扇出电子封装，包括：
具有第一侧和第二侧的管芯；
多个导电柱，每个导电柱包括通信地耦合到管芯的第一侧的近端和与近端相反的远端；
至少部分地包围管芯的模具，模具包括与导电柱的远端共面的第一表面和与第一表面相反的第二表面；
包括本体和引线的无源组件，无源组件定位在模具内，并且引线与第一表面共面，其中本体定位在离第二表面一距离处；以及
定位在本体和第二表面之间的支撑部。
2.根据权利要求1所述的电子封装，还包括电气耦合到导电柱的远端的布线层。
3.根据权利要求1所述的电子封装，其中无源组件是第一无源组件，并且电子封装还包括第二无源组件，第一无源组件定位在支撑部上，其中支撑部是第一支撑部，并且第二无源组件定位在第二支撑部上，第一支撑部包括与第二支撑部不同的高度。
4.根据权利要求1所述的电子封装，还包括耦合在无源组件和支撑部之间的粘合剂。
5.根据权利要求1所述的电子封装，还包括支撑框架，支撑框架沿着模具的第二表面定位并且耦合到支撑部，其中支撑框架将所述支撑部或多个支撑部保持在关于支撑框架的固定关系中。
6.根据权利要求5所述的电子封装，其中支撑框架电气耦合到管芯并被配置成接地平面。
7.根据权利要求5所述的电子封装，其中支撑框架热耦合到第二管芯侧并被配置成散热器。
8.根据权利要求5所述的电子封装，其中支撑框架包括管芯保持部，管芯保持部被配置为关于支撑部锚固管芯。
9.根据权利要求5所述的电子封装，其中支撑框架通过模具的第二表面暴露。
10.根据权利要求1所述的电子封装，还包括定位在引线和第二表面之间的通孔，通孔包括第一端和第二端，其中第一端与第一表面共面。
11.根据权利要求1所述的电子封装，管芯的第二侧通过模具的第二表面暴露。
12.根据权利要求1所述的电子封装，其中支撑部包括第一端和第二端，其中第二端通过模具的第二表面暴露。
13.根据权利要求1所述的电子封装，其中支撑部热耦合到第二管芯侧并被配置成散热器。
14.一种制造具有嵌入式无源组件的面朝上扇出电子封装的方法，所述方法包括：
将支撑框架附接到载体，其中支撑框架包括至少一个支撑部，支撑部可以包括第一端和第二端，第二端可以耦合到支撑框架并且第一端可以与第二端相反地定位；
将管芯附接到支撑框架或者载体，其中管芯包括第一侧和第二侧，第一侧可以包括导电柱；
将无源组件放置在支撑部的第一端上，无源组件包括引线；
将模具设置在管芯、无源组件和导电柱之上，模具包括与第二表面相反的第一表面、沿着第二管芯侧定位的第二表面；
从模具移除材料来使导电柱暴露并形成平坦安装表面，其中导电柱与模具共面；以及
从电子封装移除载体。
15.根据权利要求14所述的方法，其中附接支撑框架包括将支撑框架面板附接到载体，支撑框架面板包括多个支撑框架。
16.根据权利要求15所述的方法，其中附接管芯包括附接多个管芯，至少一个管芯耦合到支撑框架面板的每个相应的支撑框架。
17.根据权利要求16所述的方法，还包括将支撑框架面板和模具分离成多个电子封装，每个电子封装包括至少一个管芯、至少一个支撑部和至少一个无源组件。
18.根据权利要求14所述的方法，其中将管芯附接到载体包括将管芯可释放地附接到载体。
19.根据权利要求14所述的方法，其中将管芯附接到支撑框架或载体包括将管芯定位在支撑框架的管芯保持部内。
20.根据权利要求14所述的方法，还包括从模具的第二表面移除支撑框架的至少部分。
21.根据权利要求14所述的方法，其中从模具移除材料来使导电柱暴露并形成平坦安装表面还包括从导电柱和引线移除材料，其中导电柱和引线与模具共面。
22.根据权利要求14所述的方法，还包括介电层设置在模具的第一表面上，并且布线层电气耦合到导电柱或引线，布线层设置在介电层上。
23.根据权利要求14所述的方法，还包括：
在模具中钻取孔，其中引线定位在第一端处并且孔在模具中在第二端处具有开口；
在孔内设置导电材料以在引线上形成通孔；以及
其中从模具和导电柱移除材料包括移除通孔的部分以形成平坦安装表面。
24.一种由方法权利要求14-23中任一项所构造的面朝上扇出电子封装。
25.一种包括权利要求24的面朝上扇出电子封装的电子器件。
CN201811433072.XA 2017-12-28 2018-11-28 使用支撑部的具有无源组件的面朝上扇出电子封装 Pending CN109979920A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/857189 2017-12-28
US15/857,189 US10546817B2 (en) 2017-12-28 2017-12-28 Face-up fan-out electronic package with passive components using a support

Publications (1)

Publication Number Publication Date
CN109979920A true CN109979920A (zh) 2019-07-05

Family

ID=64559459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811433072.XA Pending CN109979920A (zh) 2017-12-28 2018-11-28 使用支撑部的具有无源组件的面朝上扇出电子封装

Country Status (3)

Country Link
US (3) US10546817B2 (zh)
EP (1) EP3506351A1 (zh)
CN (1) CN109979920A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828513B (zh) * 2022-05-10 2024-01-01 台灣積體電路製造股份有限公司 積體電路封裝及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
US10256114B2 (en) * 2017-03-23 2019-04-09 Amkor Technology, Inc. Semiconductor device with tiered pillar and manufacturing method thereof
US10546817B2 (en) 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US10903196B2 (en) * 2018-04-30 2021-01-26 SK Hynix Inc. Semiconductor packages including bridge die
KR102517464B1 (ko) * 2018-04-30 2023-04-04 에스케이하이닉스 주식회사 반도체 다이와 이격된 브리지 다이를 포함하는 반도체 패키지
KR102102389B1 (ko) * 2018-09-18 2020-04-21 전자부품연구원 고전력 및 고주파수 응용을 위한 반도체 패키지 및 그 제조방법
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
TW202407823A (zh) * 2019-03-06 2024-02-16 日商力森諾科股份有限公司 電子零件裝置製造用積層膜
KR102551352B1 (ko) * 2019-06-28 2023-07-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
KR102674087B1 (ko) * 2019-09-06 2024-06-12 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6546620B1 (en) * 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
CN100524734C (zh) * 2003-09-09 2009-08-05 三洋电机株式会社 含有电路元件和绝缘膜的半导体模块及其制造方法以及其应用
US7859098B2 (en) * 2006-04-19 2010-12-28 Stats Chippac Ltd. Embedded integrated circuit package system
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8384199B2 (en) * 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US20090160053A1 (en) * 2007-12-19 2009-06-25 Infineon Technologies Ag Method of manufacturing a semiconducotor device
US8084302B2 (en) * 2008-03-07 2011-12-27 Stats Chippac, Ltd. Semiconductor package having semiconductor die with internal vertical interconnect structure and method therefor
US8659154B2 (en) * 2008-03-14 2014-02-25 Infineon Technologies Ag Semiconductor device including adhesive covered element
US7989941B2 (en) * 2008-03-19 2011-08-02 Stats Chippac Ltd. Integrated circuit package system with support structure for die overhang
US8035224B2 (en) * 2008-11-14 2011-10-11 Infineon Technologies Ag Semiconductor device
JP5147678B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 微細配線パッケージの製造方法
US8710634B2 (en) * 2009-03-25 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
KR101058621B1 (ko) * 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8482134B1 (en) * 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US8384227B2 (en) * 2010-11-16 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
JP5480923B2 (ja) * 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
TWI418009B (zh) * 2011-12-08 2013-12-01 Unimicron Technology Corp 層疊封裝的封裝結構及其製法
US8890284B2 (en) * 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
US8822268B1 (en) * 2013-07-17 2014-09-02 Freescale Semiconductor, Inc. Redistributed chip packages containing multiple components and methods for the fabrication thereof
US8927412B1 (en) * 2013-08-01 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package and method of formation
US8928117B1 (en) * 2013-08-01 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package structure and method of forming same
US9721922B2 (en) * 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
KR102212827B1 (ko) * 2014-06-30 2021-02-08 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US9478443B2 (en) * 2014-08-28 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package and method of forming the same
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US9893017B2 (en) * 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US9842831B2 (en) * 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
US10424563B2 (en) 2015-05-19 2019-09-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US9985010B2 (en) * 2015-05-22 2018-05-29 Qualcomm Incorporated System, apparatus, and method for embedding a device in a faceup workpiece
US10163687B2 (en) * 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure
WO2016209172A1 (en) 2015-06-26 2016-12-29 Pep Innovation Pte Ltd Semiconductor packaging method, semiconductor package and stacked semiconductor packages
US10403609B2 (en) * 2015-12-21 2019-09-03 Intel IP Corporation System-in-package devices and methods for forming system-in-package devices
CN105514071B (zh) 2016-01-22 2019-01-25 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
US20170243845A1 (en) * 2016-02-19 2017-08-24 Qualcomm Incorporated Fan-out wafer-level packages with improved topology
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10700011B2 (en) * 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
KR101983188B1 (ko) * 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10074604B1 (en) * 2017-04-28 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
KR102019349B1 (ko) * 2017-10-19 2019-09-09 삼성전자주식회사 반도체 패키지
US10546817B2 (en) 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828513B (zh) * 2022-05-10 2024-01-01 台灣積體電路製造股份有限公司 積體電路封裝及其形成方法

Also Published As

Publication number Publication date
US20190206799A1 (en) 2019-07-04
EP3506351A1 (en) 2019-07-03
US20220051990A1 (en) 2022-02-17
US11211337B2 (en) 2021-12-28
US20200105678A1 (en) 2020-04-02
US10546817B2 (en) 2020-01-28

Similar Documents

Publication Publication Date Title
CN109979920A (zh) 使用支撑部的具有无源组件的面朝上扇出电子封装
CN106356340B (zh) 半导体器件及其制造方法
CN105374693B (zh) 半导体封装件及其形成方法
CN102687255B (zh) 凹陷半导体衬底
JP6018340B2 (ja) 熱膨張係数（ｃｔｅ）を低下させ、反りを低減する無機材料を備える基板
CN104103596A (zh) 包括玻璃焊接掩模层的集成电路封装组件
US20230361043A1 (en) Electrical interconnect bridge
JP2018535541A (ja) 埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを備える集積デバイス
CN107924905A (zh) 在可光刻蚀刻层中包括桥接的集成器件封装
US10185862B2 (en) Finger print sensor and manufacturing method thereof
US8927345B2 (en) Device package with rigid interconnect structure connecting die and substrate and method thereof
EP3289609A1 (en) Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
CN107026092A (zh) 制造指纹扫描器的方法以及半导体装置
EP3140860A1 (en) Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
KR20110027628A (ko) 전도성 필라를 구비하는 집적회로 패키지 시스템 및 그 제조 방법
EP2980847B1 (en) Exposed, solderable heat spreader for integrated circuit packages
US10651160B2 (en) Low profile integrated package
KR20160135688A (ko) 박형 샌드위치 임베디드 패키지
US10586764B2 (en) Semiconductor package with programmable signal routing
US9991206B1 (en) Package method including forming electrical paths through a mold layer
EP3414776B1 (en) Integrated device comprising flexible connector between integrated circuit (ic) packages
CN113299564A (zh) 一种板级扇出柔性封装基板的封装结构及其制备方法
US20120175773A1 (en) Thermal Enhanced Package Using Embedded Substrate
KR102615682B1 (ko) 캐비티를 통해 기판에 결합되는 통합 디바이스를 포함하는 패키지 및 이러한 패키지를 제작하기 위한 방법
US20180166390A1 (en) Planar package structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210628

Address after: California, USA

Applicant after: INTEL Corp.

Address before: California, USA

Applicant before: INTEL IP Corp.