CN109950257B - 复合薄膜晶体管和制造方法、阵列基板、显示面板和装置 - Google Patents
复合薄膜晶体管和制造方法、阵列基板、显示面板和装置 Download PDFInfo
- Publication number
- CN109950257B CN109950257B CN201910308964.5A CN201910308964A CN109950257B CN 109950257 B CN109950257 B CN 109950257B CN 201910308964 A CN201910308964 A CN 201910308964A CN 109950257 B CN109950257 B CN 109950257B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- active layer
- type thin
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供了一种复合薄膜晶体管,包括:至少两个P型薄膜晶体管、至少一个第一N型薄膜晶体管和至少一个第二N型薄膜晶体管。P型薄膜晶体管的有源层为P型掺杂低温多晶硅,第二N型薄膜晶体管的有源层为金属氧化物。由于在本发明实施例的复合薄膜晶体管中包括了至少两个P型薄膜晶体管、至少一个第一N型薄膜晶体管和至少一个第二N型薄膜晶体管及其相应的连接关系,当栅极的电压为正电压时,该复合薄膜晶体管在关态下的漏电流极低,此时等效关态电流值极低;当栅极电压为负电压时,该复合薄膜晶体管处于等效开态的状态,使得该复合薄膜晶体管等价为一种低漏电流的P型薄膜晶体管。
Description
技术领域
本发明涉及显示技术领域,具体为复合薄膜晶体管和制造方法、阵列基板、显示面板和显示装置。
背景技术
近年来,显示技术得到快速发展,薄膜晶体管技术由原来的非晶硅薄膜晶体管发展到现在的低温多晶硅薄膜晶体管、氧化物薄膜晶体管等。目前广泛应用的氧化物薄膜晶体管采用氧化物半导体作为有源层,具有迁移率大、开态电流高、开关特性更优、均匀性更好的特点,可以适用于需要快速响应和较大电流的应用,如:高频、高分辨率、大尺寸的显示器以及有机发光显示器等。
但是,本申请的发明人发现,对于氧化物薄膜晶体管而言,优点是氧化物薄膜晶体管的关态电流极低,缺点是在现有技术中尚无成熟的P型氧化物薄膜晶体管的制作工艺。对于低温多晶硅薄膜晶体管而言,优点是能够较容易地制作P型低温多晶硅薄膜晶体管与N型低温多晶硅薄膜晶体管,缺点是制作的P型低温多晶硅薄膜晶体管与N型低温多晶硅薄膜晶体管具有较高的关态电流(Ioff约为10pA~100pA)。
因此,需要一种新型薄膜晶体管,使其能够等价为一种低关态电流的P型薄膜晶体管。
发明内容
有鉴于此,本发明提供一种复合薄膜晶体管和制造方法、阵列基板、显示面板和显示装置,解决现有技术中无法制作出一种具有低关态电流的P型薄膜晶体管的技术问题。
为了解决上述问题,本发明实施例主要提供如下技术方案:
在第一方面中,本发明实施例公开了一种复合薄膜晶体管,包括:至少两个P型薄膜晶体管、至少一个第一N型薄膜晶体管和至少一个第二N型薄膜晶体管;
P型薄膜晶体管的有源层为P型掺杂低温多晶硅,第二N型薄膜晶体管的有源层为金属氧化物;
两个P型薄膜晶体管的栅极和一个第一N型薄膜晶体管的栅极连接在一起,并与栅极信号输入端连接;
其中一P型薄膜晶体管的漏极为复合薄膜晶体管的漏极,源极与第二N型薄膜晶体管的漏极连接,第二N型薄膜晶体管的源极为复合薄膜晶体管的源极;
另一P型薄膜晶体管的源极与第一信号端连接,漏极与第一N型薄膜晶体管的源极连接,第一N型薄膜晶体管的漏极与第二信号端连接;
第二N型薄膜晶体管的栅极与第一N型薄膜晶体管的源极连接。
可选地,第一信号端用于输入高电平信号,第二信号端用于输入低电平信号。
可选地,所述第一N型薄膜晶体管的有源层为N型掺杂低温多晶硅,或为金属氧化物。
可选地,所述金属氧化物为铟镓锌氧化物或者氧化锌。
可选地,当所述第一N型薄膜晶体管的有源层为N型掺杂低温多晶硅时,P型薄膜晶体管的有源层和所述第一N型薄膜晶体管的有源层位于同一层。
在第二方面中,本发明实施例公开了一种阵列基板,包括第一方面所述的复合薄膜晶体管。
在第三方面中,本发明实施例公开了一种显示面板,包括第二方面所述的阵列基板。
在第四方面中,本发明实施例公开了一种显示装置,包括第三方面所述的显示面板。
在第五方面中,本发明实施例公开了一种复合薄膜晶体管的制造方法,包括有源层、栅极、源极和漏极的制作,其中,有源层的制作包括:
提供一衬底基板,通过构图工艺在衬底基板上制作低温多晶硅有源层;
对所述低温多晶硅有源层进行掺杂;
在进行掺杂后,在衬底基板上通过构图工艺制作金属氧化物有源层。
可选地,对所述低温多晶硅有源层进行掺杂,包括:
对所述低温多晶硅有源层进行P型掺杂,形成P型掺杂低温多晶硅有源层;
或,对部分所述低温多晶硅有源层进行P型掺杂,形成P型掺杂低温多晶硅有源层,对其余部分有源层进行N型掺杂,形成N型掺杂低温多晶硅有源层。
可选地,通过构图工艺在衬底基板上制作低温多晶硅有源层,包括:
在衬底基板上依次制作缓冲层和非晶硅层,并对非晶硅层进行晶化处理,形成低温多晶硅层;
通过构图工艺对低温多晶硅层进行图案化,形成低温多晶硅有源层。
可选地,复合薄膜晶体管的制造,具体包括:
在衬底基板上制作有源层,并在所述有源层上通过构图工艺依次制作栅极绝缘层和栅极;
在制作有所述栅极的衬底基板上,通过构图工艺,依次制作中间绝缘层、源极和漏极。
可选地,制作源极和漏极后,还包括:
在制作有源极和漏极的衬底基板上沉积绝缘层,并通过构图工艺形成保护层。
借由上述技术方案,本发明实施例提供的技术方案至少具有下列优点:
本发明实施例的复合薄膜晶体管中包括了至少两个P型薄膜晶体管、至少一个第一N型薄膜晶体管和至少一个第二N型薄膜晶体管,当栅极信号输入端输入的电压为正电压时,以及当第一信号端输入高电平信号,第二信号端输入低电平信号时,由于两个P型薄膜晶体管的栅极和一个第一N型薄膜晶体管的栅极连接在一起,并与栅极信号输入端连接,其中一P型薄膜晶体管的漏极为复合薄膜晶体管的漏极,源极与第二N型薄膜晶体管的漏极连接,第二N型薄膜晶体管的源极为复合薄膜晶体管的源极,另一P型薄膜晶体管的源极与第一信号端连接,漏极与第一N型薄膜晶体管的源极连接,第一N型薄膜晶体管的漏极与第二信号端连接,第二N型薄膜晶体管的栅极与第一N型薄膜晶体管的源极连接,此时该复合薄膜晶体管处于关断状态;当栅极信号输入端输入的电压为负电压时,以及当第一信号端输入高电平信号,第二信号端输入低电平信号时,由于四个薄膜晶体管的上述连接关系,此时该复合薄膜晶体管处于打开状态,因此,该复合薄膜晶体管可以等价为一种P型薄膜晶体管,该复合薄膜晶体管在关态下的漏电流极低。
上述说明仅是本发明实施例技术方案的概述,为了能够更清楚了解本发明实施例的技术手段,而可依照说明书的内容予以实施,并且为了让本发明实施例的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明实施例的具体实施方式。
附图说明
通过阅读下文可选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出可选实施方式的目的,而并不认为是对本发明实施例的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1为氧化物薄膜晶体管的伏安特性曲线图;
图2为P型低温多晶硅薄膜晶体管的伏安特性曲线图;
图3为本发明实施例提供的复合薄膜晶体管的结构示意图;
图4为本发明实施例提供的复合薄膜晶体管的等效电路图;
图5为本发明实施例提供的复合薄膜晶体管的制造方法流程图;
图6-图9为本发明实施例制作复合薄膜晶体管的不同阶段的结构示意图。
附图标记介绍如下:
1-其中一P型薄膜晶体管;2-另一P型薄膜晶体管;3-第一N型薄膜晶体管;4-第二N型薄膜晶体管;5-栅极信号输入端;6-复合薄膜晶体管的漏极;7-复合薄膜晶体管的源极;8-第一信号端;9-第二信号端;
10-有源层;11-第一P型掺杂低温多晶硅有源层;12-第二P型掺杂低温多晶硅有源层;13-N型掺杂低温多晶硅有源层;14-金属氧化物有源层。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
如图1所示,图1示出了氧化物薄膜晶体管的伏安特性曲线图,对于氧化物薄膜晶体管而言,当氧化物薄膜晶体管的栅极与源极之间电压为零或者更低时,氧化物薄膜晶体管的漏极与源极之间的关态电流的值会极低,现有的工艺制程难以制备P型的薄膜晶体管。
如图2所示,图2示出了P型低温多晶硅薄膜晶体管的伏安特性曲线图,对于低温多晶硅薄膜晶体管而言,当低温多晶硅薄膜晶体管的栅极与源极之间电压为零或者更低时,低温多晶硅薄膜晶体管的漏极与源极之间的关态电流会处于较高值,能够较为容易的实现P型薄膜晶体管。
本发明的目的是提供一种新型的复合薄膜晶体管,能够等效为一种具有低关态电流的P型薄膜晶体管。
基于上述分析,本发明实施例提供了一种复合薄膜晶体管,如图3和图4所示,图3为本发明实施例提供的复合薄膜晶体管的结构示意图,图4为图3的等效电路图,该复合薄膜晶体管包括:至少两个P型薄膜晶体管1和2、至少一个第一N型薄膜晶体管3和至少一个第二N型薄膜晶体管4;P型薄膜晶体管1和2的有源层为P型掺杂低温多晶硅,第二N型薄膜晶体管4的有源层为金属氧化物。
两个P型薄膜晶体管1和2的栅极和一个第一N型薄膜晶体管3的栅极连接在一起,并与栅极信号输入端5连接。其中一P型薄膜晶体管1的漏极为复合薄膜晶体管的漏极6,源极与第二N型薄膜晶体管4的漏极连接,第二N型薄膜晶体管4的源极为复合薄膜晶体管的源极7。另一P型薄膜晶体管2的源极与第一信号端8连接,漏极与第一N型薄膜晶体管3的源极连接,第一N型薄膜晶体管3的漏极与第二信号端9连接。第二N型薄膜晶体管4的栅极与第一N型薄膜晶体管3的源极连接。
本发明实施例的复合薄膜晶体管中包括了至少两个P型薄膜晶体管、至少一个第一N型薄膜晶体管和至少一个第二N型薄膜晶体管,当栅极信号输入端5输入的电压为正电压时,以及当第一信号端8输入高电平信号,第二信号端9输入低电平信号时,由于两个P型薄膜晶体管1和2的栅极和一个第一N型薄膜晶体管3的栅极连接在一起,并与栅极信号输入端5连接,其中一P型薄膜晶体管1的漏极为复合薄膜晶体管的漏极6,源极与第二N型薄膜晶体管4的漏极连接,第二N型薄膜晶体管4的源极为复合薄膜晶体管的源极7,另一P型薄膜晶体管2的源极与第一信号端8连接,漏极与第一N型薄膜晶体管3的源极连接,第一N型薄膜晶体管3的漏极与第二信号端9连接,第二N型薄膜晶体管4的栅极与第一N型薄膜晶体管3的源极连接,此时该复合薄膜晶体管处于关断状态;当栅极信号输入端5输入的电压为负电压时,以及当第一信号端8输入高电平信号,第二信号端9输入低电平信号时,由于四个薄膜晶体管的上述连接关系,此时该复合薄膜晶体管处于打开状态,因此,该复合薄膜晶体管可以等价为一种P型薄膜晶体管,该复合薄膜晶体管在关态下的漏电流极低。
可选地,第一信号端8用于输入高电平信号,第二信号端9用于输入低电平信号,实现了该复合薄膜晶体管等价为一种低漏电流的P型薄膜晶体管的可能性。
可选地,在一个实施例中,第一N型薄膜晶体管的有源层3可以为N型掺杂低温多晶硅。在另一个实施例中,第一N型薄膜晶体管的有源层3可以为金属氧化物。但是,对于本领域技术人员而言,还可以选择其他种类的N型薄膜晶体管。
可选地,金属氧化物为铟镓锌氧化物或者氧化锌,当然,在实际制作时,还可以选择其它类型的金属氧化物,本发明实施例并不对金属氧化物的具体材料做限定。
可选地,当第一N型薄膜晶体管的有源层3为N型掺杂低温多晶硅时,P型薄膜晶体管1和2的有源层和第一N型薄膜晶体管3的有源层位于同一层,实现具有该复合薄膜晶体管的显示装置的偏平化设计。
如图4所示,在使用本发明实施例的复合薄膜晶体管时,当栅极信号输入端5输入的电压为正电压时,P型薄膜晶体管1和2同时关断,第一N型薄膜晶体管3打开,当第二信号端9输入低电平信号时,第二N型薄膜晶体管4的栅极为低电平,第二N型薄膜晶体管4关断,此时复合薄膜晶体管处于关断状态,由于第二N型薄膜晶体管4的有源层为金属氧化物,因此,第二N型薄膜晶体管4的关态电流极低,因此,复合薄膜晶体管在关态下的漏电流极低;另外,由于P型薄膜晶体管1和2的有源层为P型掺杂低温多晶硅,因此,复合薄膜晶体管的制作工艺相对较简单。
如图4所示,当栅极信号输入端5输入的电压为负电压时,P型薄膜晶体管1和2同时打开,第一N型薄膜晶体管3关断,当第一信号端8输入高电平信号时,第二N型薄膜晶体管4的栅极为高电平,第二N型薄膜晶体管4打开,此时复合薄膜晶体管处于打开状态。即,本发明实施例提供的复合薄膜晶体管在栅极信号输入端5输入的电压为正电压时处于关断状态,在栅极信号输入端5输入的电压为负电压时处于打开状态,因此,该复合薄膜晶体管可以等价为一种P型薄膜晶体管,在关态下的漏电流极低。
基于同一发明构思,本发明实施例还公开了一种阵列基板,包括上述的复合薄膜晶体管。由于阵列基板包括了上述的复合薄膜晶体管,使得阵列基板具有与复合薄膜晶体管相同的有益效果。因此,在此不再重复赘述阵列基板的有益效果。
基于同一发明构思,本发明实施例还公开了一种显示面板,包括上述的阵列基板。由于显示面板包括了上述的阵列基板,使得显示面板具有与阵列基板相同的有益效果。因此,在此不再重复赘述显示面板的有益效果。
基于同一发明构思,本发明实施例还公开了一种显示装置,包括上述的显示面板。由于显示装置包括了上述的显示面板,使得显示装置具有与显示面板相同的有益效果。因此,在此不再重复赘述显示装置的有益效果。
基于同一发明构思,本发明实施例还公开了一种复合薄膜晶体管的制造方法,该复合薄膜晶体管的制造方法,包括有源层、栅极、源极和漏极的制作,具体地,如图5所示,有源层的制作包括:
S101:提供一衬底基板,通过构图工艺在衬底基板上制作低温多晶硅有源层。
S102:对低温多晶硅有源层进行掺杂。
S103:在进行掺杂后,在衬底基板上通过构图工艺制作金属氧化物有源层。
可选地,在S102中的对低温多晶硅有源层进行掺杂,包括:
对低温多晶硅有源层进行P型掺杂,形成P型掺杂低温多晶硅有源层;
或,对部分低温多晶硅有源层进行P型掺杂,形成P型掺杂低温多晶硅有源层,对其余部分有源层进行N型掺杂,形成N型掺杂低温多晶硅有源层。
可选地,在上述S101中通过构图工艺在衬底基板上制作低温多晶硅有源层,包括:
在衬底基板上依次制作缓冲层和非晶硅层,并对非晶硅层进行晶化处理,形成低温多晶硅层;
通过构图工艺对低温多晶硅层进行图案化,形成低温多晶硅有源层。
可选地,本发明实施例提供的复合薄膜晶体管的制作方法具体包括:
在衬底基板上通过如图5所示的有源层的制作方法制作有源层,并在有源层上通过构图工艺依次制作栅极绝缘层和栅极。
在制作有栅极的衬底基板上,通过构图工艺,依次制作中间绝缘层、源极和漏极。
可选地,制作中间绝缘层、源极和漏极后,还包括:
在制作有源极和漏极的衬底基板上沉积绝缘层,并通过构图工艺形成保护层。
以下通过一个具体的实施例来详细描述本发明提供的复合薄膜晶体管的制造方法。
本发明实施例的复合薄膜晶体管以包括两个P型薄膜晶体管、一个第一N型薄膜晶体管和一个第二N型薄膜晶体管为例介绍,其中,P型薄膜晶体管的有源层为P型掺杂低温多晶硅,第一N型薄膜晶体管的有源层为N型掺杂低温多晶硅,第二N型薄膜晶体管的有源层为金属氧化物。
首先,在衬底基板上沉积缓冲层,并在缓冲层上沉积非晶硅,并对非晶硅进行去氢处理。具体地,衬底基板可以为玻璃基板,缓冲层的材料可以选择氧化硅或氮化硅。
接着,对非晶硅进行晶化处理,形成低温多晶硅层,并通过构图工艺对低温多晶硅层进行图案化,形成低温多晶硅有源层,形成的低温多晶硅有源层的具体位置如图6所示。本申请实施例中的构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀和去除光刻胶的部分或全部过程。
接着,对部分低温多晶硅有源层进行P型掺杂,形成P型掺杂低温多晶硅有源层,具体实施时,可以进行磷离子(P+)的掺杂。具体地,如图6所示,对图6中左侧的低温多晶硅有源层进行P型掺杂,形成第一P型掺杂低温多晶硅有源层11和第二P型掺杂低温多晶硅有源层12。
随后,对其余部分低温多晶硅有源层进行N型掺杂,形成N型掺杂低温多晶硅有源层。具体地,对图6中右侧的低温多晶硅有源层进行N型掺杂,形成N型掺杂低温多晶硅有源层13。
接着,如图7所示,在P型掺杂和N型掺杂后,在衬底基板上通过构图工艺制作金属氧化物有源层14,构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀和去除光刻胶的部分或全部过程。具体地,在衬底基板上溅射铟镓锌氧化物或者氧化锌,当然,也可以溅射其它金属氧化物,并对铟镓锌氧化物或者氧化锌膜层进行构图工艺,形成金属氧化物有源层14。
接着,在完成上述步骤的衬底基板上沉积二氧化硅(SiO2),通过构图工艺形成栅绝缘层。当然,在实际生产中,栅绝缘层还可以选择其它绝缘材料,如选择氮化硅。
接着,在栅绝缘层上通过构图工艺制作栅极,如图8所示,具体地,在栅绝缘层上溅射一层金属层,然后通过构图工艺形成栅极。
接着,在完成上述步骤的衬底基板上沉积氧化硅或氮化硅,形成中间绝缘层,之后,进行过孔刻蚀,形成贯穿栅绝缘层和中间绝缘层的过孔,如图9所示。
接着,在完成上述步骤的衬底基板上通过构图工艺制作源极和漏极,源极和漏极的具体制作方法与现有技术相同,这里不再赘述。
最后,在制作有源极和漏极的衬底基板上沉积绝缘层(如氮化硅层),并通过构图工艺形成保护层。
应用本发明实施例所获得的有益效果包括:
本发明实施例的复合薄膜晶体管中包括了至少两个P型薄膜晶体管、至少一个第一N型薄膜晶体管和至少一个第二N型薄膜晶体管,在该复合薄膜晶体管工作时,第一信号端输入高电平信号,第二信号端输入低电平信号,根据本发明实施例各个薄膜晶体管之间的连接关系可知,当栅极信号输入端输入的电压为正电压时,两个P型薄膜晶体管均处于关断状态,第一N型薄膜晶体管打开,此时第二N型薄膜晶体管的栅极为低电平,第二N型薄膜晶体管关断,由于第二N型薄膜晶体管的有源层为金属氧化物,因此,第二N型薄膜晶体管的关态电流极低,此时该复合薄膜晶体管的等效关态电流较低;当栅极信号输入端输入的电压为负电压时,两个P型薄膜晶体管均处于打开状态,第一N型薄膜晶体管关断,第二N型薄膜晶体管打开,此时复合薄膜晶体管处于打开状态。因此,本发明实施例的复合薄膜晶体管结合了氧化物薄膜晶体管关态低电流、低温多晶硅薄膜晶体管容易制作P型薄膜晶体管的优点,实现了复合薄膜晶体管在关态下的漏电流极低,且制作工艺相对较简单的特性。
以上所述仅是本发明的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (13)
1.一种复合薄膜晶体管,其特征在于,包括:两个P型薄膜晶体管、一个第一N型薄膜晶体管和一个第二N型薄膜晶体管;
P型薄膜晶体管的有源层为P型掺杂低温多晶硅,第二N型薄膜晶体管的有源层为金属氧化物;
两个P型薄膜晶体管的栅极和一个第一N型薄膜晶体管的栅极连接在一起,并与栅极信号输入端连接;
其中一P型薄膜晶体管的漏极为复合薄膜晶体管的漏极,源极与第二N型薄膜晶体管的漏极连接,第二N型薄膜晶体管的源极为复合薄膜晶体管的源极;
另一P型薄膜晶体管的源极与第一信号端连接,漏极与第一N型薄膜晶体管的源极连接,第一N型薄膜晶体管的漏极与第二信号端连接;
第二N型薄膜晶体管的栅极与第一N型薄膜晶体管的源极连接。
2.如权利要求1所述的复合薄膜晶体管,其特征在于,第一信号端用于输入高电平信号,第二信号端用于输入低电平信号。
3.如权利要求1所述的复合薄膜晶体管,其特征在于,所述第一N型薄膜晶体管的有源层为N型掺杂低温多晶硅,或为金属氧化物。
4.如权利要求1或3所述的复合薄膜晶体管,其特征在于,所述金属氧化物为铟镓锌氧化物或者氧化锌。
5.如权利要求3所述的复合薄膜晶体管,其特征在于,当所述第一N型薄膜晶体管的有源层为N型掺杂低温多晶硅时,P型薄膜晶体管的有源层和所述第一N型薄膜晶体管的有源层位于同一层。
6.一种阵列基板,其特征在于,包括如权利要求1-5任一项所述的复合薄膜晶体管。
7.一种显示面板,其特征在于,包括如权利要求6所述的阵列基板。
8.一种显示装置,其特征在于,包括如权利要求7所述的显示面板。
9.一种如权利要求1-5任一项所述的复合薄膜晶体管的制造方法,包括有源层、栅极、源极和漏极的制作,其特征在于,有源层的制作包括:
提供一衬底基板,通过构图工艺在衬底基板上制作低温多晶硅有源层;
对所述低温多晶硅有源层进行掺杂;
在进行掺杂后,在所述衬底基板上通过构图工艺制作金属氧化物有源层。
10.如权利要求9所述的制造方法,其特征在于,对所述低温多晶硅有源层进行掺杂,包括:
对所述低温多晶硅有源层进行P型掺杂,形成P型掺杂低温多晶硅有源层;
或,对部分所述低温多晶硅有源层进行P型掺杂,形成P型掺杂低温多晶硅有源层,对其余部分有源层进行N型掺杂,形成N型掺杂低温多晶硅有源层。
11.如权利要求9所述的制造方法,其特征在于,通过构图工艺在衬底基板上制作低温多晶硅有源层,包括:
在衬底基板上依次制作缓冲层和非晶硅层,并对非晶硅层进行晶化处理,形成低温多晶硅层;
通过构图工艺对低温多晶硅层进行图案化,形成低温多晶硅有源层。
12.如权利要求9所述的制造方法,其特征在于,具体包括:
在衬底基板上制作有源层,并在所述有源层上通过构图工艺依次制作栅极绝缘层和栅极;
在制作有所述栅极的衬底基板上,通过构图工艺,依次制作中间绝缘层、源极和漏极。
13.如权利要求12所述的制造方法,其特征在于,制作所述源极和所述漏极后,还包括:
在制作有所述源极和所述漏极的衬底基板上沉积绝缘层,并通过构图工艺形成保护层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910308964.5A CN109950257B (zh) | 2019-04-17 | 2019-04-17 | 复合薄膜晶体管和制造方法、阵列基板、显示面板和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910308964.5A CN109950257B (zh) | 2019-04-17 | 2019-04-17 | 复合薄膜晶体管和制造方法、阵列基板、显示面板和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109950257A CN109950257A (zh) | 2019-06-28 |
CN109950257B true CN109950257B (zh) | 2021-02-05 |
Family
ID=67015508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910308964.5A Active CN109950257B (zh) | 2019-04-17 | 2019-04-17 | 复合薄膜晶体管和制造方法、阵列基板、显示面板和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109950257B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9818765B2 (en) * | 2013-08-26 | 2017-11-14 | Apple Inc. | Displays with silicon and semiconducting oxide thin-film transistors |
US10062697B2 (en) * | 2016-02-16 | 2018-08-28 | Samsung Electronics Co., Ltd. | Semiconductor device without a break region |
CN105742498A (zh) * | 2016-04-13 | 2016-07-06 | 上海大学 | 具有复合有源层的双极型薄膜晶体管器件及其制备方法 |
CN107154407A (zh) * | 2017-05-17 | 2017-09-12 | 厦门天马微电子有限公司 | 复合薄膜晶体管器件及其制造方法、显示面板和显示装置 |
CN107799521A (zh) * | 2017-10-10 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | Cmos反相器及阵列基板 |
-
2019
- 2019-04-17 CN CN201910308964.5A patent/CN109950257B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109950257A (zh) | 2019-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Park et al. | High performance amorphous oxide thin film transistors with self-aligned top-gate structure | |
KR101345378B1 (ko) | ZnO 계 박막 트랜지스터 및 그 제조방법 | |
CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
CN105206568B (zh) | 一种低温多晶硅tft阵列基板的制备方法及其阵列基板 | |
US20160370621A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
JP2009016844A (ja) | 酸化物半導体並びにこれを有する薄膜トランジスタ及びその製造方法 | |
JPH05142577A (ja) | マトリクス回路駆動装置 | |
KR20120110040A (ko) | 비정질 산화물 박막 트랜지스터, 그 형성방법 및 이를 포함한 디스플레이 패널 | |
CN105304500A (zh) | N型tft的制作方法 | |
CN106252362A (zh) | 一种阵列基板及其制备方法 | |
KR102099860B1 (ko) | 박막 트랜지스터의 제작 방법 | |
CN101740524B (zh) | 薄膜晶体管阵列基板的制造方法 | |
US10629746B2 (en) | Array substrate and manufacturing method thereof | |
KR20200070703A (ko) | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 | |
KR20180023259A (ko) | 펨토 세컨드 레이저 프리어닐링을 이용한 산화물 트랜지스터 및 그 제조 방법 | |
US9768324B2 (en) | Co-planar oxide semiconductor TFT substrate structure and manufacture method thereof | |
US11469329B2 (en) | Active switch, manufacturing method thereof and display device | |
CN104882415A (zh) | Ltps阵列基板及其制造方法 | |
CN109950257B (zh) | 复合薄膜晶体管和制造方法、阵列基板、显示面板和装置 | |
WO2020113598A1 (zh) | 薄膜晶体管结构及其制作方法、显示装置 | |
JPH03201538A (ja) | 薄膜トランジスタの製造方法 | |
KR100815894B1 (ko) | Ldd구조의 cmos 다결정 실리콘 박막트랜지스터의제조방법 | |
WO2020252876A1 (zh) | 一种薄膜晶体管基板及其制备方法 | |
CN113871483A (zh) | 薄膜晶体管、显示基板及显示装置 | |
JPH01124263A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |