CN109949772B - 显示装置及其驱动方法 - Google Patents

Abstract

本发明是关于一种显示装置及其驱动方法，属于显示技术领域。显示装置包括显示面板和驱动电路；显示面板包括多个像素，像素包括至少两个亚像素，亚像素包括相邻的w个显示单元，显示单元具有亮态或暗态，w个显示单元包括一个第一显示单元和w‑1个第二显示单元，任一第二显示单元的发光亮度为第一显示单元的发光亮度的二倍；驱动电路分别与数据信号输入端和显示面板的每个显示单元连接，驱动电路被配置为根据数据信号输入端传输的数据信号，向每个显示单元输入数据信号，以驱动显示单元，数据信号输入端传输至驱动电路的数据信号和驱动电路向显示单元输入的数据信号均为数字信号。本发明简化了驱动电路的结构。本发明用于显示面板驱动。

Description

显示装置及其驱动方法

技术领域

本发明涉及显示技术领域，特别涉及一种显示装置及其驱动方法。

背景技术

随着诸如液晶显示器(Liquid Crystal Display，LCD)等显示装置的发展，消费者对显示装置的功耗等特性提出了更高的要求。

目前的显示装置包括显示面板和驱动电路，显示面板包括多条栅线、多条数据线以及阵列排布的多个亚像素，驱动电路包括栅极芯片、数模转换器和源极芯片，栅极芯片通过栅线与亚像素连接，源极芯片通过数据线与亚像素连接，数模转换器与源极芯片连接。驱动电路用于驱动亚像素发光，使显示面板进行显示。驱动电路驱动亚像素发光的过程包括：栅极芯片通过栅线向亚像素输入开关信号使亚像素开启，数模转换器将亚像素对应的伽马电压(数字电压)转换成模拟电压并传输至源极芯片，源极芯片通过数据线将该模拟电压传输至亚像素，以通过模拟电压驱动亚像素发光，其中，该伽马电压用于表征亚像素的发光亮度。

但是，数模转换器中包含较多的运算放大器和电阻等电子元器件，这使得数模转换器的结构复杂且功耗较大，从而驱动电路的结构复杂且功耗较大。

发明内容

本发明实施例提供了一种显示装置及其驱动方法，可以解决目前驱动电路结构复杂且功耗较大的问题。所述技术方案如下：

第一方面，提供一种显示装置，所述显示装置包括：显示面板和驱动电路；

所述显示面板包括多个像素，每个所述像素包括至少两个亚像素，每个所述亚像素包括相邻的w个显示单元，每个所述显示单元具有亮态或暗态，在每个所述亚像素中：所述w个显示单元包括一个第一显示单元和w-1个第二显示单元，在所述w个显示单元均处于亮态时，所述w-1个第二显示单元的发光亮度相等，任一所述第二显示单元的发光亮度为所述第一显示单元的发光亮度的二倍，w≥3，且所述w为整数；

所述驱动电路分别与数据信号输入端和所述显示面板的每个所述显示单元连接，所述驱动电路被配置为根据所述数据信号输入端传输的数据信号，向所述显示面板的每个所述显示单元输入数据信号，以驱动所述显示单元处于亮态或暗态，所述数据信号输入端传输至所述驱动电路的所述数据信号和所述驱动电路向所述显示单元输入的所述数据信号均为数字信号。

可选的，所述显示单元呈矩形，所述w-1个第二显示单元的面积相等，任一所述第二显示单元的面积为所述第一显示单元的面积的二倍。

可选的，每个所述亚像素中的所述w个显示单元沿栅线扫描方向依次排布，每个所述像素中的所述至少两个亚像素沿数据线扫描方向依次排布。

可选的，任意相邻的两个所述亚像素的所述显示单元排布形成的图形为中心对称图形。

可选的，所述驱动电路包括输入模块和存储模块，所述输入模块分别与时钟信号输入端、所述数据信号输入端和所述存储模块连接，所述存储模块与所述显示单元连接，

所述输入模块被配置为在来自所述时钟信号输入端的时钟信号的作用下，将来自所述数据信号输入端的串行数据信号转换成并行数据信号传输至所述存储模块；

所述存储模块被配置为存储所述并行数据信号，并根据所述并行数据信号，驱动所述显示单元处于亮态或暗态。

可选的，所述输入模块包括k个第一D触发器，所述存储模块包括k个第二D触发器，所述k个第一D触发器与所述k个第二D触发器一一对应；

每个所述第一D触发器的第一输入端与所述时钟信号输入端连接，第一个所述第一D触发器的第二输入端与所述数据信号输入端连接，第i个所述第一D触发器的输出端与第i+1个所述第一D触发器的第二输入端连接，1≤i<k，k>1，且所述i和所述k均为整数；

每个所述第二D触发器的第一输入端与使能信号端连接，每个第二D触发器的第二输入端与相应的所述第一D触发器的输出端连接，每个所述第二D触发器的输出端与所述显示单元连接。

可选的，所述显示装置还包括：处理单元，所述数据信号输入端位于所述处理单元上，

所述处理单元被配置为根据所述显示面板的各个所述亚像素的待显示灰度值，确定所述亚像素的各个所述显示单元的数据信号，并通过所述数据信号输入端向所述驱动电路传输所述显示面板的各个所述显示单元的数据信号；

所述驱动电路被配置为根据所述处理单元传输的所述显示面板的各个所述显示单元的数据信号，向所述显示面板的每个所述显示单元输入相应的数据信号。

可选的，w＝4，所述处理单元被配置：

将所述亚像素的待显示灰度值转换成3比特的二进制数值；

基于所述待显示灰度值和所述二进制数值确定所述亚像素的各个所述显示单元的数据信号值；

根据所述亚像素的各个所述显示单元的数据信号值，确定所述亚像素的各个所述显示单元的数据信号；

其中，在每个所述亚像素中，所述第一显示单元的数据信号值为P1，所述三个第二显示单元的数据信号值分别为P2、P3和P4，所述P1、所述P2、所述P3和所述P4满足下述关系式：

P1＝G％2；

P2＝(g2&g3)？1:0；

P3＝(g3)？1:0；

P4＝(g2|g3)？1:0；

所述G表示所述亚像素的待显示灰度值，％表示取余，&表示逻辑与，|表示逻辑或，g2表示所述二进制数值的中位数值，g3表示所述二进制数值的高位数值，P2＝(g2&g3)？1:0表示在g2&g3为真时P2＝1，在g2&g3为假时P2＝0，P3＝(g3)？1:0表示在g3为真时P3＝1，在g3为假时P3＝0，P4＝(g2|g3)？1:0表示在(g2|g3)为真时P4＝1，在(g2|g3)为假时P4＝0。

可选的，每个所述像素包括阵列排布的四个所述亚像素。

第二方面，提供一种显示装置的驱动方法，用于上述第一方面的任一项所述的显示装置，所述显示装置包括显示面板和驱动电路，所述显示面板包括多个像素，每个所述像素包括至少两个亚像素，每个所述亚像素包括相邻的w个显示单元，所述w个显示单元包括一个第一显示单元和w-1个第二显示单元，，w≥3，且所述w为整数，所述驱动电路分别与数据信号输入端和所述显示面板的每个显示单元连接，所述方法包括：

所述驱动电路根据所述数据信号输入端传输的数据信号，向所述显示面板的每个所述显示单元输入数据信号，以驱动所述显示单元处于亮态或暗态，所述数据信号输入端传输至所述驱动电路的所述数据信号和所述驱动电路向所述显示单元输入的所述数据信号均为数字信号。

可选的，所述驱动电路包括输入模块和存储模块，所述输入模块分别与时钟信号输入端、所述数据信号输入端和所述存储模块连接，所述存储模块与所述显示单元连接，

所述驱动电路根据所述数据信号输入端传输的数据信号，向所述显示面板的每个所述显示单元输入数据信号，以驱动所述显示单元处于亮态或暗态，包括：

所述输入模块在来自所述时钟信号输入端的时钟信号的作用下，将来自所述数据信号输入端的串行数据信号转换成并行数据信号传输至所述存储模块；

所述存储模块根据所述并行数据信号，驱动所述显示单元处于亮态或暗态。

可选的，所述显示装置还包括处理单元，所述数据信号输入端位于所述处理单元上，所述方法还包括：

所述处理单元根据所述显示面板的各个所述亚像素的待显示灰度值，确定所述亚像素的各个所述显示单元的数据信号；

所述处理单元通过所述数据信号输入端向所述驱动电路传输所述显示面板的各个所述显示单元的数据信号；

所述驱动电路根据所述数据信号输入端传输的数据信号，向所述显示面板的每个所述显示单元输入数据信号，包括：

所述驱动电路根据所述处理单元传输的所述显示面板的各个所述显示单元的数据信号，向所述显示面板的每个所述显示单元输入相应的数据信号。

可选的，w＝4，所述处理单元根据所述显示面板的各个所述亚像素的待显示灰度值，确定所述亚像素的各个所述显示单元的数据信号，包括：

所述处理单元将所述亚像素的待显示灰度值转换成3比特的二进制数值；

所述处理单元基于所述待显示灰度值和所述二进制数值确定所述亚像素的各个所述显示单元的数据信号值，

所述处理单元根据所述亚像素的各个所述显示单元的数据信号值，确定所述亚像素的各个所述显示单元的数据信号；

其中，在每个所述亚像素中，所述第一显示单元的数据信号值为P1，三个所述第二显示单元的数据信号值分别为P2、P3和P4，所述P1、所述P2、所述P3和所述P4满足下述关系式

P1＝G％2；

P2＝(g₂&g₃)？1:0；

P3＝(g₃)？1:0；

P4＝(g₂|g₃)？1:0；

所述G表示所述亚像素的待显示灰度值，％表示取余，&表示逻辑与，|表示逻辑或，g₂表示所述二进制数值的中位数值，g₃表示所述二进制数值的高位数值，P2＝(g₂&g₃)？1:0表示在g₂&g₃为真时P2＝1，在g₂&g₃为假时P2＝0，P3＝(g₃)？1:0表示在g₃为真时P3＝1，在g₃为假时P3＝0，P4＝(g₂|g₃)？1:0表示在(g₂|g₃)为真时P4＝1，在(g₂|g₃)为假时P4＝0。

本发明的实施例提供的技术方案可以包括以下有益效果：

本发明实施例提供的显示装置及其驱动方法，每个亚像素包括w个显示单元，w个显示单元包括一个第一显示单元和w-1个第二显示单元，w-1个第二显示单元的发光亮度相等，第二显示单元的发光亮度为第一显示单元的发光亮度的二倍，驱动电路可以根据数据信号输入端传输的数字信号向显示单元输入数字信号，以驱动显示单元处于亮态或暗态，传输至驱动电路的数据信号和驱动电路向显示单元输入的数据信号均为数字信号，因此驱动电路无需对信号进行数模转换，可以避免数模转换器的使用，从而可以简化驱动电路的结构，降低功耗。此外，由于驱动电路根据数字信号驱动显示单元处于亮态或暗态，可以避免噪声的引入，从而避免显示单元的发光失真，该驱动电路的可靠性较高。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。

附图说明

为了更清楚地说明本发明的实施例，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例所涉及的一种显示装置的结构示意图。

图2是本发明实施例提供的一种显示装置的结构示意图。

图3是本发明实施例提供的另一种显示装置的结构示意图。

图4是本发明实施例提供的一种像素中的各个颜色的亚像素的排布示意图。

图5是本发明实施例提供的一种驱动单元的结构示意图。

图6是本发明实施例提供的另一种驱动单元的结构示意图。

图7是本发明实施例提供的一种驱动单元的时序图。

图8是本发明实施例提供的一种栅极芯片的时序图。

图9是本发明实施例提供的一种亚像素的8级灰阶的示意图。

图10是本发明实施例提供一种显示装置的驱动方法的方法流程图。

图11是本发明一示例性实施例提供一种确定亚像素的各个显示单元的数据信号的方法流程图。

图12是本发明实施例提供一种驱动电路驱动显示单元处于亮态或暗态的方法流程图。

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参考图1，其示出了本发明实施例所涉及的一种显示装置的结构示意图。该显示装置包括显示面板01、驱动电路(图1中未标出)和柔性印刷电路板(Flexible PrintedCircuit board，FPC)02，显示面板01包括多条栅线(图1中未示出)、多条数据线(图1中未示出)以及阵列排布的多个亚像素(图1中未示出)，驱动电路包括栅极芯片03、数模转换器(图1中未标出)、源极芯片04、印刷电路板(Printed Circuit Board，PCB)05、时序控制器(Timer Control Register，TCON)06和伽马子电路(gamma circuit)07，栅极芯片03和源极芯片04分别设置在显示面板01的周边区域，时序控制器06和伽马子电路07分别设置在印刷电路板05上，印刷电路板05通过柔性印刷电路板02与显示面板01绑定。其中，时序控制器06分别与栅极芯片03和源极芯片04连接(图1中未示出)，伽马子电路07与数模转换器连接，数模转换器与源极芯片04连接，栅极芯片03通过栅线与亚像素连接，源极芯片04通过数据线与亚像素连接。时序控制器06用于根据低电压差分信号(Low-Voltage DifferentialSignaling，LVDS)接口或者移动产业处理器接口(Mobile Industry ProcessorInterface，MIPI)传输的图像数据信号(例如RGB数据信号、时钟信号、控制信号等)对栅极芯片03和源极芯片04进行控制，伽马子电路07用于生成伽马电压。

驱动电路用于驱动亚像素发光使显示面板01进行显示。驱动电路驱动亚像素发光的过程可以包括：伽马子电路07将生成的与亚像素对应的伽马电压传输至数模转换器，数模转换器将该伽马电压转换成模拟电压并传输至源极芯片04，时序控制器06控制栅极芯片03通过栅线向亚像素输入开关信号使亚像素开启，并控制源极芯片04通过数据线将该模拟电压传输至亚像素，以通过该模拟电压驱动亚像素发光。但是，数模转换器、源极芯片、印刷电路板、时序控制器和伽马子电路的存在使得驱动电路的结构复杂且功耗较大。此外，通过模拟电压驱动亚像素发光会引入较多的噪声，导致亚像素的发光失真，因此上述驱动电路的可靠性较低。

本发明实施例提供了一种显示装置及其驱动方法，显示装置包括显示面板和驱动电路，显示面板的每个亚像素包括相邻的w个显示单元，w个显示单元包括一个第一显示单元和w-1个第二显示单元，w-1个第二显示单元的发光亮度相等，第二显示单元的发光亮度为第一显示单元的发光亮度的二倍，驱动电路能够根据数据信号输入端传输的数据信号的驱动电压以数字信号的电压形式驱动显示单元处于亮态或暗态，从而驱动显示面板进行显示。因此本发明实施例提供的方案中，驱动电路中无需设置数模转换器、源极芯片、印刷电路板、时序控制器和伽马子电路等结构，可以简化驱动电路的结构，降低功耗，且可以避免亚像素的发光失真。本发明的详细方案请参考下述实施例的描述。

图2是本发明实施例提供的一种显示装置的结构示意图，图3是本发明实施例提供的另一种显示装置的结构示意图，参见图2和图3，该显示装置包括：显示面板1和驱动电路2。如图3所示，显示面板1包括多个像素11，每个像素11包括至少两个亚像素，每个亚像素包括相邻的w个显示单元，每个显示单元具有亮态或暗态，在每个亚像素中：w个显示单元包括一个第一显示单元和w-1个第二显示单元，在w个显示单元均处于亮态时，w-1个第二显示单元的发光亮度相等，任一第二显示单元的发光亮度为第一显示单元的发光亮度的二倍，w≥3，且w为整数。

结合图2和图3，驱动电路2分别与数据信号输入端S和显示面板1的每个显示单元连接，驱动电路2被配置为根据数据信号输入端S传输的数据信号，向显示面板1的每个显示单元输入数据信号，以驱动显示单元处于亮态或暗态，数据信号输入端S传输至驱动电路2的数据信号和驱动电路2向显示单元1输入的数据信号均为数字信号。

综上所述，本发明实施例提供的显示装置，每个亚像素包括一个第一显示单元和w-1个第二显示单元，w-1个第二显示单元的发光亮度相等，第二显示单元的发光亮度为第一显示单元的发光亮度的二倍，驱动电路可以根据数据信号输入端传输的数字信号向显示单元输入数字信号，以驱动显示单元处于亮态或暗态，传输至驱动电路的数据信号和驱动电路向显示单元输入的数据信号均为数字信号，因此驱动电路无需对信号进行数模转换，可以避免数模转换器的使用，从而可以简化驱动电路的结构，降低功耗。此外，由于驱动电路根据数字信号驱动显示单元处于亮态或暗态，可以避免噪声的引入，从而避免显示单元的发光失真，该驱动电路的可靠性较高。

可选的，每个亚像素中的w个显示单元沿栅线扫描方向y依次排布，每个像素11中的至少两个亚像素沿数据线扫描方向x依次排布。可选的，w＝4，每个亚像素包括一个第一显示单元和三个第二显示单元。示例的，如图3所示，每个像素11包括沿数据线扫描方向x依次排布的红色亚像素R、绿色亚像素G、蓝色亚像素B和白色亚像素W，红色亚像素R包括沿栅线扫描方向y依次排布的显示单元R4、显示单元R1、显示单元R3和显示单元R2，绿色亚像素G包括沿栅线扫描方向y依次排布的显示单元G4、显示单元G3、显示单元G1和显示单元G2，蓝色亚像素B包括沿栅线扫描方向y依次排布的显示单元B4、显示单元B1、显示单元B3和显示单元B2，白色亚像素W包括沿栅线扫描方向y依次排布的显示单元W4、显示单元W3、显示单元W1和显示单元W2。在红色亚像素R中，第一显示单元为显示单元R1，三个第二显示单元可以包括显示单元R2、显示单元R3和显示单元R4，在绿色亚像素G中，第一显示单元为显示单元G1，三个第二显示单元可以包括显示单元G2、显示单元G3和显示单元G4，在蓝色亚像素B中，第一显示单元为显示单元B1，三个第二显示单元可以包括显示单元B2、显示单元B3和显示单元B4，在白色亚像素W中，第一显示单元为显示单元W1，三个第二显示单元可以包括显示单元W2、显示单元W3和显示单元W4。示例的，驱动电路2分别与数据信号输入端S和显示单元R1至R4中的每个显示单元连接，驱动电路2被配置为根据数据信号输入端S传输的数据信号，向显示单元R1至R4中的每个显示单元输入数据信号，以驱动显示单元处于亮态或暗态，例如，驱动电路2向显示单元R1输入数据信号，驱动显示单元R1处于亮态。需要说明的是，本发明实施例是以每个像素11包括红色亚像素R、绿色亚像素G、蓝色亚像素B和白色亚像素W为例进行示意性说明的，容易理解，每个像素可以仅包括红色亚像素、绿色亚像素和蓝色亚像素，或者每个像素可以仅包括两个彩色亚像素(例如红色亚像素和绿色亚像素)，本发明实施例对此不做限定。

可选的，任意相邻的两个亚像素的显示单元排布形成的图形为中心对称图形，这样一来，可以提高像素的发光亮度的均匀性。示例的，请参考图4，其示出了本发明实施例提供的像素11中的各个颜色的亚像素的排布示意图，红色亚像素R的显示单元(也即是显示单元R4、显示单元R1、显示单元R3和显示单元R2)和绿色亚像素G的显示单元(也即是显示单元G4、显示单元G3、显示单元G1和显示单元G2)排布形成的图形为中心对称图形，绿色亚像素G的显示单元和蓝色亚像素B的显示单元(也即是显示单元B4、显示单元B1、显示单元B3和显示单元B2)排布形成的图形为中心对称图形，蓝色亚像素B的显示单元和白色亚像素W的显示单元(也即是显示单元W4、显示单元W3、显示单元W1和显示单元W2)排布形成的图形为中心对称图形。

可选的，每个显示单元呈矩形，在每个亚像素中，三个(w-1个)第二显示单元的面积相等，任一第二显示单元的面积为第一显示单元的面积的二倍。例如，如图3和图4所示，在红色亚像素R中，显示单元R2、显示单元R3和显示单元R4的面积相等，显示单元R2的面积为显示单元R1的面积的二倍，再例如，在绿色亚像素G中，显示单元G2、显示单元G3和显示单元G4的面积相等，显示单元G2的面积为显示单元G1的面积的二倍。

进一步的，在本发明实施例中，显示面板1的分辨率可以为m×n，m表示该显示面板1的垂直向(与栅线扫描方向y平行)分辨率，n表示该显示面板1的水平向(与数据线扫描方向x平行)分辨率，则容易理解，显示面板1的像素11阵列排布形成m个(图3中仅示出2个)像素行和n个(图3中仅示出2个)像素列，每个像素行由一个亚像素行构成，每个像素列由四个亚像素列构成，从而显示面板11包括m个亚像素行和4n个亚像素列，如图3所示，位于同一亚像素列的亚像素的颜色相同，该显示面板1还包括与m个亚像素行一一对应的m个栅线组12以及与4n个亚像素列一一对应的4n条数据线13，每个栅线组12包括四条栅线121，每个栅线组12的四条栅线121与相应的亚像素行中的每个亚像素的四个显示单元一一对应连接(例如在图3中，第2个亚像素行对应的栅线组12的四条栅线121与该第2个亚像素行中的红色亚像素R的四个显示单元一一对应连接)，每条数据线13与相应的亚像素列中的每个显示单元连接(例如在图3中，第2个亚像素列对应的数据线13与该第2个亚像素列中的所有显示单元连接)，每条栅线121和每条数据线13还与驱动电路2连接(也即是，驱动电路2通过栅线121和数据线13与显示单元连接)，驱动电路2可以通过栅线121向显示单元传输开关信号，驱动相应的显示单元开启或关闭，驱动电路2可以通过数据线13向显示单元传输数据信号，使该显示单元处于亮态或暗态。可选的，如图2所示，驱动电路2包括源极驱动电路21和栅极驱动电路22，每条栅线121与栅极驱动电路22连接，每条数据线13与源极驱动电路21连接，每条栅线121用于在栅极驱动电路22的控制下，驱动相应的显示单元开启或关闭，使得显示单元能够在数据线13传输的数据信号的驱动下处于亮态或暗态。容易理解，在每个亚像素中，四个显示单元由四条不同栅线121连接，且与同一条数据线13连接，每个显示单元由一条栅线121和该同一条数据线13驱动，每条栅线121用于驱动一行显示单元，每条数据线13用于驱动一列显示单元。需要说明的是，在本发明实施例中，由于显示面板1的垂直向分辨率为m，m个栅线组12中的每个栅线组12包括四条栅线121，因此，显示面板1的栅线121的数量等于显示面板1的垂直向分辨率的四倍。

在本发明实施例中，如图2所示，驱动电路2还与时钟信号输入端SCK、使能信号端EN和复位信号端RST连接，且具体是源极驱动电路21与时钟信号输入端SCK、使能信号端EN和复位信号端RST连接。可选的，源极驱动电路21包括四个驱动单元(图中未标出)，四个驱动单元与显示面板1的亚像素的四种颜色一一对应，每个驱动单元用于驱动相应颜色的亚像素的显示单元处于亮态或暗态。其中，四个驱动单元的结构均可以相同，示例的，请参考图5，其示出了本发明实施例提供的一种驱动单元的结构示意图，如图5所示，驱动单元包括输入模块21和存储模块22，输入模块21分别与时钟信号输入端SCK、数据信号输入端S和存储模块22连接，存储模块22与显示面板1的显示单元连接，具体可以是与该驱动单元相应颜色的亚像素的显示单元连接，输入模块21和存储模块22还与复位信号端RST(图5中未示出)连接。该输入模块21被配置为在来自时钟信号输入端SCK的时钟信号的作用下，将来自数据信号输入端S的串行数据信号转换成并行数据信号传输至存储模块22。存储模块22被配置为存储该并行数据信号，根据来自输入模块21的并行数据信号，驱动显示单元处于亮态或暗态。输入模块21和存储模块22还被配置为根据来自复位信号端RST的复位信号进行复位。

示例的，请参考图6，其示出了本发明实施例提供的另一种驱动单元的结构示意图，如图6所示，输入模块21可以包括k个(图6中未标出)第一D触发器211，存储模块22可以包括k个第二D触发器221，k个第一D触发器211与k个第二D触发器221一一对应。每个第一D触发器211的第一输入端(图6中未标出)与时钟信号输入端SCK连接，第一个第一D触发器211的第二输入端(图6中未标出)与数据信号输入端S连接，第i个第一D触发器211的输出端(图6中未标出)与第i+1个第一D触发器211的第二输入端(图6中未标出)连接，1≤i<k，k>1，i和k为整数。每个第二D触发器221的第一输入端(图6中未标出)与使能信号端EN连接，每个第一D触发器211的输出端(图6中未标出)与相应的第二D触发器221的第二输入端(图6中未标出)连接，每个第二D触发器221的输出端(图6中未标出)与显示单元(图6中未示出)连接，例如，每个第二D触发器221的输出端通过一条数据线13与一列显示单元连接。可选的，如图6所示，输入模块21还包括一个非门212，每个第二D触发器221的第一输入端通过该非门与使能信号端EN连接。可选的，上述每个D触发器(第一D触发器和第二D触发器的统称)还与复位信号端(图中未标出)，每个D触发器可以根据复位信号端传输的复位信号进行复位。

需要说明的是，在本发明实施例中，数据信号输入端S输入至驱动单元的数据信号为串行数据信号，结合图6容易知道，输入模块21实际上是由k个第一D触发器211构成的移位寄存器，存储模块22实际上是由k个第二D触发器221构成的k个锁存器，移位寄存器可以来自时钟信号输入端SCK的时钟信号(又称同步时钟信号或同源时钟信号，同源时钟信号指的是通常由一个锁向环路或者延迟锁相环路产生的相位不变的时钟信号)的作用下，将来自数据信号输入端S的串行数据信号转换成并行数据信号传输至锁存器，锁存器可以对移位寄存器传输的并行数据信号进行锁存，并且能够以来自使能信号端EN的使能信号为刷新时钟，更新该锁存器锁存的并行数据信号并将更新后的并行数据信号传输至显示单元，以驱动显示单元处于亮态或暗态。其中，每刷新一次，锁存器根据该更新后的并行数据信号驱动一行显示单元。

根据以上描述容易理解，在本发明实施例中，驱动单元可以接收来自时钟信号输入端SCK的时钟信号，来自使能信号端EN的使能信号，来自复位信号端RST的收复位信号，以及来自数据信号输入端S的数据信号，并通过输出端(也即是第二D触发器的输出端)向显示单元输出数据信号。请参考图7，其示出了本发明实施例提供的一种驱动单元的时序图，该图7以红色对应的驱动单元的时序图为例进行说明，其中，RST表示复位信号端，OUT(R)表示输出端。如图7所示，在来自时钟信号输入端SCK的时钟信号的作用下，驱动单元的输出端OUT(R)向显示单元输入数据信号，该数据信号包括按照时钟信号输入端SCK输入的时钟信号分布的数据D1、D2、D3、D4…D_N-3、D_N-2、D_N-1和D_N，D1、D2、D3、D4…D_N-3、D_N-2、D_N-1和D_N中的每个数据对应时钟信号的一个上升沿。其中，在使能信号端EN的使能信号的上升沿到来时，驱动单元更新数据并向显示单元输入包含更新后的数据的数据信号，由图7可知，数据D3、D4…D_N-3、D_N-2、D_N-1为更新后的数据。需要说明的是，图7是以红色对应的驱动单元的时序图为例进行说明，其余三种颜色对应的驱动单元的时序图与此类似，在此不再赘述。

请参考图8，其示出了本发明实施例提供的一种栅极驱动电路22的时序图，GCK表示输入至栅极驱动电路22的时钟信号，EN1表示输入至栅极驱动电路22的使能信号，G1-1表示输入至显示面板1的第一行显示单元的开关信号(也即是栅极信号)，G1-2表示输入至显示面板1的第二行显示单元的开关信号，G1-3表示输入至显示面板1的第三行显示单元的开关信号，G1-4表示输入至显示面板1的第四行显示单元的开关信号，G2-1表示输入至显示面板1的第五行显示单元的开关信号，G2-2表示输入至显示面板1的第六行显示单元的开关信号，在时钟信号和使能信号的作用下，第一至六行显示单元依次开启。

可选的，在本发明实施例中，上述显示装置还包括处理单元(图中未示出)，上述数据信号输入端S可以位于该处理单元上(也即是上述数据信号输入端S为该处理单元的输出端)，处理单元被配置为根据显示面板1的各个亚像素的待显示灰度值，确定该亚像素的各个显示单元的数据信号，并通过数据信号输入端向驱动电路2传输显示面板1的各个显示单元的数据信号。相应的，该驱动电路2被配置为根据处理单元传输的显示面板1的各个显示单元的数据信号，向显示面板1的每个显示单元输入相应的数据信号。此外，上述时钟信号输入端SCK、使能信号端EN、复位信号端RST以及用于向栅极芯片提供信号的端口均可以位于处理单元上，这样一来，可以避免时序控制器的使用。传统技术中，时钟信号、控制信号等相关信号均是通过LVDS接口或MIPI传输至驱动电路的，LVDS接口或MIPI的成本较高，而在本发明实施例中，数据信号输入端S、时钟信号输入端SCK、使能信号端EN和复位信号端RST均为低速接口，也即是，在本发明实施例中，时钟信号、控制信号等相关信号均是通过低速接口传输至驱动电路的，低速接口的成本较低，因此，相较于传统技术，本发明实施例提供的方案可以降低显示装置的成本。

进一步的，当w＝4时，该处理单元被配置：将每个亚像素的待显示灰度值转换成3比特的二进制数值，基于该二进制数值确定该亚像素的各个显示单元的数据信号值，根据该亚像素的各个显示单元的数据信号值，确定该亚像素的各个显示单元的数据信号。其中，在每个亚像素中，第一显示单元的数据信号值为P1，三个第二显示单元的数据信号值分别为P2、P3和P4，P1、P2、P3和P4满足下述关系式：P1＝G％2；P2＝(g₂&g₃)？1:0；P3＝(g₃)？1:0；P4＝(g₂|g₃)？1:0；其中，G表示亚像素的待显示灰度值，％表示取余，&表示逻辑与，|表示逻辑或，g₂表示二进制数值的中位数值，g₃表示二进制数值的高位数值，P2＝(g₂&g₃)？1:0表示在g₂&g₃为真时P2＝1，在g₂&g₃为假时P2＝0，P3＝(g₃)？1:0表示在g₃为真时P3＝1，在g₃为假时P3＝0，P4＝(g₂|g₃)？1:0表示在(g₂|g₃)为真时P4＝1，在(g₂|g₃)为假时P4＝0。在本发明实施例中，假设P4、P3、P2组成3比特二进制数，且P4、P3、P2的位数依次降低，则在P4有效(也即是P4＝1)，P2有效(也即是P2＝1)。

需要说明的是，当数据信号值为1(也即是有效)时，相应的显示单元处于亮态，当数据信号值为0(也即是无效)时，相应的显示单元处于暗态，例如，当P1＝1时，第一显示单元处于亮态，当P1＝0时，第一显示单元处于暗态。在本发明实施例中，由于驱动显示单元处于亮态或暗态的数据信号为由1和0构成的并行数据信号，因此，本发明实施例所涉及的驱动显示单元处于亮态或暗态的算法可以称为布尔算法。此外，在每个亚像素中，w-1个(例如三个)第二显示单元的发光亮度相等，任一第二显示单元的发光亮度为第一显示单元的发光亮度的二倍，因此第一显示单元的发光亮度相对较低，第二显示单元的发光亮度相对较高，因此本发明实施例可以通过驱动第一显示单元处于亮态或暗态，对相应的亚像素(也即是该第一显示单元所属的亚像素)的发光亮度进行微调。

本发明实施例提供的显示装置中，每个像素包括四个亚像素，每个亚像素包括w个显示单元，可以通过控制每个像素的不同显示单元的亮暗态来对该像素进行灰度调节。可选的，当w＝4时，在本发明实施例中，每个像素具有512级灰阶，本发明实施例对每个像素的512级灰阶进行说明如下：

在每个亚像素的四个显示单元中，三个第二显示单元的发光亮度相同，可以通过控制该三个第二显示单元的亮暗态来使该亚像素具有8(8＝2³，2表示每个第二显示单元的状态数量，3表示第二显示单元的数量)种发光亮度，因此该亚像素具有8级灰阶，由于每个像素包括三个彩色亚像素(也即是红色亚像素、绿色亚像素和蓝色亚像素)和一个白色亚像素，可以通过控制该三个彩色亚像素的发光亮度使该像素具有512(512＝8³，8表示该像素的每个亚像素的灰阶数量，3表示彩色亚像素的数量)种发光亮度，因此，该像素具有512级灰阶。示例的，请参考图9，其示出了本发明实施例提供的一种亚像素的8级灰阶的示意图，该图9以亚像素为红色亚像素为例对亚像素的8级灰阶进行说明。其中，被斜线填充的显示单元的数据信号值为1(也即是P＝1)，该显示单元处于亮态，未被斜线填充的显示单元数据信号值为0(也即是P＝0)，该显示单元处于暗态，其中，对于显示单元R1而言P＝P1，对于显示单元R2而言P＝P2，对于显示单元R3而言P＝P3，对于显示单元R4而言P＝P4。如图9所示，对于一个亚像素(也即是红色亚像素)而言，数据信号值P1、P2、P3和P4存在8种组合方式，每种组合方式对应一级灰阶，因此，该亚像素具有8级灰阶，该8级灰阶为灰阶L0～L7。

需要说明的是，目前主流的亚像素通常具有256级灰阶，本发明实施例提供的亚像素具有8级灰阶，本发明实施例提供的亚像素的8级灰阶与目前的亚像素的256级灰阶可以对应，以提高本发明与传统技术的兼容性。其中，可以通过一定的算法将目前的亚像素的256级灰阶转换成本发明实施例提供的方案的8级灰阶。示例的，本发明实施例提供的亚像素具有8级灰阶与目前的亚像素的256级灰阶可以具有如下表1所示的对应关系：

表1

本发明实施例提供的亚像素灰阶	目前的亚像素的灰阶
		L0	L0～L31
L1	L32～L63
		L2	L64～L95
L3	L96～L127
		L4	L128～L159
L5	L160～L191
		L6	L192～L223
L7	L224～L255

可选的，如图2所示，本发明实施例提供的显示装置还可以包括：柔性印刷电路板3，驱动电路2通过柔性印刷电路板3分别与数据信号输入端S、使能信号端EN、时钟信号端SCK和复位信号端RST连接，各个信号端通过柔性印刷电路板3向驱动电路2传输相应的信号。需要说明的是，在本发明实施例中，上述栅极驱动电路22可以为栅极芯片或者阵列基板行驱动(Gate Driver on Array，GOA)电路，当栅极驱动电路22为GOA电路时，本发明实施例提供的方案可以避免芯片的使用。

综上所述，本发明实施例提供的显示装置，每个亚像素包括一个第一显示单元和w-1个第二显示单元，w-1个第二显示单元的发光亮度相等，第二显示单元的发光亮度为第一显示单元的发光亮度的二倍，驱动电路可以根据数据信号输入端传输的数字信号向显示单元输入数字信号，以驱动显示单元处于亮态或暗态，传输至驱动电路的数据信号和驱动电路向显示单元输入的数据信号均为数字信号，因此驱动电路无需对信号进行数模转换，可以避免数模转换器的使用，从而可以简化驱动电路的结构，降低功耗。此外，由于驱动电路根据数字信号驱动显示单元处于亮态或暗态，可以避免噪声的引入，从而避免显示单元的发光失真，该驱动电路的可靠性较高。本发明实施例提供的方案可以大大减小显示装置的成本和功耗，且具有较高的可靠性，适用于手机、穿戴设备等对功耗和成本要求较高的产品。

本发明实施例提供的显示装置可以应用于下文所述的驱动方法，本发明实施例中各个部分的工作流程和工作原理可以参见下文各实施例中的描述。

如图10所示，本发明实施例提供一种显示装置的驱动方法，该驱动方法应用于上述实施例提供的显示装置。该方法包括如下步骤：

步骤101、处理单元根据显示面板的各个亚像素的待显示灰度值，确定亚像素的各个显示单元的数据信号。

处理单元可以确定显示面板的各个亚像素的待显示灰度值，并对各个亚像素的待显示灰度值进行一定运算后，确定该亚像素中的各个显示单元的数据信号，该数据信号包含数据信号值，该数据信号值可以为0或1，0表示数据信号值无效，1表示数据信号值有效。由于数据信号值可以为0或1，因此该数据信号值也称为布尔值。

其中，如图11所示，其示了本发明实施例提供的一种处理单元根据显示面板的各个亚像素的待显示灰度值，确定亚像素的各个显示单元的数据信号的方法流程图，该方法包括如下步骤：

子步骤1011、处理单元将亚像素的待显示灰度值转换成3比特的二进制数值。

可选的，处理单元可以存储亚像素的灰度值与二进制数值的转换关系，根据亚像素的待显示灰度值和该转换关系，将亚像素的待显示灰度值转换成3比特的二进制数值。该亚像素的灰度值与二进制数值的转换关系可以是转换关系表，且该转换关系可以是处理单元预先建立的。

子步骤1012、处理单元基于待显示灰度值和二进制数值确定亚像素的各个显示单元的数据信号值。

可选的，处理单元存储有同一亚像素中的各个显示单元对应的转换关系式，处理单元可以基于该亚像素的待显示灰度值和相应的3比特的二进制数值，根据各个显示单元对应的转换关系式，确定亚像素的各个显示单元的数据信号值。其中，在每个亚像素中，第一显示单元的数据信号值为P1，三个第二显示单元的数据信号值分别为P2、P3和P4，P1、P2、P3和P4满足下述转换关系式，该转换关系式也即是该亚像素的各个显示单元的转换关系式：P1＝G％2；P2＝(g₂&g₃)？1:0；P3＝(g₃)？1:0；P4＝(g₂|g₃)？1:0；G表示亚像素的待显示灰度值，％表示取余，&表示逻辑与，|表示逻辑或，g₂表示二进制数值的中位数值，g₃表示二进制数值的高位数值，P2＝(g₂&g₃)？1:0在g₂&g₃为真时P2＝1，在g₂&g₃为假时P2＝0，P3＝(g₃)？1:0表示在g₃为真时P3＝1，在g₃为假时P3＝0，P4＝(g₂|g₃)？1:0表示在(g₂|g₃)为真时P4＝1，在(g₂|g₃)为假时P4＝0。

子步骤1013、处理单元根据亚像素的各个显示单元的数据信号值，确定亚像素的各个显示单元的数据信号。

其中，各个显示单元的数据信号携带相应的数据信号值。

步骤102、处理单元通过数据信号输入端向驱动电路传输显示面板的各个显示单元的数据信号。

其中，数据信号输入端位于处理单元上，该数据信号输入端可以为该处理单元的输出端。处理单元向驱动电路传输的数据信号为数字信号。

步骤103、驱动电路根据处理单元传输的数据信号，向显示面板的每个显示单元输入数据信号，以驱动显示单元处于亮态或暗态。

其中，处理单元传输至驱动电路的数据信号和驱动电路向显示单元输入的数据信号均为数字信号。该驱动电路根据数据信号输入端传输的数据信号，向显示单元输入数据信号的过程可以包括：驱动电路根据处理单元传输的显示面板的各个显示单元的数据信号，向显示单元输入相应的数据信号。

驱动电路根据处理单元传输的数据信号，向该显示单元输入数据信号，当该数据信号携带的数据信号值为(也即是有效)1时，驱动电路驱动该显示单元处于亮态，当该数据信号携带的数据信号值为0(也即是无效)时，驱动电路驱动该显示单元处于暗态。例如，当P1＝1时，驱动电路驱动第一显示单元处于亮态，当P1＝0时，驱动电路驱动第一显示单元处于暗态。

在本发明实施例中，该驱动电路可以包括输入模块和存储模块，输入模块分别与时钟信号输入端、数据信号输入端和存储模块连接，存储模块与显示面板的每个显示单元连接。如图12所示，其示出了本发明实施例提供的一种驱动电路根据处理单元传输的数据信号驱动显示单元处于亮态或暗态的方法流程图，该方法可以包括如下步骤：

子步骤1031、输入模块在来自时钟信号输入端的时钟信号的作用下，将来自数据信号输入端的串行数据信号转换成并行数据信号传输至存储模块。

其中，来自数据信号输入端的串行数据信号也即是处理单元传输至驱动电路的数据信号，该数据信号为数字信号，输入模块可以将该串行数据信号转换成并行数据信号传输至存储模块。

子步骤1032、存储模块根据来自输入模块的并行数据信号，驱动显示单元处于亮态或暗态。

其中，存储模块可以对来自输入模块的并行数据信号进行锁存并输出，且该存储模块可以与使能信号端连接，并在该使能信号端的使能信号的作用下(即当使能信号端的使能信号上升沿到来时)，将其锁存的并行信号数据更新，并通过数据线将更新后的并行数据信号传输至显示单元，进而驱动该显示单元处于亮态或暗态。

综上所述，本发明实施例提供的显示装置的驱动方法，由于处理单元根据显示面板的各个显示单元的待显示灰度值确定亚像素的各个显示单元的数据信号并传输至驱动电路，驱动电路根据各个显示单元的数据信号驱动各个显示单元处于亮态或者暗态，处理单元传输至驱动电路的数据信号和驱动电路驱动显示单元的数据信号均为数字信号，因此驱动电路无需对信号进行数模转换，可以避免数模转换器的使用，从而可以简化驱动电路的结构，降低功耗。此外，由于驱动电路根据数字信号驱动显示单元处于亮态或暗态，可以避免噪声的引入，从而避免显示单元的发光失真，该驱动电路的可靠性较高。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：显示面板和驱动电路；

所述显示面板包括多个像素，每个所述像素包括至少两个亚像素，每个所述亚像素包括相邻的w个显示单元，每个所述显示单元具有亮态或暗态，在每个所述亚像素中：所述w个显示单元包括一个第一显示单元和w-1个第二显示单元，在所述w个显示单元均处于亮态时，所述w-1个第二显示单元的发光亮度相等，任一所述第二显示单元的发光亮度为所述第一显示单元的发光亮度的二倍，w≥3，且所述w为整数；

所述驱动电路分别与数据信号输入端和所述显示面板的每个所述显示单元连接，所述驱动电路被配置为根据所述数据信号输入端传输的数据信号的驱动电压以数字信号的电压形式驱动所述显示单元处于亮态或暗态，所述数据信号输入端传输至所述驱动电路的所述数据信号和所述驱动电路向所述显示单元输入的所述数据信号均为数字信号。

2.根据权利要求1所述的显示装置，其特征在于，

所述显示单元呈矩形，所述w-1个第二显示单元的面积相等，任一所述第二显示单元的面积为所述第一显示单元的面积的二倍。

3.根据权利要求2所述的显示装置，其特征在于，

每个所述亚像素中的所述w个显示单元沿栅线扫描方向依次排布，每个所述像素中的所述至少两个亚像素沿数据线扫描方向依次排布。

4.根据权利要求3所述的显示装置，其特征在于，任意相邻的两个所述亚像素的所述显示单元排布形成的图形为中心对称图形。

5.根据权利要求1所述的显示装置，其特征在于，

所述驱动电路包括输入模块和存储模块，所述输入模块分别与时钟信号输入端、所述数据信号输入端和所述存储模块连接，所述存储模块与所述显示单元连接，

所述输入模块被配置为在来自所述时钟信号输入端的时钟信号的作用下，将来自所述数据信号输入端的串行数据信号转换成并行数据信号传输至所述存储模块；

所述存储模块被配置为存储所述并行数据信号，并根据所述并行数据信号，驱动所述显示单元处于亮态或暗态。

6.根据权利要求5所述的显示装置，其特征在于，

所述输入模块包括k个第一D触发器，所述存储模块包括k个第二D触发器，所述k个第一D触发器与所述k个第二D触发器一一对应；

每个所述第一D触发器的第一输入端与所述时钟信号输入端连接，第一个所述第一D触发器的第二输入端与所述数据信号输入端连接，第i个所述第一D触发器的输出端与第i+1个所述第一D触发器的第二输入端连接，1≤i<k，k>1，且所述i和所述k均为整数；

每个所述第二D触发器的第一输入端与使能信号端连接，每个第二D触发器的第二输入端与相应的所述第一D触发器的输出端连接，每个所述第二D触发器的输出端与所述显示单元连接。

7.根据权利要求1至6任一所述的显示装置，其特征在于，所述显示装置还包括：处理单元，所述数据信号输入端位于所述处理单元上，

所述处理单元被配置为根据所述显示面板的各个所述亚像素的待显示灰度值，确定所述亚像素的各个所述显示单元的数据信号，并通过所述数据信号输入端向所述驱动电路传输所述显示面板的各个所述显示单元的数据信号；

所述驱动电路被配置为根据所述处理单元传输的所述显示面板的各个所述显示单元的数据信号，向所述显示面板的每个所述显示单元输入相应的数据信号。

8.根据权利要求7所述的显示装置，其特征在于，w＝4，

所述处理单元被配置：

将所述亚像素的待显示灰度值转换成3比特的二进制数值；

基于所述待显示灰度值和所述二进制数值确定所述亚像素的各个所述显示单元的数据信号值；

根据所述亚像素的各个所述显示单元的数据信号值，确定所述亚像素的各个所述显示单元的数据信号；

其中，在每个所述亚像素中，所述第一显示单元的数据信号值为P1，所述三个第二显示单元的数据信号值分别为P2、P3和P4，所述P1、所述P2、所述P3和所述P4满足下述关系式：

P1＝G％2；

P2＝(g₂&g₃)？1:0；

P3＝(g₃)？1:0；

P4＝(g₂|g₃)？1:0；

所述G表示所述亚像素的待显示灰度值，％表示取余，&表示逻辑与，|表示逻辑或，g₂表示所述二进制数值的中位数值，g₃表示所述二进制数值的高位数值，P2＝(g₂&g₃)？1:0表示在g₂&g₃为真时P2＝1，在g₂&g₃为假时P2＝0，P3＝(g₃)？1:0表示在g₃为真时P3＝1，在g₃为假时P3＝0，P4＝(g₂|g₃)？1:0表示在g₂|g₃为真时P4＝1，在g₂|g₃为假时P4＝0。

9.根据权利要求1至6任一项所述的显示装置，其特征在于，每个所述像素包括阵列排布的四个所述亚像素。

10.一种显示装置的驱动方法，其特征在于，用于权利要求1至9任一项所述的显示装置，所述显示装置包括显示面板和驱动电路，所述显示面板包括多个像素，每个所述像素包括至少两个亚像素，每个所述亚像素包括相邻的w个显示单元，所述w个显示单元包括一个第一显示单元和w-1个第二显示单元，w≥3，且所述w为整数，所述驱动电路分别与数据信号输入端和所述显示面板的每个显示单元连接，所述方法包括：

所述驱动电路根据所述数据信号输入端传输的数据信号，向所述显示面板的每个所述显示单元输入数据信号，以驱动所述显示单元处于亮态或暗态，所述数据信号输入端传输至所述驱动电路的所述数据信号和所述驱动电路向所述显示单元输入的所述数据信号均为数字信号。

Images