CN109946585A - 检查装置、图像感测装置、电子设备和运输设备 - Google Patents

检查装置、图像感测装置、电子设备和运输设备 Download PDF

Info

Publication number
CN109946585A
CN109946585A CN201811545586.4A CN201811545586A CN109946585A CN 109946585 A CN109946585 A CN 109946585A CN 201811545586 A CN201811545586 A CN 201811545586A CN 109946585 A CN109946585 A CN 109946585A
Authority
CN
China
Prior art keywords
level
circuit
signal
bist
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811545586.4A
Other languages
English (en)
Other versions
CN109946585B (zh
Inventor
岩尾幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN109946585A publication Critical patent/CN109946585A/zh
Application granted granted Critical
Publication of CN109946585B publication Critical patent/CN109946585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R11/00—Arrangements for holding or mounting articles, not otherwise provided for
    • B60R11/04—Mounting of cameras operative during drive; Arrangement of controls thereof relative to the vehicle
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V20/00—Scenes; Scene-specific elements
    • G06V20/50—Context or environment of the image
    • G06V20/56—Context or environment of the image exterior to a vehicle by using sensors mounted on the vehicle
    • G06V20/58—Recognition of moving objects or obstacles, e.g. vehicles or pedestrians; Recognition of traffic objects, e.g. traffic signs, traffic lights or roads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5604—Display of error information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Mechanical Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及检查装置、图像感测装置、电子设备和运输设备。检查装置包括：多个BIST电路，各BIST电路被配置为比较从检查目标电路输出的测试图案与期望值并且输出指示比较结果的信号；以及被配置为通过对从多个BIST电路输出的指示比较结果的多个信号执行逻辑运算来产生一个信号的合成单元。合成单元包含分别被配置为执行检测固定故障的电平检查的多个电平检查电路。多个BIST电路中的各BIST电路连接到多个电平检查电路中的相应的一个。

Description

检查装置、图像感测装置、电子设备和运输设备
技术领域
本发明涉及检查装置、图像感测装置、电子设备和运输设备。
背景技术
存在为了检查存储器使用BIST(内置自测试)电路的方法。BIST电路将测试图案存储在存储器中，并且通过将从存储器读出的值与期望值进行比较来确定是否存在故障。日本专利公开No.6-194421公开了当多个存储器被设定为检查目标时通过使用一个BIST电路依次检查这些存储器的技术。
发明内容
当对多个检查目标电路布置一个BIST电路时，由于需要依次执行检查，因此检查时间延长。本发明的方面缩短通过使用该BIST电路检查多个检查目标电路所花费的时间。
根据实施例，提供一种检查装置，该检查装置包括：多个BIST电路，各BIST电路被配置为比较从检查目标电路输出的测试图案与期望值并且输出指示比较结果的信号；以及，合成单元，被配置为通过对从所述多个BIST电路输出的指示比较结果的多个信号执行逻辑运算来产生一个信号，其中，合成单元包含分别被配置为执行检测固定故障的电平检查的多个电平检查电路，以及所述多个BIST电路中的各BIST电路连接到所述多个电平检查电路中的相应的一个。
从(参照附图)对示例性实施例的以下描述，本发明的其它特征将变得清晰。
附图说明
图1是根据第一实施例的图像感测装置的例子的示意图；
图2是表述根据第一实施例的来自列存储器的BIST电路的路径的例子的示意图；
图3是根据第一实施例的来自BIST电路的结果合成单元的例子的示意图；
图4是根据第一实施例的结果合成单元的例子的电路图；
图5是用于解释根据第一实施例的BIST电路的操作例子的流程图；
图6是用于解释根据第一实施例的结果合成单元的操作例子的流程图；
图7是用于解释根据第一实施例的总体检查装置的操作例子的流程图；
图8是根据第一实施例的电平检查和BIST检查指示“通过”结果的情况的定时图；
图9是根据第一实施例的BIST检查指示“失败”结果的情况的定时图；
图10是根据第一实施例的连接到BIST电路的节点固定于高电平处的固定故障的情况的定时图；
图11是根据第一实施例的连接到BIST电路的节点固定于低电平处的固定故障的情况的定时图；
图12是用于解释根据第一实施例的图像感测装置的操作例子的流程图；
图13是表示根据第二实施例的来自检查电路的单个合成单元的例子的示意图；
图14是根据另一实施例的设备的例子的示意图；
图15A和图15B是根据其它实施例的运输设备的例子的示意图。
具体实施方式
下面将参照附图描述本发明的实施例。贯穿各个实施例，对于相同的组件使用相同的附图标记，并且将省略其重复描述。可以适当地改变和组合实施例。本发明的一些实施例与被配置为执行BIST检查和电平检查的检查装置有关。BIST检查是用于通过使用测试图案检测检查目标电路中的故障的检查。电平检查是用于检测指示BIST检查的结果的信号所输出到的节点中的固定故障的检查。以下将例示这种检查装置被安装于图像感测装置中的情况。
<第一实施例>
将参照图1的框图，描述根据这个第一实施例的图像感测装置1的概要。图像感测装置1包括控制单元2、垂直扫描单元3、像素部分4、列电路5、水平扫描单元6、信号输出单元7、结果合成单元8和CPU 9。各控制单元2根据诸如来自CPU 9的同步信号的控制信号以及诸如操作模式的设定信号操作。像素部分4包括其中多个像素被布置为形成多个行和多个列的像素阵列。在本说明书中，行方向表示各图中的水平方向(横向方向)，列方向表示图中的垂直方向(纵向方向)。
垂直扫描单元3根据来自各控制单元2的控制信号执行像素部分4的读出扫描和电子快门扫描操作。各个列电路5包括放大电路、模拟/数字(AD)转换电路和列存储器51。列电路5通过放大电路放大来自像素部分4的信号，通过AD转换电路对放大的信号执行AD转换，并且将转换的信号作为数字信号保持在列存储器51中。由此，列存储器51存储来自像素部分4的像素阵列的信号。图像感测装置1包括两个列电路5，并且，例如，来自像素部分4的奇数列中的各像素的信号被供给到一个列电路5，并且来自像素部分4的偶数列中的各像素的信号被供给到另一个列电路5。在BIST检查时，各个控制单元2向相应的列电路5的列存储器51供给测试图案。
各个水平扫描单元6从相应的控制单元2接收控制信号，并且依次扫描和输出保持在相应的列电路5的列存储器51中的信号。图像感测装置1包括与两个列电路5相对应的两个水平扫描单元6。各个信号输出单元7包括数字处理单元、BIST电路71和72、并行/串行转换电路以及诸如LVDS(低电压差分信令)的输出电路等。信号输出单元7对从相应的水平扫描单元6输出的信号执行数字处理，并将经处理的信号作为串行数据输出到图像感测装置1的外部。对应于两个水平扫描单元6，图像感测装置1包括两个信号输出单元7。一个信号输出单元7包括BIST电路71，并且另一个信号输出单元7包括BIST电路72。在下面的描述中，除非另有说明，与BIST电路71有关的描述类似地适用于BIST电路72。虽然在本实施例中图像感测装置1包括两个BIST电路71和72，但是BIST电路的数量不限于此，并且图像感测装置1包括多个BIST电路。
结果合成单元8通过对指示BIST电路71和72的检查结果的多个信号执行逻辑运算，产生一个信号。结果合成单元8可以包含于另一电路中。检查电路由多个BIST电路71和72以及结果合成单元8形成。CPU 9控制整个图像感测装置。CPU 9可以被布置于安装图像感测装置1的图像感测系统(例如，照相机)中，即，被布置于图像感测装置1的外部。各个列电路5可以不具有AD转换功能，并且例如，可以将图像感测装置1形成为使得在图像感测装置1的外部执行AD转换。在这种情况下，水平扫描单元6和信号输出单元7的布置适当地改变以与模拟信号处理兼容。控制单元2、垂直扫描单元3、水平扫描单元6、信号输出单元7和结果合成单元8中的每一个可以由电路形成。由此，各控制单元2可以被称为控制电路。
将参照图2的框图，更详细地描述BIST电路71和72以及结果合成单元8。BIST电路71包括电平输出单元711和通过/失败确定单元712。BIST电路72包括电平输出单元721和通过/失败确定单元722。结果合成单元8包括电平检查单元81和82以及AND电路83。电平输出单元711和通过/失败确定单元712中的每一个经由节点n01向电平检查单元81供给检查结果信号nfail1。电平输出单元721和通过/失败确定单元722中的每一个经由节点n02向电平检查单元82供给检查结果信号nfail2。检查结果信号nfail1和nfail2表示BIST检查中的BIST检查结果，并且是电平检查中的两种类型的电平的信号。电平检查单元81向AND电路83供给对应于输入检查结果信号nfail1的电平的信号。电平检查单元82向AND电路83供给对应于输入检查结果信号nfail2的电平的信号。AND电路83向节点n03输出从电平检查单元81和电平检查单元82的输出获得的逻辑积作为检查结果信号nfail。
当BIST电路71要执行BIST检查时，控制单元2通过控制列电路5在列存储器51中写入测试图案的检查值。控制单元2读出列存储器51的检查值，并且，通过控制水平扫描单元6，将该值供给到信号输出单元7的通过/失败确定单元712。通过/失败确定单元712基于检查值确定各测试图案是否指示“通过”或“失败”结果，并且将确定结果供给到电平检查单元81。在下面的例子中，通过/失败确定单元712在确定结果是“通过”时将检查结果信号nfail1的电平设定为高，并且在结果是“失败”时将检查结果信号nfail1设定为低。电平检查单元81在已输入高检查结果信号时输出高电平信号，并且在已输入低检查结果信号时输出低电平信号。当BIST电路72要执行BIST检查时，这是相同的。由此，如果两个BIST电路71和72的确定结果均指示“通过”，则检查结果信号nfail被设定为高电平，并且，如果确定结果中的至少一个是“失败”，则检查结果信号nfail被设定为低电平。
将参照图3的框图，详细描述电平输出单元711和721以及电平检查单元81和82。根据本实施例的检查装置执行电平检查。更具体地说，在电平检查中，将执行用于检测将BIST电路71和72连接到结果合成单元8的多个节点n01和n02中的固定故障的检查。固定故障是电路或者元件的输入端子或元件的输出端子固定于高电平(逻辑值“1”)或低电平(逻辑值“0”)的状态。电平输出单元711包括第一电平输出单元7111和第二电平输出单元7112。在电平检查中，第一电平输出单元7111将第一电平信号输出到连接到自身的节点n01，并且，第二电平输出单元7112将第二电平信号输出到连接到自身的节点n01。以这种方式，电平输出单元711输出不同电平的多个信号以供检查。在下面的例子中，假定第一电平信号的电平高且第二电平信号的电平低。
电平检查单元81包括第一电平检查单元811和第二电平检查单元812，以确定是否已经从节点n01供给两种类型的电平的信号。第一电平检查单元811在供给到电平检查单元81的信号的电平是第一电平时保持高电平信号，否则保持低电平信号。第二电平检查单元812在供给到电平检查单元81的信号的电平是第二电平时保持高电平信号，否则保持低电平信号。在电平检查中，当第一电平检查单元811和第二电平检查单元812均保持在高电平时，电平检查单元81向节点n88供给指示“通过”的电平的信号(以下，称为高电平信号)作为电平检查的结果。否则，电平检查单元81向节点n88供给指示“失败”的电平的信号(以下，称为低电平信号)。
电平输出单元721包括第一电平输出单元7211和第二电平输出单元7212，并且以与电平输出单元711相同的方式操作。电平检查单元82包括第一电平检查单元821和第二电平检查单元822，并且以与电平检查单元81相同的方式操作。
来自电平检查单元81的输出经由节点n88被供给到AND电路83的输入端子中的一个，并且，来自电平检查单元82的输出经由节点n89被供给到AND电路83的另一个输入端子。由此，当节点n01的电平检查结果和节点n02的电平检查结果均指示“通过”时，结果合成单元8将要输出到节点n03的检查结果信号nfail设定为指示“通过”的电平的信号(以下，称为高电平信号)。当检查结果中的至少一个是“失败”时，结果合成单元8将要输出到节点n03的检查结果信号nfail设定为指示“失败”的电平的信号(以下，称为低电平信号)。
将参照图4的框图，描述结果合成单元8的更具体的布置例子。电平检查单元81除了上述第一电平检查单元811和第二电平检查单元812之外，还包括AND电路813和816以及FF 814和817。AND电路813的两个输入端子分别连接到节点n01和节点04。如上所述，检查结果信号nfail1被供给到节点n01。检查开始信号bist_start被供给到节点N04。检查开始信号bist_start是指示电平检查和BIST检查的开始的信号。检查开始信号bist_start的电平在这些检查操作要开始时从低变为高，并且在这些检查操作要结束时从高变为低。AND电路813的输出端子连接到FF 814的输入端子。FF 814的输出端子连接到节点N815。
第一电平检查单元811包括OR电路8111和FF 8112。OR电路8111的一个输入端子连接到节点n815，并且另一个输入端连接到节点n8113。OR电路8111的输出端子连接到FF8112的输入端子。FF 8112的输出端子连接到节点n8113。
第二电平检查单元812包括AND电路8121、OR电路8122和FF8123。AND电路8121的一个输入端子经由NOT电路连接到节点n815，并且另一个输入端子连接到节点n8113。OR电路8122的一个输入端子连接到AND电路8121的输出端子，并且另一个输入端子连接到节点n8124。OR电路8122的输出端子连接到FF 8123的输入端子。FF8123的输出端子连接到节点n8124。
AND电路816的一个输入端子连接到节点n815，并且另一个输入端子连接到节点n8124。AND电路816的输出端子连接到FF 817的输入端子。FF 817的输出端子连接到节点n88。
除了上述的第一电平检查单元821和第二电平检查单元822以外，电平检查单元82还包括AND电路823和826以及FF 824和827。电平检查单元82的元件之间的连接与电平检查单元81的元件之间的连接相同。第一电平检查单元821包括OR电路8211和FF 8212。第一电平检查单元821的元件之间的连接与第一电平检查单元811的元件之间的连接相同。第二电平检查单元822包括AND电路8221、OR电路8222和FF 8223。第二电平检查单元822的元件之间的连接与第二电平检查单元812的元件之间的连接相同。结果合成单元8可以通过逻辑测试(扫描测试)检测在FF 814与节点n03之间以及在FF 824与节点n03之间出现的固定故障。通过执行电平检查，可以检测AND电路813和823中的故障。
将参照图5的流程图，描述执行电平检查和BIST检查时的BIST电路71的操作例子。BIST电路72也执行相同的操作。在BIST电路72的操作中，图5的流程图所示的信号nfail1被信号nfail2代替。BIST电路71在步骤S11～S14中执行电平检查的操作，并且在电平检查完成之后在步骤S15中执行用于BIST检查的操作。
在步骤S11中，电平输出单元711输出低电平的检查结果信号nfail1。在步骤S12中，电平输出单元711在M个周期期间(M是1或更大的整数)输出高电平的检查结果信号nfail1。更具体地说，步骤S12由步骤S121～S124形成。在步骤S121中，由电平输出单元711将预先设定的周期次数M代入回路变量Loop中。在步骤S122中，电平输出单元711输出高电平的检查结果信号nfail1。在步骤S123中，电平输出单元711将回路变量Loop的值减小1。在步骤S124中，电平输出单元711确定回路变量Loop的值是否为0。如果回路变量Loop为0(在步骤S124中为“是”)，则电平输出单元711使处理前进到步骤S131。如果回路变量Loop的值不为0(在步骤S124中为“否”)，则电平输出单元711使处理返回到步骤S122。
在步骤S13中，电平输出单元711在N个周期期间(N是1或更大的整数)输出低电平的检查结果信号nfail1。更具体地说，步骤S13由步骤S131～S134形成。除了周期次数为N的点以外，步骤S131～S134的处理与步骤S121～S124的处理相同。
在步骤S14中，电平输出单元711输出高电平的检查结果信号nfail1。在步骤S15中，通过/失败确定单元712执行列存储器51的BIST检查的操作。更具体地说，通过/失败确定单元712基于写入列存储器51中的检查值对各测试图案执行通过/失败确定。
将参照图6的流程图，描述执行电平检查和BIST检查时的电平检查单元81的操作例子。电平检查单元82也执行相同的操作。在电平检查单元82的操作中，图6的流程图所示的信号nfail1被信号nfail2代替。电平检查单元81在步骤S21～S24中执行用于电平检查的操作，随后在步骤S25中执行用于BIST检查的操作。
在步骤S21中，电平检查单元81将节点n88的电平设定为低电平。在步骤S22中，电平检查单元81确定检查结果信号nfail1是否处于高电平。如果检查结果信号nfail1处于高电平(在步骤S22中为“是”)，则电平检查单元81使处理前进到步骤S23。如果检查结果信号nfail1不处于高电平(在步骤S22中为“否”)，则电平检查单元81使处理返回到步骤S22。在步骤S23中，电平检查单元81确定检查结果信号nfail1是否处于低电平。如果检查结果信号nfail1处于低电平(在步骤S23中为“是”)，则电平检查单元81使处理前进到步骤S24。如果检查结果信号nfail1不处于低电平(在步骤S23中为“否”)，则电平检查单元81使处理返回到步骤S23。
在步骤S24中，电平检查单元81将节点n88的电平设定为高。在步骤S25中，电平检查单元81执行用于BIST检查的操作。更具体地说，如果检查结果信号nfail1的电平高，则电平检查单元81将节点n88的电平设定为高，并且，如果检查结果信号nfail1的电平低，则将节点n88的电平设定为低。
如上所述，在电平检查中，BIST电路71在将检查结果信号nfail1的电平设定为高之后，将该信号的电平切换为低。由于如果没有出现固定故障则在图6的步骤S22和S23中确定“是”，因此电平检查单元81将在步骤S25中开始BIST检查。另一方面，由于如果检查结果信号nfail1由于固定故障而保持高则在步骤S23中将不确定“是”，因此将不开始BIST检查。以同样的方式，由于如果检查结果信号nfail1由于固定故障而保持低则在步骤S22中将不确定“是”，因此将不开始BIST检查。在任意的情况下，如果出现了固定故障，则节点n88的电平将保持低。
将参照图7的流程图，描述执行电平检查和BIST检查时的CPU 9的操作例子。该操作可以由另一个电路代替CPU 9执行。在步骤S31中，CPU 9将供给到节点n04的检查开始信号bist_start的电平从低切换到高。伴随该处理，0被代入测试周期变量test_cycle。另外，CPU导致两个BIST电路71和72中的每一个开始图5的操作，并且导致两个电平检查单元81和82中的每一个开始图6的操作。
在步骤S32中，CPU 9确定测试周期变量test_cycle的值是否是M+N+P。M是在图5的步骤S121中要被代入到回路变量Loop中的值，并且指示nfail1＝高的周期数。N是在图5的步骤S131中要被代入到回路变量Loop中的值，并且指示nfail1＝low的周期数。P是这些周期之外的周期数，并且是例如基于包含于信号路径中的FF的段数和在BIST电路71和72与结果合成单元8之间出现的延迟等预先确定的值。如果测试周期变量test_cycle的值是M+N+P(在步骤S32中为“是”)，则CPU 9使处理前进到步骤S34。如果测试周期变量test_cycle的值不是M+N+P(在步骤S32中为“否”)，则CPU 9使处理前进到步骤S33。
在步骤S33中，CPU 9将测试周期变量test_cycle的值增加1，并且使处理返回到步骤S32。在步骤S34中，CPU 9确定输出到节点n03的检查结果信号nfail的电平是否高。由于自从在步骤S31中开始电平检查起已经过(M+N+P)个周期，因此，如上所述，如果在节点n01和n02中均没有出现固定故障，则检查结果信号nfail将为高。因此，如果检查结果信号nfail的电平高(在步骤S34中为“是”)，则CPU9使处理前进到步骤S35。如果检查结果信号nfail的电平不高(在步骤S34中为“否”)，则CPU 9使处理前进到步骤S36。
在步骤S35中，CPU 9开始与BIST检查有关的操作。更具体地说，CPU 9通过控制相应的控制单元2，在各列存储器51中写入测试图案。在该阶段，两个BIST电路71和72中的每一个已经开始在图5的步骤S15中的与BIST检查相关的操作，并且，两个电平检查单元81和82中的每一个已经开始在图6的步骤S25中的与BIST检查相关的操作。如果检查结果信号nfail的电平已经从高切换为低，则CPU 9检测到在两个列存储器51中的一个中出现了故障，并且执行相应的处理。该处理可以是已知的处理操作。
在步骤S36中，由于在节点n01和n02中的至少一个中出现了固定故障，因此CPU 9在不执行BIST检查的情况下执行对应于固定故障的处理。该处理可以是对图像感测装置1的用户的错误通知。
将参照图8～11的定时图，描述对应于电平检查和BIST检查的检查结果的各节点的电平。在这些定时图中，附图标记“clk”表示供给到各个电路的时钟信号。其他附图标记指示各个节点的电平。假定2是图5的M和N中的每一个的值并且4是图7的P的值。与这些不同的值可以被用作M、N和P的值。例如，M和N可以具有彼此不同的值。在BIST电路71中使用的M和N的值可能与在BIST电路72中使用的M和N的值不同。如下面的定时图所示，BIST电路71和BIST电路72并行地执行电平检查并且随后并行地执行BIST检查。
图8的定时图示出电平检查和BIST检查的检查结果均为“通过”的情况。在时间t1，CPU 9开始步骤S31。这导致节点n04的电平从低切换到高，并且，开始电平检查。在此之后，节点N04的电平将保持高。BIST电路71和72响应于来自CPU 9的检查开始指令开始步骤S11的处理。结果，各个节点n01和n02的电平被设定为低。电平检查单元81和82响应于来自CPU9的检查开始指令开始步骤S21的处理。结果，各个节点n88和n89被设定为低电平。
在时间t2，CPU 9开始步骤S32的处理，BIST电路71和72开始步骤S12的处理，并且，电平检查单元81和82开始步骤S22的处理。这导致各个节点n01和n02的电平从低切换到高。BIST电路71开始步骤S12的处理的时间可以与BIST电路72开始步骤S12的处理的时间相同或不同。
在时间t3，由于高电平信号被供给到AND电路813的两个输入端子，因此AND电路813向FF 814的输入端子供给高电平信号。由此，FF 814的内部状态变为高电平，并且节点n815的电平因此从低切换到高。以相同的方式，FF 824的内部状态变为高电平，并且节点n825的电平因此从低切换到高。
在时间t4，BIST电路71和72结束步骤S12的处理，并且开始步骤S13的处理。这导致节点n01和n02的电平从高切换到低。由于高电平信号被供给到OR电路8111的一个输入端子，因此OR电路8111向FF 8112的输入端子供给高电平信号。因此，FF 8112的内部状态变为高电平，并且节点n8113的电平因此从低切换到高。由于节点n8113连接到OR电路8111的输入端子，因此即使节点n815的电平随后改变，FF 8112也将保持在高电平。FF 8112保持在高电平的状态对应于步骤S22中确定nfail1＝high。因此，电平检查单元81开始步骤S23的处理。以相同的方式，FF 8212的内部状态改变为高电平，并且节点n8213因此从低切换到高。
在时间t5，由于低电平信号被供给到AND电路813的一个输入端子(连接到节点n01的端子)，因此AND电路813向FF 814的输入端子供给低电平信号。由此，FF 814的内部状态改变为低电平，并且节点n815的电平因此从高切换到低。以相同的方式，FF 824的内部状态改变为低电平，并且节点n825的电平因此从高切换到低。
在时间t6，BIST电路71和72结束步骤S13的处理，并且开始步骤S14的处理。这导致节点n01和n02的电平从低切换到高。由于高电平信号被供给到AND电路8121的两个输入端子，因此AND电路8121向FF 8122的一个输入端子供给高电平信号。作为其响应，OR电路8122向FF 8123的输入端子供给高电平信号。由此，FF 8123的内部状态变为高电平，并且节点n8124的电平因此从低切换到高。FF 8123保持在高电平的状态对应于已经在步骤S23中确定nfail1＝low的状态。以同样的方式，FF 8223的内部状态变为高电平，并且节点n8224的电平从低切换到高。
在时间t7，由于高电平信号被供给到AND电路813的两个输入端子，因此AND电路813向FF 814的输入端子供给高电平信号。由此，FF 814的内部状态变为高电平，并且节点n815的电平因此从低切换到高。以相同的方式，FF 824的内部状态变为高电平，并且节点n825的电平因此从低切换到高。
在时间t8，由于高电平信号被供给到AND电路816的两个输入端子，因此AND电路816向FF 817的输入端子供给高电平信号。由此，FF 817的内部状态变为高电平，并且节点n88的电平因此从低切换到高。该操作对应于步骤S24的处理。以同样的方式，FF 827的内部状态变为高电平，并且节点n89的电平因此从低切换到高。由于高电平信号被供给到AND电路83的两个输入端子，因此AND电路83将要输出到节点n03的检查结果信号nfail的电平从低切换到高。
在时间t9，CPU 9开始步骤S34的处理，BIST电路71和72开始步骤S15的处理，并且电平检查单元81和82开始步骤S25的处理。由于检查结果信号nfail被设定为高电平，因此CPU 9开始步骤S35(BIST检查)的处理。在随后的处理中，如果BIST检查的结果是“通过”，则BIST电路71和72将继续分别向节点n01和n02供给高电平信号。结果，各个节点n88和n89的电平将保持在高电平，并且检查结果信号nfail的电平将保持在高电平。在时间t10，当所有的BIST检查已经完成而检查结果信号nfail的电平已经保持在高电平时，CPU9确定BIST检查指示“通过”结果。
图9的定时图示出电平检查的检查结果是“通过”但BIST检查的检查结果是“失败”的情况。时间t1～t9的处理与图8的处理相同，并因此将省略描述。在时间t11，在确定BIST检查的结果是“失败”的情况下，BIST电路71将要供给到节点n01的检查结果信号nfail的电平从高切换到低。在时间t12，由于低电平信号被供给到AND电路813的一个输入端子(连接到节点n01的端子)，因此AND电路813向FF 814的输入端子供给低电平信号。由此，FF 814的内部状态变为低电平，并且节点n815的电平因此从高切换到低。
在时间t13，由于低电平信号被供给到AND电路816的一个输入端子(连接到节点n815的端子)，因此AND电路816向FF 817的输入端子供给低电平信号。由此，FF 817的内部状态变为低电平，并且节点n88的电平因此从高切换到低。由于低电平信号被供给到AND电路83的一个输入端子(连接到节点n88的端子)，因此AND电路83将要输出到节点n03的检查结果信号nfail的电平从高切换到低。当检测到检查结果信号nfail已经变为低电平时，CPU9停止BIST检查，并且确定BIST检查指示“失败”结果。
图10的定时图表示这样一种情况，即，由于出现了节点n01保持在高电平的固定故障，因此电平检查的检查结果是“失败”。如图10所示，节点n01的电平恒定地高。BIST电路71和72以及电平检查单元82的操作与在图8中所描述的操作相同，并因此将省略描述。
在时间t1执行的操作与在图8中执行的操作相同。但是，由于在节点n01中出现了固定故障，因此即使当BIST电路71将检查结果信号nfail1改变为低电平时，节点n01的电平也保持高。在时间t2和t3执行的操作与在图8中执行的操作相同。
在时间t4，BIST电路71结束步骤S12的处理，并且开始步骤S13的处理。但是，由于在节点n01中出现了固定故障，因此节点n01的电平保持高。以与图8的情况相同的方式，FF8112的内部状态变为高电平，并且节点n8113的电平因此从低切换到高。
在时间t5，由于高电平信号被供给到AND电路813的两个输入端子，因此AND电路813向FF 814的输入端子供给高电平信号。由此，FF 814的内部状态保持在高电平，并且节点n815的电平因此保持高。
在时间t6，由于低电平信号被供给到AND电路8121的一个输入端子(连接到NOT电路的端子)，因此AND电路8121向OR电路8122的一个输入端子供给低电平信号。作为其响应，OR电路8122向FF 8123的输入端子供给低电平信号。由此，FF 8123的内部状态保持低，并且节点n8124的电平因此保持低。FF 8123保持在低电平的状态对应于在步骤S23中确定nfail1≠low的状态。这导致电平检查单元81重复步骤S23的处理，并且处理不能前进到步骤S24。
在时间t7，由于高电平信号被供给到AND电路813的两个输入端子，因此AND电路813向FF 814的输入端子供给高电平信号。由此，FF 814的内部状态保持在高电平，并且节点n815的电平因此保持高。
在时间t8，由于低电平信号被供给到AND电路816的一个输入端子(连接到节点n8124的端子)，因此AND电路816向FF 817的输入端子供给低电平信号。由此，FF 817的内部状态保持在低电平，并且节点n88的电平因此保持低。由于低电平信号被供给到AND电路83的一个输入端子(连接到节点n88的端子)，因此AND电路83将要输出到节点n03的检查结果信号nfail保持在低电平。
在时间t9，CPU 9开始步骤S34的处理，BIST电路71和72开始步骤S15的处理，并且电平检查单元82开始步骤S25的处理。电平检查单元81继续执行步骤S23的处理。由于检查结果信号nfail被设定为低电平，因此CPU 9开始步骤S36(故障检测)的处理。在这种情况下，CPU 9将不执行BIST检查。
图11的定时图表示这样一种情况，即，由于出现了节点n01维持在低电平的固定故障，因此电平检查的检查结果是“失败”。如图11所示，节点n01的电平恒定地低。BIST电路71和72以及电平检查单元82的操作与在图8中描述的操作相同，并因此将省略描述。
在时间t1和t2执行的操作与在图8中执行的操作相同。但是，由于在节点n01中出现固定故障，因此即使当BIST电路71将检查结果信号nfail1改变为高电平时，节点n01的电平也保持低。
在时间t3，由于低电平信号被供给到AND电路813的一个输入端子(连接到节点n01的端子)，因此AND电路813向FF 814的输入端子供给低电平信号。由此，FF 814的内部状态保持在低电平，并且节点n815的电平因此保持低。
在时间t4，由于低电平信号被供给到OR电路8111的两个输入端子，因此OR电路8111向FF 8112的输入端子供给低电平信号。由此，FF 8112的内部状态保持在低电平，并且节点n8113的电平因此保持低。FF 8112保持在低电平的状态对应于在步骤S22中确定了nfail1≠高的状态。这导致电平检查单元81重复步骤S22的处理，并且处理不能前进到步骤S23。
在时间t5，由于低电平信号被供给到AND电路813的一个输入端子(连接到节点n01的端子)，因此AND电路813向FF 814的输入端子供给低电平信号。由此，FF 814的内部状态保持在低电平，并且节点n815的电平因此保持低。
在时间t6，由于低电平信号被供给到AND电路8121的一个输入端子(连接到节点n8113的端子)，因此AND电路8121向OR电路8122的一个输入端子供给低电平信号。因此，OR电路8122向FF 8123的输入端子供给低电平信号。由此，FF 8123的内部状态保持在低电平，并且节点n8124的电平因此保持低。
在时间t7，由于低电平信号被供给到AND电路813的一个输入端(连接到节点n01的端子)，因此AND电路813向FF 814的输入端子供给低电平信号。由此，FF 814的内部状态保持在低电平，并且节点n815的电平因此保持低。
在时间t8，由于低电平信号被供给到AND电路816的两个输入端子，因此AND电路816将低电平信号供给到FF 817的输入端子。由此，FF 817的内部状态保持在低电平，并且节点n88的电平因此保持低。由于低电平信号被供给到AND电路83的一个输入端子(连接到节点n88的端子)，因此AND电路83将要输出到节点n03的检查结果信号nfail保持在低电平。
在时间t9，CPU 9开始步骤S34的处理，BIST电路71和72开始步骤S15的处理，并且电平检查单元82开始步骤S25的处理。电平检查单元81继续执行步骤S22的处理。由于检查结果信号nfail被设定为低电平，因此CPU 9开始步骤S36(故障检测)的处理。在这种情况下，CPU 9将不执行BIST检查。
将参照图12的流程图，描述图像感测装置1的操作例子。图像感测装置1例如被安装在车辆上。在步骤S41中，CPU 9执行初始操作。更具体地说，在步骤S411中，CPU 9执行图像感测装置1的初始设定。接下来，在步骤S412中，CPU 9执行图7的操作。
在步骤S42中，CPU 9执行图像感测操作。更具体地说，在步骤S421中，CPU 9产生帧。接下来，在步骤S422中，CPU 9执行图7的操作。在步骤S43中，CPU 9确定是否结束图像感测操作。如果图像感测操作要结束(在步骤S43中为“是”)，则CPU 9结束处理。否则(在步骤S43中为“否”)，CPU 9使处理返回到步骤S42。
根据上述的处理，CPU 9在图像感测操作之前以及在图像感测操作期间的帧之间的时段(所谓的垂直消隐时段)内，执行使用BIST电路71和72的检查即电平检查和BIST检查。如果电平检查和BIST检查的结果均为“通过”，则CPU 9将继续图12的操作。否则，处理结束。在本实施例中，由于并行地执行多个列存储器51的电平检查和BIST检查，因此可以缩短检查时间。
在上述的实施例中，进行布置，使得检查电路执行BIST检查和电平检查。作为该布置的替代，可以进行设定，使得检查电路将只执行BIST检查和电平检查中的一个。在任意的情况下，由于可以通过使用结果合成单元8以合成通过BIST电路71和72获得的检查结果来并行地执行通过BIST电路71和72的检查，因此能够缩短使用BIST电路的多个检查目标电路的检查时间。尽管BIST电路的检查目标电路在上述的实施例中是存储器，但是BIST电路也可以替代地检查逻辑电路或另一电路。
在上述实施例中，BIST电路71和72可以具有彼此相同的电路布置或不同的电路布置。BIST电路71和72即使在它们具有彼此不同的电路布置的情况下也将执行上述图5的操作。
<第二实施例＞
将参照图13的框图，描述根据第二实施例的检查装置。控制单元2200控制多个相同的检查电路2700。各检查电路2700包括电平输出单元711。检查装置2800包括两个相同的电平检查单元81和AND电路83。一个检查电路2700经由节点n2001连接到一个电平检查单元81，并且另一个检查电路2700经由节点n2002连接到另一个电平检查单元81。检查装置2800经由节点n2003向ATE(自动测试设备)供给来自AND电路83的检查结果信号nfail。
<其他实施例>
作为根据上述实施例的图像感测装置1的应用例子，下面将例示并入图像感测装置1的诸如照相机或智能电话的电子设备以及诸如汽车的运输设备。这里，照相机的概念不仅包括其主要目的是图像感测的装置，还包括辅助性地具有图像感测功能的装置(例如，个人计算机、诸如平板电脑的移动终端等)。
图14是并入图像感测装置IM的设备EQP的示意图。诸如照相机或智能电话的电子设备(信息设备)或诸如汽车或飞机的运输设备等是设备EQP的例子。除了包含上面布置了阵列状布置像素PX的图像感测区域IMR的半导体芯片的半导体器件IC以外，图像感测装置IM还可以包括容纳半导体器件IC的封装PKG。封装PKG可以包括固定半导体器件IC的基底和面向半导体器件IC的由玻璃等制成的盖子构件以及连接布置于基底中的端子与布置于半导体器件IC中的端子的诸如凸块和接合导线的连接部件。设备EQP还可以包括光学系统OPT、控制装置CTRL、处理装置PRCS、显示装置DSPL和存储装置MMRY中的至少一个。光学系统OPT在图像感测装置IM上形成光学图像，并且由例如透镜、快门和反射镜形成。控制装置CTRL控制图像感测装置IM的操作，并且是诸如ASIC的半导体器件。处理装置PRCS处理从图像感测装置IM输出的信号，并且是用于形成AFE(模拟前端)或DFE(数字前端)的诸如CPU或ASIC的半导体器件。显示装置DSPL是显示由图像感测装置IM获取的信息(图像)的EL显示装置或液晶显示装置。存储装置MMRY是用于存储由图像感测装置IM获取的信息(图像)的磁性设备或半导体设备。存储装置MMLY是诸如SRAM或DRAM等的易失性存储器或诸如闪速存储器或硬盘驱动器等的非易失性存储器。机械装置MCHN包括驱动单元或推进单元，诸如马达或引擎等。照相机中的机械装置MCHN可以为了变焦、聚焦和快门操作驱动光学系统OPT的组件。在设备EQP中，从图像感测装置IM输出的信号显示在显示装置DSPL上，并且通过包含于设备EQP中的通信装置(未示出)向外传送。由此，设备EQP还可以包括与包含于设置在图像感测装置IM中的控制/信号处理电路中的存储电路单元和计算电路单元分离的存储装置MMRY和处理装置PRCS。
并入图像感测装置IM的照相机适于用作监视照相机或安装在诸如汽车或铁路车的运输设备中的车载照相机等。这里将例示并入图像感测装置IM的照相机应用于运输设备的情况。运输设备2100为例如包括图15A和图15B所示的车载照相机2101的汽车。图15A示意性地示出运输设备2100的外观和主要内部结构。运输设备2100包括图像感测装置2102、图像感测系统ASIC(专用集成电路)2103、警告装置2112和控制装置2113。
上述的图像感测装置IM被用于图像感测装置2102中。警告装置2112当其从图像感测系统、车辆传感器或控制单元等接收异常信号时警告驾驶员。控制装置2113综合控制图像感测系统、车辆传感器和控制单元等的操作。注意，运输设备2100不需要包括控制装置2113。在这种情况下，图像感测系统、车辆传感器和控制单元可以分别单独地包含通信接口并且经由通信网络(例如，CAN标准)交换控制信号。
图15B是示出运输设备2100的系统布置的框图。运输设备2100包括图像感测装置2102和图像感测装置2102。即，根据本实施例的车载照相机是立体照相机。在各图像感测装置2102上通过光学部分2114形成被照体图像。从各图像感测装置2102输出的图像信号由图像预处理器2115处理并且被传送到图像感测系统ASIC 2103。图像预处理器2115执行诸如S-N计算和同步信号添加的处理。
图像感测系统ASIC 2103包括图像处理器2104、存储器2105、光学距离测量单元2106、视差计算器2107、物体识别单元2108、异常检测单元2109和外部接口(I/F)单元2116。图像处理器2104通过处理从各图像感测装置2102的像素输出的信号产生图像信号。图像处理器2104还执行图像信号的校正和异常像素的插值。存储器2105暂时保持图像信号。存储器2105还可以存储图像感测装置2102中的已知的异常像素的位置。光学距离测量单元2106使用图像信号以执行物体的聚焦或距离测量。视差计算器2107执行视差图像的物体校勘(立体匹配)。物体识别单元2108分析图像信号以识别诸如运输设备、人、道路标志和道路等的物体。异常检测单元2109检测图像感测装置2102的故障或错误操作。当检测到故障或错误操作时，异常检测单元2109向控制装置2113传送指示检测到异常的信号。外部I/F单元2116居间调节图像感测系统ASIC 2103的单元与控制装置2113或各种类型的控制单元之间的信息交换。
运输设备2100包括车辆信息获取单元2110和驾驶支持单元2111。车辆信息获取单元2110包括车辆传感器，诸如速度/加速度传感器、角速度传感器、转向角传感器、测距雷达和压力传感器。
驾驶支持单元2111包括碰撞确定单元。碰撞确定单元基于来自光学距离测量单元2106、视差计算器2107和物体识别单元2108的多条信息确定是否存在与物体碰撞的可能性。光学距离测量单元2106和视差计算器2107是获取目标物体的距离信息的距离信息获取单元的例子。即，距离信息包括与视差、散焦量和到目标物体的距离等有关的多条信息。碰撞确定单元可以使用这些距离信息中的一条，以确定碰撞的可能性。各距离信息获取单元可以由专用硬件或软件模块实现。
描述了驾驶支持单元2111控制运输设备2100以避免与另一物体碰撞的例子。但是，本发明还适用于执行用于跟随另一车辆的自动驾驶控制或用于防止车辆偏离出车道的自动驾驶控制的情况。
运输设备2100还包括用于移动或支持移动的驱动装置，诸如气囊、加速器、制动器、方向盘、变速器、引擎、马达、车轮和螺旋桨等。运输设备2100还包括用于这些装置的控制单元。各控制单元基于控制装置2113的控制信号控制相应的驱动装置。
在各实施例中使用的图像感测系统不仅适用于汽车和铁路车，而且也适用于例如诸如船舶、飞机或工业机器人的运输设备。另外，图像感测系统不仅适用于运输设备，而且广泛适用于使用物体识别的设备，诸如ITS(智能运输系统)。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。所附权利要求的范围应被赋予最宽的解释以包含所有这样的修改以及等同的结构和功能。

Claims (14)

1.一种检查装置，其特征在于，包括：
多个BIST电路，各BIST电路被配置为比较从检查目标电路输出的测试图案与期望值并且输出指示比较结果的信号；和
合成单元，被配置为通过对从所述多个BIST电路输出的指示比较结果的多个信号执行逻辑运算来产生一个信号，
其中，合成单元包含分别被配置为执行检测固定故障的电平检查的多个电平检查电路，以及
所述多个BIST电路中的各BIST电路连接到所述多个电平检查电路中的相应的一个。
2.根据权利要求1所述的装置，其中，
在电平检查中，
所述多个BIST电路中的各BIST电路向所述多个电平检查电路中的连接各BIST电路的电平检查电路依次输出两种类型的电平的信号，并且
所述多个电平检查电路中的各电平检查电路确定是否已从所述多个BIST电路中的连接各BIST电路的BIST电路供给了两种类型的电平的信号。
3.根据权利要求2所述的装置，其中，所述多个BIST电路和合成单元在完成电平检查之后开始比较测试图案与期望值。
4.根据权利要求2所述的装置，其中，所述多个BIST电路和合成单元并行地执行电平检查。
5.根据权利要求1所述的装置，其中，所述多个BIST电路具有相同的电路布置。
6.根据权利要求1所述的装置，其中，检查装置被安装于图像感测装置上，图像感测装置包含被配置为存储来自像素阵列的信号的多个存储器，以及
所述多个BIST电路检查所述多个存储器。
7.根据权利要求6所述的装置，其中，所述多个BIST电路在通过图像感测装置的图像感测之前执行多个存储器的检查。
8.根据权利要求6所述的装置，其中，所述多个BIST电路在通过图像感测装置的图像感测期间的帧之间的消隐时段中执行多个存储器的检查。
9.一种图像感测装置，其特征在于，包括：
像素阵列；
被配置为控制图像感测装置或者处理从像素阵列输出的多个信号的电路；和
根据权利要求1～8中的任一项所述的检查装置，
其中，所述检查装置的多个BIST电路检查上述电路。
10.一种图像感测装置，其特征在于，包括：
像素阵列；
被配置为存储来自像素阵列的信号的多个存储器；和
根据权利要求1～8中的任一项所述的检查装置，
其中，所述检查装置的多个BIST电路检查上述多个存储器。
11.一种电子设备，其特征在于，包括：
根据权利要求9所述的图像感测装置；和
被配置为处理从图像感测装置输出的信号的处理装置。
12.一种电子设备，其特征在于，包括：
根据权利要求10所述的图像感测装置；和
被配置为处理从图像感测装置输出的信号的处理装置。
13.一种包括驱动装置的运输设备，其特征在于，所述设备包括：
控制装置，在控制装置上安装有根据权利要求9所述的图像感测装置，并且控制装置被配置为基于通过图像感测装置获得的信息控制驱动装置。
14.一种包括驱动装置的运输设备，其特征在于，所述设备包括：
控制装置，在控制装置上安装有根据权利要求10所述的图像感测装置，并且控制装置被配置为基于通过图像感测装置获得的信息控制驱动装置。
CN201811545586.4A 2017-12-21 2018-12-18 检查装置、图像感测装置、电子设备和运输设备 Active CN109946585B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017245393A JP6570608B2 (ja) 2017-12-21 2017-12-21 検査装置、撮像装置、電子機器および輸送装置
JP2017-245393 2017-12-21

Publications (2)

Publication Number Publication Date
CN109946585A true CN109946585A (zh) 2019-06-28
CN109946585B CN109946585B (zh) 2022-01-18

Family

ID=66950564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811545586.4A Active CN109946585B (zh) 2017-12-21 2018-12-18 检查装置、图像感测装置、电子设备和运输设备

Country Status (3)

Country Link
US (1) US10650905B2 (zh)
JP (1) JP6570608B2 (zh)
CN (1) CN109946585B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022017646A (ja) * 2020-07-14 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、車両制御システム、および、固体撮像素子の制御方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536581A (zh) * 2003-04-10 2004-10-13 ���µ�����ҵ��ʽ���� 半导体集成电路及其检查方法
US20050060626A1 (en) * 1997-03-10 2005-03-17 Janusz Rajski Arithmetic built-in self-test of multiple scan-based integrated circuits
CN1818701A (zh) * 2004-10-15 2006-08-16 创世纪微芯片公司 使用内部实速逻辑－bist的逻辑模块的自动故障测试
US7237162B1 (en) * 2001-09-07 2007-06-26 Synopsys, Inc. Deterministic BIST architecture tolerant of uncertain scan chain outputs
CN102157205A (zh) * 2011-05-10 2011-08-17 北京航空航天大学 一种对fpga内部嵌入式多位存储器故障的测试方法
US20170293541A1 (en) * 2016-04-11 2017-10-12 Arm Limited Self-testing in a processor core
CN107404621A (zh) * 2016-05-18 2017-11-28 爱思开海力士有限公司 图像感测设备及用于驱动其的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298955B2 (ja) 1992-12-24 2002-07-08 川崎マイクロエレクトロニクス株式会社 半導体装置
JP2000230965A (ja) 1999-02-09 2000-08-22 Hitachi Ltd 半導体集積回路装置
US7269766B2 (en) * 2001-12-26 2007-09-11 Arm Limited Method and apparatus for memory self testing
EP1595211B1 (en) * 2003-02-13 2008-07-09 Mentor Graphics Corporation Compressing test responses using a compactor
JP2006073917A (ja) 2004-09-06 2006-03-16 Nec Electronics Corp 集積回路
JP4782524B2 (ja) 2005-09-29 2011-09-28 株式会社東芝 半導体集積回路、設計支援ソフトウェアシステム、および、テストパターン自動生成システム
JP4963196B2 (ja) 2006-07-12 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4799580B2 (ja) * 2008-03-31 2011-10-26 株式会社東芝 半導体集積回路
IT1392071B1 (it) * 2008-11-27 2012-02-09 St Microelectronics Srl Metodo per eseguire un testing elettrico di dispositivi elettronici

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050060626A1 (en) * 1997-03-10 2005-03-17 Janusz Rajski Arithmetic built-in self-test of multiple scan-based integrated circuits
US7237162B1 (en) * 2001-09-07 2007-06-26 Synopsys, Inc. Deterministic BIST architecture tolerant of uncertain scan chain outputs
CN1536581A (zh) * 2003-04-10 2004-10-13 ���µ�����ҵ��ʽ���� 半导体集成电路及其检查方法
CN1818701A (zh) * 2004-10-15 2006-08-16 创世纪微芯片公司 使用内部实速逻辑－bist的逻辑模块的自动故障测试
CN102157205A (zh) * 2011-05-10 2011-08-17 北京航空航天大学 一种对fpga内部嵌入式多位存储器故障的测试方法
US20170293541A1 (en) * 2016-04-11 2017-10-12 Arm Limited Self-testing in a processor core
CN107404621A (zh) * 2016-05-18 2017-11-28 爱思开海力士有限公司 图像感测设备及用于驱动其的方法

Also Published As

Publication number Publication date
JP6570608B2 (ja) 2019-09-04
JP2019113353A (ja) 2019-07-11
US20190198129A1 (en) 2019-06-27
US10650905B2 (en) 2020-05-12
CN109946585B (zh) 2022-01-18

Similar Documents

Publication Publication Date Title
US20170309042A1 (en) In-vehicle camera calibrator, image generator, in-vehicle camera calibration method, and image generation method
US11722799B2 (en) Image sensor and imaging device
JP6882910B2 (ja) 固体撮像装置、固体撮像装置の制御方法、撮像システム及び移動体
KR20030081500A (ko) 특히 승객 보호 시스템을 위한 이미지 보정 방법 및 장치
CN103764448A (zh) 图像处理装置及图像处理方法
US11165976B2 (en) Controlling the exposure of a photoelectric conversion device using stacked substrates
CN109429023A (zh) 成像装置、成像系统和移动体
EP3355574B1 (en) Imaging apparatus, imaging system, and moving object
CN109946585A (zh) 检查装置、图像感测装置、电子设备和运输设备
KR101193484B1 (ko) 차량용 영상 인식장치 테스트를 위한 영상 재생 장치
JPWO2020153054A1 (ja) 撮像装置及び電子機器
US11871141B2 (en) Image processing apparatus and image display system
US20190260984A1 (en) Imaging device, method of investigating imaging device and imaging system
JP2018107747A (ja) 撮像装置、故障検知方法、撮像システム、及び移動体
US10687009B2 (en) Imaging device, imaging system, and moving body
CN109587413A (zh) 成像装置、成像系统和移动体
US20230326071A1 (en) Systems including bounding box checker for object detection marking
US20220317180A1 (en) Semiconductor integrated circuit, method of testing the semiconductor integrated circuit, and semiconductor substrate
JP7379119B2 (ja) 光電変換装置、光電変換システム、移動体、光電変換装置の検査方法
JP6742423B2 (ja) 画像処理装置
JP6090980B2 (ja) 撮像装置、撮像装置の光軸調整方法及び車載撮像システムの光軸調整方法
JP7187564B2 (ja) 画像処理装置
KR101221438B1 (ko) 차량용 영상 인식장치 테스트를 위한 영상 저장 및 재생 장치
US20240334074A1 (en) Photoelectric conversion device, photoelectric conversion system, and moving body
Kragulj et al. One solution of complex ADAS HW system testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant