CN109587414A - 成像设备、成像系统和移动体 - Google Patents

成像设备、成像系统和移动体 Download PDF

Info

Publication number
CN109587414A
CN109587414A CN201811143649.3A CN201811143649A CN109587414A CN 109587414 A CN109587414 A CN 109587414A CN 201811143649 A CN201811143649 A CN 201811143649A CN 109587414 A CN109587414 A CN 109587414A
Authority
CN
China
Prior art keywords
signal
piece
pixel
imaging device
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811143649.3A
Other languages
English (en)
Other versions
CN109587414B (zh
Inventor
松本晃平
户塚洋史
樱井克仁
中村恒
中村恒一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018136001A external-priority patent/JP7250454B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN109587414A publication Critical patent/CN109587414A/zh
Application granted granted Critical
Publication of CN109587414B publication Critical patent/CN109587414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W30/00—Purposes of road vehicle drive control systems not related to the control of a particular sub-unit, e.g. of systems using conjoint control of vehicle sub-units
    • B60W30/08—Active safety systems predicting or avoiding probable or impending collision or attempting to minimise its consequences
    • B60W30/095—Predicting travel path or likelihood of collision
    • B60W30/0956—Predicting travel path or likelihood of collision the prediction being responsive to traffic or environmental parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W2420/00—Indexing codes relating to the type of sensors based on the principle of their operation
    • B60W2420/40—Photo, light or radio wave sensitive means, e.g. infrared sensors
    • B60W2420/403—Image sensing, e.g. optical camera

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及成像设备、成像系统和移动体。成像设备包括第一芯片和第二芯片，多个第一块按矩阵布置在第一芯片上，第二芯片包括第一块扫描电路和第二块扫描电路。第二芯片包括选择电路，选择电路被配置为基于从第一块扫描电路输出的信号和从第二块扫描电路输出的信号来选择给到多个像素的驱动定时。第二块包括除了选择电路之外的电路。

Description

成像设备、成像系统和移动体
技术领域
本发明涉及成像设备、成像系统和移动体。
背景技术
日本专利申请公开No.2012-151847讨论了一种设备，该设备包括在第一芯片上提供的多个像素、模数(AD)转换单元和行选择块，以及在第二芯片上提供的用于控制该多个像素的电荷累积时间的驱动电路。具体地，根据日本专利申请公开No.2012-151847，在第一芯片12上设置多个像素18，并且在第二芯片14上提供激励信号的生成元件28。激励信号的生成电路28电连接到电连接38。电连接38被输入到在像素18中设置的传送晶体管56或重置晶体管46的栅极。激励信号的生成电路28由此可以控制通过光电转换生成的电荷的电荷累积时间。日本专利申请公开No.2012-151847还讨论了针对分别包括多个像素的各个像素组(像素块)提供激活信号的生成电路28。
日本专利申请公开No.2012-151847仅讨论了在第二芯片上为像素组提供对应的激活信号的生成电路。
本发明针对提供与日本专利申请公开No.2012-151847相比具有改进性能的成像设备。
发明内容
根据本发明的一个方面，成像设备包括第一芯片和第二芯片，多个第一块按矩阵布置在第一芯片上，多个第二块按矩阵布置在第二芯片上，第一芯片和第二芯片被堆叠，其中所述多个第一块中的每个包括按矩阵布置的多个像素，其中所述多个第二块的每个包括被配置为选择属于所述多个第一块中的每个的多个像素的驱动定时的选择电路，并且其中所述多个第二块中的每个包括被配置为处理从像素输出的信号的信号处理单元。
根据本发明的另一方面，成像设备包括第一芯片和第二芯片，多个第一块按矩阵布置在第一芯片上，多个第二块按矩阵布置在第二芯片上，第一芯片和第二芯片被堆叠，其中所述多个第一块中的每个包括按矩阵布置的多个像素，其中所述多个第二块中的每个包括被配置为选择属于所述多个第一块中的每个的多个像素的驱动定时的选择电路，并且其中所述多个第二块中的每个包括被配置为输出用于控制第一块扫描电路和第二块扫描电路的信号的定时生成器。
通过参考附图阅读示例性实施例的以下描述，本发明的进一步特征将变得清楚。
附图说明
图1A、1B、1C和1D是关于第一示例性实施例的图。
图2A和2B是关于第一示例性实施例的图。
图3A和3B是关于第一示例性实施例的图。
图4是关于第一示例性实施例的图。
图5A和5B是关于第一示例性实施例的图。
图6A、6B、6C和6D是关于第一示例性实施例的图。
图7A、7B和7C是关于第一示例性实施例的图。
图8A和8B是关于第一示例性实施例的图。
图9是关于第二示例性实施例的图。
图10A、10B和10C是关于第二示例性实施例的图。
图11A和11B是关于第三示例性实施例的图。
图12是关于第四示例性实施例的图。
图13A和13B是关于第五示例性实施例的图。
具体实施方式
(基本配置)
图1A至1C是例示了根据第一示例性实施例的成像设备的图。第一芯片400包括多个像素块101(第一块)，每个像素块101包括多个像素301。在图1A中，例如，每个像素块101包括按四行四列矩阵布置的多个像素301。例如，第一芯片400包括按三行四列矩阵布置的多个像素块101。
第二芯片410包括多个块201(第二块)，每个块201均包括选择电路。第一芯片400和第二芯片410被堆叠以形成堆叠式成像设备。
像素块101和块201在功能上一一对应。每个第二块201均至少包括选择电路。换言之，对于预先确定的像素块101提供预先确定的块201，并且在预先确定的块201中包括的选择电路选择预先确定的像素块101的电荷累积的定时(驱动定时)。选择电路的细节将在下面描述。像素块101和块201不仅在功能上一一对应，而且在物理位置关系方面也一一对应。更具体地，在平面视图中，彼此对应的预先确定的像素块101和预先确定的块201被设置在重叠的位置。这缩短了像素块101与块201之间的电连接路径，以便于加速和串扰预防。
图1D例示了像素301的配置示例。像素301包括光电转换单元PD、传送晶体管M2和重置晶体管M1。传送晶体管M2将光电转换单元PD的电荷传送到浮动扩散部分FD(在下文，FD部分)。重置晶体管M1重置FD部分。FD部分连接到放大晶体管M3的栅极。电源电压VDD被供应到放大晶体管M3和重置晶体管M1。选择晶体管M4连接到放大晶体管M3的源极。选择晶体管M4连接到垂直输出线Vout。驱动信号PRES、PTX和PSEL分别输入到重置晶体管M1、传送晶体管M2和选择晶体管M4的栅极。
来自光电转换单元PD的像素信号经由垂直输出线Vout从像素301中被读取。垂直输出线Vout经由第一芯片400的多个布线层连接到第二芯片410的布线层。例如，第一芯片400和第二芯片410由暴露于第一芯片400的顶端布线层上的布线部分与暴露于第二芯片410的顶端布线层上的布线部分之间的物理接触而电连接。
(第二芯片的具体配置)
图2A例示了根据本示例性实施例的第二芯片410。定时生成器(TG)207为具有垂直扫描电路(第一扫描电路)的功能的垂直块扫描电路204(第一块扫描电路)提供定时信号。TG 207也为水平块扫描电路202(第二块扫描电路)和水平扫描电路206(第二扫描电路)提供定时信号。
信号从垂直块扫描电路204经由垂直块控制信号线组205输入到多个块201。垂直块扫描电路204输出用于控制在行方向上布置的多个像素301的驱动定时的信号。信号也从水平块扫描电路202经由水平块控制信号线组203输入到多个块201。水平块扫描电路202输出用于控制在列方向上布置的多个像素301的驱动定时的信号。信号进一步从水平扫描电路206输入到多个块201。
图2B例示了块201的配置。块201包括选择电路401，选择电路401基于来自垂直块扫描电路204和水平块扫描电路202的信号选择是否将信号线PTX[X]的信号给到像素301。如果选择将信号线PTX[X]的信号给到像素301，则生成给到信号线PTX[Y，Z]的信号。给到信号线PTX[Y，Z]的信号被供应到图1D中所示的传送晶体管M2的栅极，由此控制像素块101的电荷累积定时。如果信号线PTX[Y，Z]的信号电平从低电平变成高电平，那么传送晶体管M2接通并且电荷从光电转换单元PD传送到FD部分。如果信号线PTX[Y，Z]的信号电平从高电平变成低电平，则传送晶体管M2关闭并且从光电转换单元PD到FD部分的电荷传送结束。每个像素块101的适当曝光量可以由选择电路401设置。例如，如果入射光的量从一个像素块101到另一个而变化，则可以将每单位时间光量大的像素块101的电荷累积时段设置得短。每单位时间光量小的像素块101的电荷累积时段可以设置得比光量大的像素块101长。这可以有利地扩展成像设备的动态范围。
块201包括电连接到图1D中所示的信号线Vout的放大单元402。如果设在像素301中的放大晶体管M3本身不足以进行信号放大，则提供放大单元402。如果放大晶体管M3本身足以进行放大，则可以省略放大单元402。
块201还包括电连接到放大单元402的AD转换单元403。AD转换单元403将来自像素301的模拟信号转换成数字信号。例如，AD转换单元403包括比较器、斜坡生成器和计数器。来自斜坡生成器的斜坡信号(比较信号)输入到比较器的一个输入节点。信号线Vout连接到比较器的另一个输入节点。比较器比较斜坡信号(比较信号)与信号线Vout的信号。计数器测量直到比较器的输出改变或反转的时间，由此获得数字信号值。代替斜坡类型的AD转换单元，可以采用使用二进制权重电容器(binary weight capacitor)的顺序比较类型的AD转换单元。因为AD转换单元403具有将模拟信号转换成数字信号的功能，所以AD转换单元403可以被称作信号处理单元。
块201还包括存储来自AD转换单元403的数字信号的存储器404。存储在存储器404中的数字信号由水平扫描电路206控制并且输出到信号处理单元208。块201还包括放大存储在存储器404中的数字信号的感测电路(未例示)。
从存储器404输出的数字信号由信号处理单元208处理。信号处理单元208执行例如光学黑色区域的信号与有效像素区域的信号之间的差分计算以及像素信号的相加。基于处理结果，信号处理单元208向TG 207输出控制信号。例如，如下面将描述的，信号处理单元208输出用于控制每个像素块101的电荷累积时间(曝光时间)的信号。
在本示例性实施例中，在与各个像素块101对应的不同块201中设置与不同像素块101对应的每个选择电路401。从给到传送晶体管M2的栅极的信号由选择电路401选择并且由此控制在像素块101中布置的多个像素的电荷累积时间的意义上讲，像素块101和选择电路401在功能上对应。因为如上所述像素块101和块201在物理位置关系方面也对应，所以在块201中设置的选择电路401与像素块101也在物理位置关系方面对应。例如，第一像素块101和选择电路401在平面视图中重叠。
与各个像素块101对应的块201均包括除了选择电路401之外的可以在第一芯片400或第二芯片410上设置的电路。除了选择电路401之外的电路的示例包括放大单元402、AD转换单元403和存储器404。在块201中布置除了选择电路401之外的电路可以减少第一芯片400的除了像素块101之外的空间，以节省空间。因此可以增加在第一芯片400上设置的像素块101的数量。
日本专利申请公开No.2012-151847讨论了在第一芯片上设置的“AD转换单元24”。与此相对，根据本示例性实施例，与在日本专利申请公开No.2012-151847中讨论的“AD转换单元24”对应的AD转换单元403被设置在第二芯片410的块201中。因此可以在第一芯片400上布置更多像素301。因为AD转换单元403被设置在各自的块201中，为了加速，AD转换可以通过并行处理执行。日本专利申请公开No.2012-151847讨论了同样在第一芯片上布置的“行选择块22”。与此相对，根据本示例性实施例，与在日本专利申请公开No.2012-151847中讨论的“行选择块22”对应的垂直块扫描电路204被设置在第二芯片410上。因此可以在第一芯片400上布置甚至更多像素。第二芯片410上多个功能块的设置可以使得第二芯片410上用于块201的空间变窄。在这种情况下，可以使用多个第二芯片410。
(因像素块而异的曝光时间以及选择电路)
图3A例示了按两行和两列布置的多个像素块101。每个像素块101包括两行和两列的像素。在没有阴影的块中例示的像素块101是执行短时间曝光的像素块。在阴影块中例示的像素块101是执行长时间曝光的像素块。
在成像区域中，第一像素块和在与第一块不同的位置布置的第二像素块可以在像素信号的电平(信号值)方面不同。例如，如果第一像素块中的像素的信号值落在噪声电平以下，则可能不能够在黑暗部分中获得足够的分级。如果在这种情况下，第一像素块和第二像素块的曝光时间统一设定为长，则第二像素块中的像素的高信号值可能达到饱和电平。结果，第二像素块可能不能够提供足够的分级。因此，如图3A中所例示的，在本示例性实施例中，提供了执行长时间曝光的多个块和执行短时间曝光的多个块，以实现宽的动态范围。
行选择脉冲信号PTX[X]从图2A的垂直块扫描电路204经由垂直块控制信号线组205被给到选择电路401。信号线PTX[X]的信号由选择电路401选择，并且像素选择脉冲信号(像素块选择脉冲信号)PTX[Y，Z]根据选择的定时被给到传送晶体管M2的栅极。像素选择脉冲信号PTX[Y，Z]可以被称作像素驱动信号(像素块驱动信号)。
如图3A中所例示的，信号线PTX[0]至PTX[3]对应于第一行至第四行中的像素。图3A例示了两行和两列，即，总共四个块，每个块包括两行和两列，即，四个像素。信号线PTX[0]和PTX[1]对应于两个像素块，并且信号线PTX[2]和PTX[3]对应于另外两个像素块。在图3A中，像素302_1和302_2打算用于短时间曝光。像素306打算用于长时间曝光。如果像素302_1、302_2和306的传送晶体管M2的操作是通过仅使用信号线PTX[0]控制的，则仅可以执行短时间曝光和长时间曝光中的任一个。然后，在本示例性实施例中，每个像素的曝光时间通过使用水平块控制信号线组203、垂直块控制信号线组205和选择电路401从行选择脉冲信号PTX[X]生成像素选择脉冲信号PTX[Y，Z]来控制。
图3B例示了用于传输控制信号的信号线组以及选择电路401的配置示例。信号线VSEL传输垂直块控制信号。信号线HSEL传输水平块控制信号。信号线VSEL_S打算用于短时间曝光。信号线VSEL_L打算用于长时间曝光。信号线HSEL_S打算用于短时间曝光。信号线HSEL_L打算用于长时间曝光。信号线VSEL_RD打算用于读取。
如果给到信号线HSEL_S和VSEL_S的信号电平都为高或者如果给到信号线HSEL_L和VSEL_L的信号电平都为高，则每个选择电路401从行选择脉冲信号PTX[X]生成像素选择脉冲信号PTX[Y，Z]。所生成的像素选择脉冲信号PTX[Y，Z]输入到传送晶体管M2的栅极。关于其他组合，不从行选择脉冲信号PTX[X]生成像素选择脉冲信号PTX[Y，Z]，并且没有信号输入到传送晶体管M2的栅极。
具体地，垂直块控制信号VSEL_S和水平块控制信号HSEL_S输入到AND电路405。AND电路405被配置为如果块控制信号VSEL_S和HSEL_S都具有高电平则输出信号。垂直块控制信号VSEL_L和水平块控制信号HSEL_L输入到AND电路406。AND电路406被配置为如果块控制信号VSEL_L和HSEL_L都是高电平则输出信号。垂直块控制信号VSEL_RD以及AND电路405和406的输出输入到OR电路407。OR电路407被配置为如果输入了任何信号则输出信号。行选择脉冲信号PTX[X]和OR电路407的输出输入到AND电路408和409。如果各自的行选择脉冲信号PTX[X]和OR电路407的输出信号都输入，那么AND电路408和409生成像素选择脉冲信号PTX[Y，Z]。
图3B中的信号线PTX[1，0]将信号输入传输到像素302_1和302_2的传送晶体管M2的栅极。类似地，信号线PTX[1，1]对应于像素303_1和303_2。信号线PTX[1，2]对应于像素304_1和304_2。信号线PTX[1，3]对应于像素305_1和305_2。
(时序图)
图4例示关于像素302_1至305_2的时序图。
(时段T1)
时段T1是第一行第一列的像素块101开始长时间曝光的电荷累积并且不开始短时间曝光的电荷累积的时段。在本示例性实施例中，包括像素302_1、302_2、303_1和303_2的像素块101不是长时间曝光的像素块，并且在时段T1中不开始电荷累积。换言之，选择电路401需要被配置为即使有信号输入到信号线PTX[0]，也不在信号线PTX[1，0]或PTX[1，1]上生成信号。信号线VSEL_L[0]公共地连接到在第一行中布置的多个像素。第一行包括执行长时间曝光的像素306。信号线VSEL_L[0]的信号电平因此需要维持在高电平。如果这里水平块控制信号HSEL_L[0]是高电平，则将从行选择脉冲信号PTX[0]生成像素选择脉冲信号PTX[1，0]，因为信号线VSEL_L[0]的信号电平为高。信号然后会输入到像素302_1和302_2的传送晶体管M2的栅极。由于这个原因，信号线HSEL_L[0]的信号电平设定为低电平。在图4中，信号线HSEL_S[0]和VSEL_S[1]的信号电平设定为低电平。
凭借这种驱动,不从行选择脉冲信号PTX[0]生成像素选择脉冲信号PTX[1，0]，并且不从行选择脉冲信号PTX[1]生成像素选择脉冲信号PTX[1，1]。因此没有信号输入到像素302_1、302_2、303_1和303_2的传送晶体管M2的栅极。
(时段T2)
时段T2是如下的时段：在该时段中，如果像素块101是长时间曝光的像素块则第二行第一列的像素块101开始电荷累积，并且如果像素块101是短时间曝光的像素块则不开始电荷累积。在本示例性实施例中，像素304_1、304_2、305_1和305_2属于长时间曝光的像素块101。因此电荷累积在时段T2中开始。垂直块控制信号VSEL_L[1]和水平块控制信号HSEL_L[0]然后设定为高电平。结果，从行选择脉冲信号PTX[2]生成像素选择脉冲信号PTX[1，2]。像素选择脉冲信号PTX[1，2]给到像素304_1和304_2的传送晶体管M2的栅极。类似地，从行选择脉冲信号PTX[3]生成像素选择脉冲信号PTX[1，3]。像素选择脉冲信号PTX[1，3]给到像素305_1和305_2的传送晶体管M2的栅极。因此对于第二行的像素块101的像素开始长时间累积。
(时段T3)
时段T3是第一行第一列的像素块101开始短时间曝光的电荷累积的时段。具体地，像素302_1、302_2、303_1和303_2上短时间曝光的电荷累积在时段T3中开始。在这种情况下，垂直块控制信号VSEL_S[0]和水平块控制信号HSEL_S[0]的信号电平都设定为高电平。结果，从行选择脉冲信号PTX[0]生成像素选择脉冲信号PTX[1，0]。像素选择脉冲信号PTX[1，0]给到像素302_1和302_2的传送晶体管M2的栅极。类似地，从行选择脉冲信号PTX[1]生成像素选择脉冲信号PTX[1，1]。像素选择脉冲信号PTX[1，1]给到像素303_1和303_2的传送晶体管M2的栅极。由此开始短时间累积。
(时段T4)
时段T4是属于第一行第一列的像素块101的像素302_1、302_2、303_1和303_2结束短时间曝光的电荷累积的时段。像素选择脉冲信号PTX[Y，Z]需要给到这种像素的传送晶体管M2的栅极。为此，信号线VSEL_RD[0]的信号电平设定为高电平。信号线VSEL_RD[X]打算用于读取。如果这个信号线的信号电平设定为高电平，则从行选择脉冲信号PTX[X]生成像素选择脉冲信号PTX[Y，Z]，而不管垂直块控制信号VSEL和水平块控制信号HSEL处于什么电平。像素选择脉冲信号PTX[Y，Z]由此给到像素的传送晶体管M2的栅极。
另一方面，属于第二行第一列的像素块101的像素304_1、304_2、305_1和305_2在时段T4中继续长时间曝光。为此，在时段T4中没有像素选择脉冲信号PTX[Y，Z]给到像素304_1、304_2、305_1和305_2的传送晶体管M2的栅极。这里，垂直块控制信号VSEL_L[1]的信号电平维持在低电平，使得没有像素选择脉冲信号PTX[Y，Z]从行选择脉冲信号PTX[2]或PTX[3]生成。由此防止把要给到传送晶体管M2的栅极的像素驱动信号给到像素304_1、304_2、305_1和305_2。
(时段T5)
时段T5是属于第二行第一列的像素块101的像素304_1、304_2、305_1和305_2结束长时间曝光的电荷累积的时段。像素选择脉冲信号PTX[Y，Z]需要给到这种像素的传送晶体管M2的栅极。对于此脉冲，信号线VSEL_RD[1]的信号电平设定为高电平。由此从行选择脉冲信号PTX[2]和PTX[3]生成像素选择脉冲信号PTX[Y，Z]。像素选择脉冲信号PTX[Y，Z]给到像素304_1、304_2、305_1和305_2的传送晶体管M2的栅极。
虽然上面没有详细描述，但是图4中例示的信号线PSEL传输用于接通选择晶体管M4的信号。信号线PRES传输用于接通重置晶体管M1的信号。信号线PSEL和信号线PRES被包括在垂直块控制信号线组205中。
如上所述，通过配置选择电路401、垂直块扫描电路204、垂直块控制信号线组205、水平块扫描电路202和水平块控制信号线组203，可以独立地选择并且控制每个像素块101的曝光时间。
上面描述的通过使用水平块控制信号线组203和垂直块控制信号线组205对像素驱动信号的选择仅仅是示例。根据本示例性实施例的选择电路401可以是被配置使得可以独立地选择与多个像素块101有关的像素驱动信号的输入定时的任何电路。例如，在前述示例中，选择电路401基于在第一方向上给出的信号和在不同于第一方向的第二方向上给出的信号，选择是否从行传送脉冲信号(行选择脉冲信号)生成像素传送脉冲信号(像素选择脉冲信号)。如本文采用的，在第一方向上给出的信号被称作来自垂直块扫描电路204的信号。在第二方向上给出的信号被称作来自水平块扫描电路202的信号。然而，可以使用除了这种选择电路401之外的电路来控制关于每个像素块101的曝光时间。
例如，通过使用日本专利申请公开No.2012-151847中讨论的电路，可以逐块地控制曝光时间。
在前述示例中，通过控制输入到传送晶体管M2的栅极的信号来控制曝光时间。然而，由选择电路401控制的信号不限于此。例如，可以在光电转换单元PD与电源电压VDD之间提供溢出晶体管，并且可以通过控制输入到溢出晶体管的栅极的信号来控制曝光时间。在这种情况下，由选择信号401控制的信号被称作输入到溢出晶体管的栅极的信号。
在前述示例中，在相同行中布置的第一像素块和第二像素块被描述为具有不同的电荷累积时间。然而，第一像素块和第二像素块可以具有相同的电荷累积时间，并且可以驱动为具有不同的曝光开始时间和曝光结束时间。换言之，如果与多个像素块101有关的像素驱动信号的输入定时是能独立选择的，则可以执行这种驱动。
在前述示例中，垂直块扫描电路204被描述为具有垂直扫描电路的功能。然而，可以分开提供垂直块扫描电路204和垂直扫描电路。
(通过预备曝光逐个像素块地确定曝光时间)
图5A例示了包括第一类型的像素110和第二类型的像素120的像素块101。第一类型的像素110是在像素块101中布置的像素中的一些，并且用于稀疏读取(稀疏像素)。第二类型的像素120是不用于稀疏读取但是用于图像形成的像素(非稀疏像素)。
初始地，在第一类型的像素110上执行稀疏读取，并且确定每个像素块101的曝光条件。具体地，经由垂直输出线Vout读取在多个像素块101中布置的第一类型的像素110的信号。像素110的模拟信号经由多个布线层输入到图5B中例示的第二芯片410的放大单元402。经第二芯片410的放大单元402放大的模拟信号由AD转换单元403转换成数字信号。通过使用TG 207和水平扫描电路206顺序地读取存储在存储器404中的来自第一类型的像素110的信号并且将其输出到信号处理单元208。
信号处理单元208确定每个像素块101的曝光条件。例如，信号处理单元208比较像素信号的值与阈值。如果像素信号的值大于阈值，则信号处理单元208确定在第一类型的像素110所属的像素块101上执行短时间曝光。如果像素信号的值小于或等于阈值，则信号处理单元208确定在第一类型的像素110所属的像素块101上执行长时间曝光。信号处理单元208可以基于像素信号的值与曝光时间模式相关联的表格来确定执行短时间曝光还是长时间曝光。
基于信号处理单元208的处理结果来控制TG 207、垂直块扫描电路204、水平块扫描电路202和选择电路401。例如，如图3A中所例示的，由此可以针对各个像素块101设定不同的曝光时间。
如上所述，可以在布置在像素块101中的预先确定的像素上的稀疏读取之后控制每个像素块101的曝光时间。在本示例性实施例中，与在确定每个像素块101的曝光时间之前从所有像素301读取信号的情况相比较，由于曝光时间是基于稀疏读取所读取的像素控制的，因此可以在较短的时间内确定最佳曝光条件。
可以从帧之间的差异中提取每个像素块101中关于物体的移动信息。例如，根据物体的移动，在前一帧中执行短时间曝光的像素块101可以经受长时间曝光，或者相反地，在前一帧中执行长时间曝光的像素块101可以经受短时间曝光。移动信息的提取可以由信号处理单元208执行。
(修改1)
图6A是与图1A对应的图。差别在于每个像素块101包括三行三列像素301，并且多个像素块101按三行四列布置。图6B是与图1B对应的图。
图6C是图6A中由虚线包围的第一列中的像素块101的放大视图。图6C例示了第一行至第三行的像素块101a至101c。在构成像素块101a至101c的多个像素301中，在第一列至第三列中布置的多个像素301分别连接到第一垂直输出线Vout[1]至第三垂直输出线Vout[3]。
图6D是图6B中由虚线包围的第一列中的块201的放大视图。图6D例示了第一行至第三行的块201a至201c。选择电路401a至401c被设置为与块201a至201c对应。为各个像素列设置AD转换单元403。第一至第三垂直输出线Vout[1]至Vout[3]连接到第一至第三AD转换单元403[1]至403[3]。例如，来自第一垂直输出线Vout[1]的模拟信号由第一AD转换单元403[1]转换成数字信号。以这种方式，多个块201可以共享具有一个功能的电路。这种配置可以增加由各个AD转换单元403占据的面积，并且可以增加布局的自由度。
(修改2)
如图6C中所例示的，如果多个像素301在列方向上以相等的间距布置在第一芯片400上，则多个垂直输出线Vout也以相等的间距布置。然而，在图6D中例示的布局的情况下，如果来自多个垂直输出线Vout的布线延伸到第二芯片410，则垂直输出线Vout与AD转换单元403之间的距离因列而异。例如，由于布线电容的差异，从第三垂直输出线Vout[3]到第三AD转换单元403[3]的布线路径长度大于从第一垂直输出线Vout[1]到第一AD转换单元403[1]的布线路径长度。这可能增加布线由的复杂度并且使得布线布局复杂。
图7A例示了用于解决这种问题的配置示例。在图7A中，选择电路401a至401c被设置为与块201a至201c对应。与图6D的差别在于选择电路401a至401c不是在块201a至201c的侧面部分而是在下面部分中设置的。第一至第三AD转换单元403[1]至403[3]被设置为与像素块101a至101c中的每个对应。利用这种配置，第一至第三AD转换单元403[1]至403[3]在列方向上的间距与第一至第三垂直输出线Vout[1]至Vout[3]在列方向上的间距基本上相同。由于在各个列中垂直输出线Vout与AD转换单元403之间的距离变得基本上相同，所以可以减少布线电容的变化。
(修改3)
图7B例示了图7A的配置的进一步修改。图7B与图7A的相同之处在于第一至第三AD转换单元403[1]至403[3]在列方向上的间距与第一至第三垂直输出线Vout[1]至Vout[3]在列方向上的间距基本上相同。然而，在图7B中，多个块201共享AD转换单元403[1]至403[3]。具体地，块201a和201b共享第一至第三AD转换单元403[1]至403[3]。根据图7B的配置，与图7A的配置相比，可以增加各个AD转换单元403占据的面积并且可以采用大电路规模的AD转换单元。
(修改4)
在图7C中，选择电路401a至401c被设置为与块201a至201c对应。第一至第三垂直输出线Vout[1]至Vout[3]连接到第一至第三AD转换单元403[1]至403[3]。第一至第三AD转换单元403[1]至403[3]被设置为与块201a至201c对应。根据图7C的配置，与图7A的配置相比，可以增加各个AD转换单元403占据的面积并且可以采用大电路规模的AD转换单元。虽然图7B的配置局限于长且窄布局的AD转换单元403[1]至403[3]，但是图7C的配置没有这种限制并且可以确保布局的自由度。
(修改5)
图8A是其上布置有四个像素块101a至101d的第一芯片的图，每个像素块包括三行三列的多个像素。第一至第六垂直输出线Vout[1]至Vout[6]被设置为与像素的第一列至第六列对应。如图8B中所例示的，第二芯片包括被设置为与像素块101a至101d对应的块201a至201d。与像素块101a至101d对应的选择电路401a至401d设置在块201a至201d中。第一至第六垂直输出线Vout[1]至Vout[6]连接到第一至第六AD转换单元403[1]至403[6]。第一至第三AD转换单元403[1]至403[3]由块201a和201c共享。第四至第六AD转换单元403[4]至403[6]由块201b和201d共享。这可以增加各个AD转换单元403占据的面积，并且可以采用大电路规模的AD转换单元。在第一芯片上设置的第一至第三垂直输出线Vout[1]至Vout[3]和在第二芯片上设置的第一至第三AD转换单元403[1]至403[3]可以在块201a上方布线并且连接。类似地，在第一芯片上设置的第四至第六垂直输出线Vout[4]至Vout[6]和在第二芯片上设置的第四至第六AD转换单元403[4]至403[6]可以在块201d上方布线并且连接。如本文采用的，在块201a或者201d上方布线并且连接意思是，例如，在平面视图中第一芯片与第二芯片之间的接合部与块201a或者201d重叠。通过采用这种配置，可以缩短从垂直输出线Vout[1]至Vout[6]延伸到AD转换单元403[1]至403[6]的布线，并且可以减少各条电线的布线电容的变化。从垂直输出线Vout[1]至Vout[6]到AD转换单元403[1]至403[6]的布线的简化路由可以确保关于其他布线的布线布局的自由度。
第二示例性实施例与第一示例性实施例的不同之处在于，第一芯片400包括放大单元和AD转换单元，并且在第二芯片410上设置的块包括TG和信号处理单元。
图9例示了根据本示例性实施例的第一芯片400。多个像素块101按矩阵布置。第一芯片400包括列电路，列电路对于每一列多个像素块101包括放大单元502和AD转换单元503。放大单元502被设置用于补充的目的，并且在一些配置中可以省略。
图9例示了所有AD转换单元503被设置在第一芯片400上的配置。然而，构成AD转换单元503的元件的第一部分可以被设置在第一芯片400上并且第二部分被设置在第二芯片410上。例如，AD转换单元503的比较器可以被设置在第一芯片400上并且计数器被设置在第二芯片410上。在第二芯片410上设置计数器确保了第一芯片400上的空间，这对于布置更多像素是有利的。
图10A例示了根据本示例性实施例的第二芯片410。来自水平块扫描电路602的信号经由水平块控制信号线组603输入到多个第二块601。来自垂直块扫描电路604的信号经由垂直块控制信号线组605输入到多个第二块601。
图10B例示了每个第二块601的配置。除了选择电路401之外，第二块601包括TG207和信号处理单元208。
返回到图9，来自AD转换单元503的数字信号存储在图10A中例示的存储器606中。来自存储器606的信号输出到图10B的信号处理单元208。例如，信号处理单元208执行光学黑色区域的信号与有效像素区域的信号之间的差分计算，以及像素信号的相加。基于处理结果，信号处理单元208向TG 207输出控制信号。例如，信号处理单元208输出用于控制各个像素块101的电荷累积时间(曝光时间)的信号。TG 207通过将信号输出到水平块扫描电路602和垂直块扫描电路604并且经由选择电路401控制驱动信号PTX来控制各个像素块101的曝光时间。例如，可以控制第一像素块具有第一曝光时间，并且可以控制第二像素块具有曝光时间长于第一曝光时间的第二曝光时间。
图10C例示了第二块601的配置的修改。在图10C中，选择电路401a至401c被设置为与块601a至601c对应。同时，TG 207由块601a和601b共享。信号处理单元208由块601b和601c共享。
在本示例性实施例中，与像素块101对应的选择电路401被设置在与各个像素块101对应的块201中。与像素块101对应的块201还包括除了选择电路401之外的可以在第一芯片400或者第二芯片410上设置的电路。除了选择电路401之外的电路的示例包括TG 207和信号处理单元208。通过在块201中布置除了选择电路401之外的电路，可以有利地减少除了像素块101之外的第一芯片400的空间以及除了块201之外的第二芯片401的空间，以节省空间。
第三示例性实施例与第二示例性实施例的不同之处在于，在第二示例性实施例中在第一芯片400上设置的放大单元和AD转换单元被布置在第二芯片410上的第二块901中。
图11A例示了根据本示例性实施例的第二芯片410。来自水平块扫描电路902的信号经由水平块控制信号线组903输入到多个第二块901。来自垂直块扫描电路904的信号经由垂直块控制信号线组905输入到多个第二块901。
图11B例示了每个第二块901的配置。除了选择电路401之外，第二块901还包括TG207、信号处理单元208、放大单元402、AD转换单元403和存储器404。
来自像素的模拟信号经由放大单元402被AD转换单元403转换成数字信号，并且存储在存储器404中。存储在存储器404中的数字信号输出到信号处理单元208。例如，信号处理单元208执行光学黑色区域的信号与有效像素区域的信号之间的差分计算，以及像素信号的相加。基于处理结果，信号处理单元208输出控制信号到TG 207。例如，信号处理单元208输出用于控制每个像素块的电荷累积时间(曝光时间)的信号。TG 207通过将信号输出到水平块扫描电路902和垂直块扫描电路904并且经由选择电路401控制像素驱动信号PTX[Y，Z]来控制像素块的曝光时间。例如，可以控制第一像素块具有第一曝光时间，并且可以控制第二像素块具有曝光时间长于第一曝光时间的第二曝光时间。
在本示例性实施例中，与像素块101对应的选择电路401被设置在与各像素块101对应的第二块901中。与各像素块101对应的第二块901包括除了选择电路401之外的可以在第一芯片400或第二芯片410上设置的电路。除了选择电路401之外的电路的示例包括放大单元402、AD转换单元403、存储器404、TG 207和信号处理单元208。通过在第二块901中布置除了选择电路401之外的电路，可以有利地减少除了像素块101之外的第一芯片400的空间以及除了第二块901之外的第二芯片401的空间，以节省空间。
图12是例示了根据第四示例性实施例的成像系统500的配置的框图。根据本示例性实施例的成像系统500包括应用任何一种前述成像设备的配置的成像设备2000。成像系统500的具体示例包括数字静物相机、数字摄像机和监控相机。成像系统500包括成像设备2000、透镜5020、光圈504和用于保护透镜5020的屏障506。成像系统500包括处理从成像设备2000输出的输出信号的信号处理单元5080(也称作图像信号生成单元)。信号处理单元5080执行用于对输入信号执行各种校正和压缩并且根据需求输出结果的信号处理操作。信号处理单元5080可以具有用于对从成像设备2000输出的输出信号执行AD转换处理的功能。成像系统500还包括用于临时存储图像数据的缓冲存储器单元510，以及用于与外部计算机通信的外部接口(I/F)单元512。成像系统500还包括用于记录或者读取成像数据的记录介质514，诸如半导体存储器，以及用于在记录介质514上执行记录或者读取的记录介质控制I/F单元516。
成像系统500还包括总体控制和计算单元518以及定时生成单元520。总体控制和计算单元518执行各种计算并且控制整个成像系统500，诸如数字静物照相机。定时生成单元520将各种定时信号输出到成像设备2000和信号处理单元5080。成像设备2000将图像信号输出到信号处理单元5080。信号处理单元5080将预先确定的信号处理应用于从成像设备2000输出的图像信号，并且输出图像数据。信号处理单元5080通过使用图像信号生成图像。
通过使用作为前述示例性实施例的成像设备中的任何一种的成像设备2000构造成像系统，可以实现能够获得更高质量的图像的成像系统。
将参考图13A和13B描述根据第五示例性实施例的成像系统和移动体。本示例性实施例涉及与车内摄像头有关的成像系统的示例。图13A和13B例示了车辆系统和在其上安装的成像系统的示例。成像系统701包括成像设备702、图像预处理单元715、集成电路703和光学系统714。光学系统714在成像设备702上形成被摄体的光学图像。成像设备702将由光学系统714形成的被摄体的光学图像转换成电信号。成像设备702是根据前述示例性实施例中的任何一种的成像设备。图像预处理单元715对从成像设备702输出的信号执行预先确定的信号处理。成像系统701包括至少两组光学系统714、成像设备702和图像预处理单元715。来自各组的图像预处理单元715的输出输入到集成电路703。
集成电路703是用于成像系统应用的集成电路。集成电路703包括包含存储器705的图像处理单元704、光学距离测量单元706、视差计算单元707、物体识别单元708和异常检测单元709。图像处理单元704对图像预处理单元715的输出信号执行图像处理，诸如显影处理和缺陷校正。存储器705临时存储所捕获的图像并且存储成像像素的缺陷位置。光学距离测量单元706执行被摄体上的聚焦并且执行距离测量。视差计算单元707从由多个成像设备702获得的多条图像数据计算视差(视差图像之间的相位差)。物体识别单元708执行诸如车辆、道路、标志和人之类的被摄体的识别。异常检测单元709检测成像设备702的异常，并且向主控制单元713通知异常。
集成电路703可以通过专门设计的硬件、通过软件模块或者通过这些的组合实现。集成电路703可以通过现场可编程门阵列(FPGA)、专用集成电路(ASIC)或者这些的组合实现。
主控制单元713掌管并且控制成像系统701、车辆传感器710和控制单元720的操作。作为替代，在没有提供主控制单元713的情况下，成像系统701、车辆传感器710和控制单元720可以分别包括通信接口，并且经由各自的通信网络(例如，控制器局域网络(CAN)标准)发送和接收控制信号。
集成电路703具有通过从主控制单元713接收控制信号或根据它自己的控制单元来向成像设备702发送控制信号和设定值的功能。例如，集成电路703发送用于通过信号驱动成像设备702中的电压开关的设定和用于逐帧地切换电压开关的设定。
成像系统701与车辆传感器710连接，并且可以检测自身车辆的行驶状况(诸如车辆速度、角速率、转向角)、自身车辆的周围环境、以及其他车辆和障碍的状态。车辆传感器710还充当从视差图像获得关于到物体的距离的距离信息的距离信息获取单元。成像系统701还与驾驶辅助控制单元711连接，驾驶辅助控制单元711执行各种驾驶辅助操作，诸如自动转向、自动巡航和防撞功能。特别地，对于碰撞确定功能，驾驶辅助控制单元711基于成像系统701和车辆传感器710的检测结果进行碰撞估计并且确定是否存在与另一车辆或障碍的碰撞。如果估计碰撞将发生，驾驶辅助控制单元711由此执行避免控制，或者在碰撞的情况下激活安全系统。
成像系统701还与警报设备712连接，警报设备712基于碰撞确定单元的确定结果向驾驶员发出警报。例如，如果碰撞确定单元的确定结果表现了高的碰撞概率，主控制单元713通过应用刹车、松油门和/或抑制发动机输出来执行用于避免碰撞或减少损坏的车辆控制。警报设备712通过发出警报声音、在汽车导航系统或者仪器面板的显示单元屏幕上显示警报信息和/或向座椅安全带或者方向盘施加振动来警告用户。
在本示例性实施例中，成像系统701捕获车辆周围(例如车辆前方或者后方)的图像。图13B例示了在成像系统701捕获车辆前方的图像的情况下成像系统701的布局示例。
本示例性实施例已经描述了避免与其他车辆碰撞的控制。然而，本示例性实施例也适用于执行跟随另一个车辆的自动驾驶的控制以及执行不偏离车道的自动驾驶的控制。成像系统701不局限于像自身车辆这样的车辆，并且可以应用于移动体(移动装置)，诸如船舶、航空器和工业机器人。成像系统701不局限于移动体，并且可以广泛地应用于使用物体识别的装置。示例包括智能运输系统(ITS)。
(其他示例性实施例)
虽然上面已经描述了示例性实施例，当时本发明不局限于示例性实施例，并且可以进行各种修改和改变。示例性实施例相互可适用，并且可以单独地实现，或者在必要时或在单个实施例中来自个体实施例的元素或者特征的组合有益的情况下作为多个实施例或其特征的组合实现。
与日本专利申请公开No.2012-151847相比，根据本发明的示例性实施例的成像设备针对提供性能得到改善的成像设备。
虽然已经参考示例性实施例描述了本发明，但是应当理解，本发明不局限于所公开的示例性实施例。所附权利要求书的范围应被赋予最宽泛的解释，以便涵盖所有这种修改以及等同的结构和功能。

Claims (20)

1.一种成像设备，其特征在于，包括：
第一芯片，在第一芯片上多个第一块按矩阵布置；以及
第二芯片，在第二芯片上多个第二块按矩阵布置，第一芯片和第二芯片被堆叠，
其中，所述多个第一块中的每个第一块包括按矩阵布置的多个像素，
其中，所述多个第二块中的每个第二块包括选择电路，该选择电路被配置为选择属于所述多个第一块中的每个第一块的所述多个像素的驱动定时，以及
其中，所述多个第二块中的每个第二块包括信号处理单元，该信号处理单元被配置为处理从像素输出的信号。
2.根据权利要求1所述的成像设备，还包括：
第一块扫描电路，被配置为输出用于控制在行方向上布置的多个像素的驱动定时的垂直块控制信号；以及
第二块扫描电路，被配置为输出用于控制在列方向上布置的多个像素的驱动定时的水平块控制信号，
其中，选择电路被配置为基于垂直块控制信号和水平块控制信号的组合来选择多个像素的驱动定时。
3.根据权利要求2所述的成像设备，还包括第一扫描电路，该第一扫描电路被配置为输出用于控制在行方向上布置的多个像素的驱动定时的行传送脉冲信号，
其中，选择电路被配置为基于垂直块控制信号和水平块控制信号的组合通过从行传送脉冲信号生成像素传送脉冲信号，来选择多个像素的驱动定时。
4.根据权利要求3所述的成像设备，
其中，每个像素均包括用于传送来自光电转换单元的电荷的传送晶体管，并且
其中，像素传送脉冲信号被输入到传送晶体管的栅极。
5.根据权利要求3所述的成像设备，其中，第一块扫描电路具有第一扫描电路的功能。
6.根据权利要求1所述的成像设备，其中，选择电路被配置为将共同的驱动定时给到属于第一块的相同行的多个像素。
7.根据权利要求1所述的成像设备，其中，信号处理单元是被配置为将从像素输出的模拟信号转换成数字信号的模数(AD)转换单元。
8.根据权利要求1所述的成像设备，其中，信号处理单元是被配置为处理从像素输出的数字信号的信号处理单元。
9.根据权利要求1所述的成像设备，
其中，信号处理单元被配置为处理从布置在一个第一块中的第一像素输出的信号和从布置在另一个第一块中的第二像素输出的信号，并且
其中，选择电路被配置为基于信号处理单元的结果来选择给到多个像素的驱动定时，使得所述一个第一块的曝光时间不同于所述另一个第一块的曝光时间。
10.一种成像系统，其特征在于，包括：
根据权利要求1所述的成像设备；以及
图像信号生成单元，被配置为通过处理从成像设备输出的信号来生成图像。
11.一种移动体，其特征在于，包括：
根据权利要求1所述的成像设备；以及
距离信息获取单元，被配置为从基于来自成像设备的信号的视差图像获取关于到物体的距离的距离信息，
其中，所述移动体还包括被配置为基于所述距离信息控制移动体的控制单元。
12.一种成像设备，其特征在于，包括：
第一芯片，在第一芯片上多个第一块按矩阵布置；以及
第二芯片，在第二芯片上多个第二块按矩阵布置，第一芯片和第二芯片被堆叠，
其中，所述多个第一块中的每个第一块包括按矩阵布置的多个像素，
其中，所述多个第二块中的每个第二块包括选择电路，该选择电路被配置为选择属于所述多个第一块中的每个第一块的多个像素的驱动定时，并且
其中，所述多个第二块中的每个第二块包括定时生成器。
13.根据权利要求12所述的成像设备，还包括：
第一块扫描电路，被配置为输出用于控制在行方向上布置的多个像素的驱动定时的垂直块控制信号；以及
第二块扫描电路，被配置为输出用于控制在列方向上布置的多个像素的驱动定时的水平块控制信号，
其中，选择电路被配置为基于垂直块控制信号和水平块控制信号的组合来选择多个像素的驱动定时。
14.根据权利要求13所述的成像设备，还包括第一扫描电路，该第一扫描电路被配置为输出用于控制在行方向上布置的多个像素的驱动定时的行传送脉冲信号，
其中，选择电路被配置为基于垂直块控制信号和水平块控制信号的组合通过从行传送脉冲信号生成像素传送脉冲信号，来选择多个像素的驱动定时。
15.根据权利要求14所述的成像设备，
其中，每个像素均包括用于传送来自光电转换单元的电荷的传送晶体管，并且
其中，像素传送脉冲信号被输入到传送晶体管的栅极。
16.根据权利要求14所述的成像设备，其中，第一块扫描电路具有第一扫描电路的功能。
17.根据权利要求12所述的成像设备，其中，选择电路被配置为将共同的驱动定时给到属于第一块的相同行的多个像素。
18.根据权利要求12所述的成像设备，
其中，信号处理单元被配置为处理从布置在一个第一块中的第一像素输出的信号和从布置在另一个第一块中的第二像素输出的信号，并且
其中，选择电路被配置为基于信号处理单元的结果选择给到多个像素的驱动定时，使得所述一个第一块的曝光时间不同于所述另一个第一块的曝光时间。
19.根据权利要求18所述的成像设备，
其中，第一像素是布置在所述一个第一块中的多个像素的一部分，并且
其中，第二像素是布置在所述另一个第一块中的多个像素的一部分。
20.一种成像系统，其特征在于，包括：
根据权利要求12所述的成像设备；以及
图像信号生成单元，被配置为通过处理从成像设备输出的信号来生成图像。
CN201811143649.3A 2017-09-29 2018-09-29 成像设备、成像系统和移动体 Active CN109587414B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017192051 2017-09-29
JP2017-192051 2017-09-29
JP2018136001A JP7250454B2 (ja) 2017-09-29 2018-07-19 撮像装置、撮像システム、移動体
JP2018-136001 2018-07-19

Publications (2)

Publication Number Publication Date
CN109587414A true CN109587414A (zh) 2019-04-05
CN109587414B CN109587414B (zh) 2021-07-23

Family

ID=63683763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811143649.3A Active CN109587414B (zh) 2017-09-29 2018-09-29 成像设备、成像系统和移动体

Country Status (3)

Country Link
US (2) US10855940B2 (zh)
EP (1) EP3462731B1 (zh)
CN (1) CN109587414B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201915818A (zh) * 2017-10-05 2019-04-16 香港商印芯科技股份有限公司 光學識別模組
JP2020010165A (ja) * 2018-07-06 2020-01-16 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7245016B2 (ja) * 2018-09-21 2023-03-23 キヤノン株式会社 光電変換装置および撮像システム
JP2020188310A (ja) * 2019-05-10 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 画像認識装置および画像認識方法
JP2021129144A (ja) * 2020-02-10 2021-09-02 キヤノン株式会社 撮像装置、撮像装置の制御方法、及びプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101848344A (zh) * 2009-03-24 2010-09-29 索尼公司 固态成像装置及其驱动方法、以及电子设备
EP2889908A1 (en) * 2013-12-26 2015-07-01 Sony Corporation Electronic device
WO2016171050A1 (ja) * 2015-04-24 2016-10-27 日立オートモティブシステムズ株式会社 画像処理装置
WO2017018188A1 (ja) * 2015-07-24 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 イメージセンサ、及び、電子機器
US20170150076A1 (en) * 2015-11-24 2017-05-25 Samsung Electronics Co., Ltd. Cmos image sensors having grid array exposure control
CN106791504A (zh) * 2011-09-21 2017-05-31 普廷数码影像控股公司 堆叠芯片成像系统
CN106937061A (zh) * 2015-12-30 2017-07-07 豪威科技股份有限公司 实施每一图像捕捉之间的不均匀定时间隙的方法及系统
US20170208269A1 (en) * 2009-08-28 2017-07-20 Sony Corporation Imaging device and camera system including sense circuits to make binary decision

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277216B2 (ja) * 2005-01-13 2009-06-10 ソニー株式会社 撮像装置及び撮像結果の処理方法
JP5440461B2 (ja) 2010-09-13 2014-03-12 株式会社リコー 校正装置、距離計測システム、校正方法および校正プログラム
FR2970598B1 (fr) 2011-01-17 2013-08-16 Commissariat Energie Atomique Dispositif imageur a grande gamme dynamique
JP2012175234A (ja) 2011-02-18 2012-09-10 Sony Corp 撮像装置、撮像素子、および撮像制御方法、並びにプログラム
JP2013172270A (ja) 2012-02-20 2013-09-02 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP2014220644A (ja) 2013-05-08 2014-11-20 コニカミノルタ株式会社 固体撮像装置
JP6413233B2 (ja) 2013-11-26 2018-10-31 株式会社ニコン 撮像装置および撮像素子
JP2016171455A (ja) 2015-03-12 2016-09-23 株式会社東芝 固体撮像装置
WO2016194340A1 (en) 2015-05-29 2016-12-08 Canon Kabushiki Kaisha Image pickup device and imaging apparatus
US11280606B2 (en) 2016-03-04 2022-03-22 Canon Kabushiki Kaisha Moving object and ranging apparatus capable of acquiring image and high-accurately measuring distance
US10362246B2 (en) * 2016-03-31 2019-07-23 Sony Corporation Solid-state image pickup device, method of driving the same, and electronic apparatus
US9888185B1 (en) * 2016-12-20 2018-02-06 Omnivision Technologies, Inc. Row decoder for high dynamic range image sensor using in-frame multi-bit exposure control
JP7250454B2 (ja) 2017-09-29 2023-04-03 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7299680B2 (ja) * 2018-08-23 2023-06-28 キヤノン株式会社 撮像装置及び撮像システム
JP7245016B2 (ja) * 2018-09-21 2023-03-23 キヤノン株式会社 光電変換装置および撮像システム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101848344A (zh) * 2009-03-24 2010-09-29 索尼公司 固态成像装置及其驱动方法、以及电子设备
US20170208269A1 (en) * 2009-08-28 2017-07-20 Sony Corporation Imaging device and camera system including sense circuits to make binary decision
CN106791504A (zh) * 2011-09-21 2017-05-31 普廷数码影像控股公司 堆叠芯片成像系统
EP2889908A1 (en) * 2013-12-26 2015-07-01 Sony Corporation Electronic device
WO2016171050A1 (ja) * 2015-04-24 2016-10-27 日立オートモティブシステムズ株式会社 画像処理装置
WO2017018188A1 (ja) * 2015-07-24 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 イメージセンサ、及び、電子機器
US20170150076A1 (en) * 2015-11-24 2017-05-25 Samsung Electronics Co., Ltd. Cmos image sensors having grid array exposure control
CN106937061A (zh) * 2015-12-30 2017-07-07 豪威科技股份有限公司 实施每一图像捕捉之间的不均匀定时间隙的方法及系统

Also Published As

Publication number Publication date
US11503231B2 (en) 2022-11-15
US20210051282A1 (en) 2021-02-18
US10855940B2 (en) 2020-12-01
CN109587414B (zh) 2021-07-23
EP3462731B1 (en) 2021-11-10
US20190103427A1 (en) 2019-04-04
EP3462731A1 (en) 2019-04-03

Similar Documents

Publication Publication Date Title
CN109587414A (zh) 成像设备、成像系统和移动体
CN109155829A (zh) 成像装置及成像方法、相机模块、和电子设备
JP7434479B2 (ja) 光電変換装置及び撮像システム
JP2020053722A (ja) 光電変換装置および撮像システム
CN113612911B (zh) 成像装置、成像系统和移动体
JP2021029017A (ja) 光電変換装置、撮像システム、移動体及び露光制御装置
CN109429023A (zh) 成像装置、成像系统和移动体
JP7250454B2 (ja) 撮像装置、撮像システム、移動体
JP6833531B2 (ja) 固体撮像装置
US10504954B2 (en) Imaging device, imaging system, and moving body
JP2018061235A (ja) 撮像装置、撮像システム、および、移動体
US20200014871A1 (en) Imaging device, imaging system, and moving body
JP6914768B2 (ja) 撮像装置、撮像システム、移動体、および、制御方法
JP7458746B2 (ja) 光電変換装置、撮像システム及び移動体
JP2022158017A (ja) 信号処理装置
JP7023659B2 (ja) 撮像装置、撮像システム、移動体
JP7299711B2 (ja) 光電変換装置及びその駆動方法
JP2021010075A (ja) 光電変換装置、光電変換システム、および移動体
CN109587415A (zh) 成像传感器、芯片、成像系统和移动体
JP7346376B2 (ja) 光電変換装置、光電変換システム、移動体、半導体基板
US20240179431A1 (en) Photoelectric conversion device
JP7277429B2 (ja) 光電変換装置、光電変換システム、移動体、半導体基板
US11838660B2 (en) Apparatus, system, and movable body
US20220286638A1 (en) Semiconductor device and equipment
JP2019029694A (ja) 撮像装置、撮像システム、移動体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant