CN109904161B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN109904161B
CN109904161B CN201811311113.8A CN201811311113A CN109904161B CN 109904161 B CN109904161 B CN 109904161B CN 201811311113 A CN201811311113 A CN 201811311113A CN 109904161 B CN109904161 B CN 109904161B
Authority
CN
China
Prior art keywords
pattern
semiconductor
source
face
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811311113.8A
Other languages
English (en)
Other versions
CN109904161A (zh
Inventor
李峭蒑
金锡勋
梁裕信
李承勋
崔珉姬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109904161A publication Critical patent/CN109904161A/zh
Application granted granted Critical
Publication of CN109904161B publication Critical patent/CN109904161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体器件，该半导体器件包括：衬底，该衬底包括从衬底的顶表面垂直地突出的第一有源图案；以及填充形成在第一有源图案的上部上的第一凹部的第一源极/漏极图案。该第一源极/漏极图案包括第一半导体图案和位于第一半导体图案上的第二半导体图案。第一半导体图案具有第一面、第二面和当第一面和第二面彼此会合时限定的第一角边缘。该第二半导体图案覆盖第一半导体图案的第一面和第二面并暴露第一角边缘。

Description

半导体器件
相关申请的交叉引用
本申请要求2017年12月7日在韩国知识产权局提交的韩国专利申请No.10-2017-0167673的优先权，该韩国专利申请的全部内容通过引用的方式结合于本申请中。
技术领域
本公开涉及半导体器件，更具体地，涉及包括场效应晶体管的半导体器件。
背景技术
半导体器件由于其小尺寸、多功能和/或低制造成本而在电子工业中益处较多。半导体器件可以包括存储逻辑数据的半导体存储器件、处理逻辑数据操作的半导体逻辑器件以及同时具有存储器和逻辑元件的混合半导体器件。随着电子工业的先进发展，对半导体器件的高度集成要求越来越高。例如，越来越多地要求半导体器件具有高可靠性、高速度和/或多功能性。为了满足这些要求的特性，半导体器件逐渐变得复杂和集成化。
发明内容
本文公开的实施例提供了一种具有增强的电特性和提高的集成度的半导体器件。
根据示例性实施例，半导体器件可以包括：衬底，所述衬底包括从所述衬底的顶表面竖直地突出的第一有源图案；以及第一源极/漏极图案，所述第一源极/漏极图案填充形成在所述第一有源图案的上部上的第一凹部。所述第一源极/漏极图案可以包括：第一半导体图案；以及位于所述第一半导体图案上的第二半导体图案。所述第一半导体图案可以具有第一面、第二面和所述第一面和所述第二面彼此会合处限定的第一角边缘。所述第二半导体图案可以覆盖所述第一半导体图案的第一面和第二面并暴露所述第一角边缘。
根据示例性实施例，半导体器件可以包括：衬底，所述衬底包括从所述衬底的顶表面竖直地突出的第一有源图案；以及第一源极/漏极图案，所述第一源极/漏极图案填充形成在所述第一有源图案的上部上的第一凹部。所述第一源极/漏极图案可以具有垂直于所述衬底的顶表面的第一面。所述第一源极/漏极图案可以包括第一半导体图案和位于所述第一半导体图案上的第二半导体图案。所述第一半导体图案可以包括沿远离所述第一源极/漏极图案的中心的方向水平地突出并位于所述第二半导体图案的两个部分之间的第一角边缘。所述第一半导体图案的第一角边缘可以位于所述第一源极/漏极图案的第一面。
根据示例性实施例，半导体器件可以包括位于衬底上的存储单元。所述存储单元可以包括：第一存取晶体管和第二存取晶体管；第一上拉晶体管和第二上拉晶体管；以及第一下拉晶体管和第二下拉晶体管。所述第一上拉晶体管的第一源极/漏极图案可以在第一方向上与所述第一下拉晶体管的第二源极/漏极图案间隔开。所述第一源极/漏极图案可以具有面向所述第二源极/漏极图案的第一面。所述第一源极/漏极图案的第一面可以垂直于所述衬底的顶表面。
附图说明
图1图示了示出根据示例性实施例的半导体器件的俯视图。
图2A至图2F图示了分别沿着图1的线A-A’、B-B’、C-C’、D-D’、E-E’和F-F’截取的截面图。
图3、图5、图7、图9和图11图示了示出根据示例性实施例的制造半导体器件的方法的俯视图。
图4A、图6A、图8A、图10A和图12A分别图示了沿图3、图5、图7、图9和图11的线A-A’截取的截面图。
图4B、图6B、图8B、图10B和图12B分别图示了沿图3、图5、图7、图9和图11的线B-B’截取的截面图。
图6C、图8C、图10C和图12C分别图示了沿图5、图7、图9和图11的线C-C’截取的截面图。
图12D、图12E和图12F分别图示了沿图11的线D-D’、E-E’和F-F’截取的截面图。
图13图示了沿图9的线B-B’截取的截面图，其示出了根据示例性实施例的形成第一源极/漏极图案的方法。
图14A和图14B图示了分别沿着图1的线A-A’和B-B’截取的截面图，其示出了根据示例性实施例的制造半导体器件的方法。
图15A、图15B、图15C和图15D图示了分别沿着图1的线A-A’、C-C’、D-D’和F-F’截取的截面图，其示出了根据示例性实施例的半导体器件。
图16图示了示出根据示例性实施例的SRAM单元的等效电路图。
图17图示了示出根据图16的电路图的SRAM单元的俯视图，其示出了根据示例性实施例的半导体器件。
图18A至图18C分别图示了沿图17的线A-A’、B-B’和C-C’截取的截面图。
具体实施方式
图1图示了示出根据本发明构思的示例性实施例的半导体器件的俯视图。半导体器件可以是例如由晶片的裸片形成的半导体芯片(例如，存储器或逻辑芯片)或者半导体封装体，其中两者都包括图1和图2A-2F中描述的组件。图2A至图2F图示了分别沿着图1的线A-A’、B-B’、C-C’、D-D’、E-E’和F-F’截取的截面图。
参照图1和图2A至图2F，衬底100可以包括第一区域RG1和第二区域RG2。第一区域RG1和第二区域RG2可以在衬底100上彼此分离。衬底100可以是化合物半导体衬底或包括硅、锗、硅锗等的半导体衬底。例如，衬底100可以是硅衬底。
第一区域RG1和第二区域RG2中的每一个可以是逻辑单元区域的一部分，在该逻辑单元区域中逻辑晶体管被布置为构成半导体器件的逻辑电路。例如，衬底100的逻辑单元区域上可以设置有构成处理器核心的逻辑晶体管或I/O端子。第一区域RG1和第二区域RG2中的每一个可以包括一个或更多个逻辑晶体管的一部分，或者可以包括这些逻辑晶体管的各个个体。
或者，第一区域RG1和第二区域RG2中的每一个可以是用于存储数据的存储单元区域的一部分。例如，衬底100的存储单元区域上可以设置有构成多个SRAM单元的存储单元晶体管。第一区域RG1和第二区域RG2中的每一个可以包括存储单元晶体管中的多个存储单元晶体管个体。然而，所公开的实施例并不限于此。
第一区域RG1上可以设置有沿第二方向D2延伸的第一有源图案AP1。第二区域RG2上可以设置有沿第二方向D2延伸的第二有源图案AP2。第一有源图案AP1和第二有源图案AP2可以是衬底100的从衬底100的顶表面突出的部分。
器件隔离层ST可以设置在衬底100的上部上。器件隔离层ST可以限定第一有源图案AP1和第二有源图案AP2。器件隔离层ST可以直接覆盖第一有源图案AP1和第二有源图案AP2中的每一个的下侧壁。器件隔离层ST可以包括绝缘材料，例如氧化硅层。
第一有源图案AP1和第二有源图案AP2的上部可以高于器件隔离层ST的顶表面。第一有源图案AP1和第二有源图案AP2的上部可以竖直地突出超过器件隔离层ST。第一有源图案AP1的上部和第二有源图案AP2的上部都可以成形为突出穿过器件隔离层ST的鳍状。
第一沟道区CH1和第一源极/漏极图案SD1可以设置在第一有源图案AP1的上部上。第一凹部RS1可以形成在第一有源图案AP1的上部上。第一凹部RS1可以凹入得低于第一沟道区CH1。第一源极/漏极图案SD1可以填充第一凹部RS1。例如，第一源极/漏极图案SD1可以是p型杂质区。第一沟道区CH1可以夹置于一对第一源极/漏极图案SD1之间。
第二沟道区CH2和第二源极/漏极图案SD2可以设置在第二有源图案AP2的上部上。第二凹部RS2可以形成在第二有源图案AP2的上部上。第二凹部RS2可以凹入得低于第二沟道区CH2。第二源极/漏极图案SD2可以填充第二凹部RS2。例如，第二源极/漏极图案SD2可以是n型杂质区。第二沟道区CH2可以夹置于一对第二源极/漏极图案SD2之间。
第一源极/漏极图案SD1和第二源极/漏极图案SD2可以是通过选择性外延生长工艺形成的外延图案。第一源极/漏极图案SD1和第二源极/漏极图案SD2的顶表面可以与第一沟道区CH1和第二沟道区CH2的顶表面持平或高于第一沟道区CH1和第二沟道区CH2的顶表面。第一源极/漏极图案SD1可以包括与衬底100的半导体元素或材料不同的半导体元素或材料。例如，第一源极/漏极图案SD1可以包括晶格常数大于衬底100的半导体元素的晶格常数的半导体元素。因此，第一源极/漏极图案SD1可以向第一沟道区CH1提供压应力。第二源极/漏极图案SD2可以包括晶格常数等于或小于衬底100的半导体元素的晶格常数的半导体元素。例如，第二源极/漏极图案SD2可以包括与衬底100的半导体元素相同的半导体元素硅。
栅电极GE可以设置为沿第一方向D1延伸，同时横跨第一有源图案AP1和第二有源图案AP2。第一有源图案AP1上的栅电极GE可以与第一沟道区CH1在竖直方向上交叠。第一有源图案AP1上的栅电极GE可以围绕第一沟道区CH1的顶表面和相对的侧壁(见图2C)。第二有源图案AP2上的栅电极GE可以与第二沟道区CH2在竖直方向上交叠。第二有源图案AP2上的栅电极GE可以围绕第二沟道区CH2的顶表面和相对的侧壁(见图2F)。例如，栅电极GE可以包括导电金属氮化物(例如氮化钛或氮化钽)和金属(例如钛、钽、钨、铜或铝)中的一种或更多种。
一对栅极间隔物GS可以分别设置在每个栅电极GE的相对的侧壁上。栅极间隔物GS可以沿着栅电极GE在第一方向D1上延伸。栅极间隔物GS的顶表面可以高于栅电极GE的顶表面。栅极间隔物GS的顶表面可以与下面将讨论的第一层间介电层110的顶表面共面。栅极间隔物GS可以包括SiCN、SiCON和SiN中的一种或更多种。或者，每个栅极间隔物GS可以包括由SiCN、SiCON和SiN中的两种或更多种构成的多层。
栅极介电图案GI可以夹置于栅电极GE与第一有源图案AP1之间以及栅电极GE与第二有源图案AP2之间。栅极介电图案GI中的每一个可以沿着栅电极GE中相应一个的底表面延伸。栅极介电图案GI中的每一个可以覆盖第一沟道区CH1和第二沟道区CH2中相应一个的顶表面和相对的侧壁。栅极介电图案GI可以包括高k介电材料。例如，高k介电材料可以包括氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化锂、氧化铝、氧化铅钪钽和铌酸铅锌中的一种或更多种。
可以在每个栅电极GE上设置有栅极覆盖图案GP。栅极覆盖图案GP可以沿着栅电极GE在第一方向D1上延伸。栅极覆盖图案GP可以包括相对于将在下面讨论的第一层间介电层110具有蚀刻选择性的材料。例如，栅极覆盖图案GP可以包括SiON、SiCN、SiCON和SiN中的一种或更多种。
第一层间介电层110可以设置在衬底100上。第一层间介电层110可以覆盖栅极间隔物GS以及第一源极/漏极图案SD1和第二源极/漏极图案SD2。第一层间介电层110可以具有与栅极覆盖图案GP的顶表面和栅极间隔物GS的顶表面基本共面的顶表面。例如，第一层间介电层110可以包括氧化硅层。
尽管未示出，但是可以设置穿透第一层间介电层110的接触，以与第一源极/漏极图案SD1和第二源极/漏极图案SD2电连接。硅化物层可以夹置于接触与第一源极/漏极图案SD1和第二源极/漏极图案SD2之间。例如，接触可以通过硅化物层电连接到第一源极/漏极图案SD1和第二源极/漏极图案SD2。硅化物层可以包括金属硅化物。
将参照图2A和图2B详细讨论第一源极/漏极图案SD1。第一源极/漏极图案SD1可以包括第一半导体图案SP1、第二半导体图案SP2和第三半导体图案SP3。第一半导体图案SP1可以覆盖第一凹部RS1的内侧壁。当以沿第二方向D2(参见图2A)的截面观察时，第一半导体图案SP1可以为U形。例如，第一半导体图案SP1可以共形地形成为在第一凹部RS1的内侧壁上具有均匀的厚度。
第二半导体图案SP2可以设置在第一半导体图案SP1上。第二半导体图案SP2的至少一部分可以覆盖第一半导体图案SP1的内侧壁。第二半导体图案SP2可以填充第一凹部RS1。第二半导体图案SP2的体积可以大于第一半导体图案SP1和第三半导体图案SP3中每一个的体积。第三半导体图案SP3可以设置在第二半导体图案SP2上。第二半导体图案SP2可以具有被第三半导体图案SP3覆盖的暴露表面(或者将在下面讨论的第一面FA1至第四面FA4)。
第一半导体图案SP1和第二半导体图案SP2中的每一个可以包括晶格常数大于衬底100的半导体元素的晶格常数的半导体元素。例如，当衬底100包括硅(Si)时，第一半导体图案SP1和第二半导体图案SP2中的每一个可以包括硅锗(SiGe)。锗(Ge)的晶格常数可以大于硅(Si)的晶格常数。
第一半导体图案SP1可以用作夹置于衬底100与第二半导体图案SP2之间的缓冲层。第一半导体图案SP1可以包含浓度相对较低的锗(Ge)。例如，第一半导体图案SP1可以包含含量为约15at％(原子百分比)至约25at％的锗(Ge)。第二半导体图案SP2中包含的锗(Ge)的含量大于第一半导体图案SP1中包含的锗(Ge)的含量。例如，第二半导体图案SP2可包含含量为约25at％至约75at％的锗(Ge)。
第三半导体图案SP3可以用作用于保护第二半导体图案SP2的覆盖层。第三半导体图案SP3可以包括与衬底100的半导体元素相同的半导体元素。例如，第三半导体图案SP3可以包括单晶硅(Si)。第三半导体图案SP3可以包含含量为约95at％至约100at％的硅(Si)。诸如“大约”或“近似”之类的术语可以反映仅以相对较小的方式和/或以不会显著改变某些元件的操作、功能或结构的方式变化的数量、大小、朝向或布局。例如，从“大约0.1到大约1”的范围可以包括诸如围绕0.1的0％-5％偏差和围绕1的0％-5％偏差的范围，特别是如果这种偏差保持与所列出的范围相同的效果。
第二半导体图案SP2可以包括使第一源极/漏极图案SD1具有p型导电性的杂质(例如，硼)。包含在第二半导体图案SP2中的杂质的含量可以大于包含在第一半导体图案SP1和第三半导体图案SP3中的每一个中的杂质的含量。
将返回参照图2B详细讨论当以沿着第一方向D1的截面观察时示出的第一源极/漏极图案SD1。第一源极/漏极图案SD1可以包括第一面PFA1、第二面PFA2和第三面PFA3。第三面PFA3可以位于第一面PFA1与第二面PFA2之间。例如，第三面PFA3可以将第一面PFA1和第二面PFA2彼此连接。第一面PFA1、第二面PFA2和第三面PFA3可以是彼此不同的晶面。例如，第一面PFA1可以是(110)面，第二面PFA2可以是(100)面，第三面PFA3可以是(111)面。第一面PFA1可以垂直于衬底100的顶表面。第二面PFA2可以平行于衬底100的顶表面。
第一源极/漏极图案SD1可以具有包括五个或更多个平面的多面体形状。例如，第一源极/漏极图案SD1可以包括两个(110)面、一个(100)面和四个(111)面。
第一源极/漏极图案SD1的第二半导体图案SP2可以包括第一面FA1、第二面FA2、第三面FA3和第四面FA4。第二半导体图案SP2的第一面FA1至第四面FA4可以是相同的晶面。第二半导体图案SP2的第一面FA1至第四面FA4可以都是(111)面。例如，第二半导体图案SP2可以仅包括(111)面。
第一角边缘SE1可以由第二半导体图案SP2的第三面FA3和第四面FA4限定。第一角边缘SE1可以沿远离第二半导体图案SP2的中心的方向水平地突出。第一角边缘SE1可以沿第一方向D1突出。第一角边缘SE1可以位于第一源极/漏极图案SD1的第一面PFA1处，并且可以形成第一源极/漏极图案SD1的第一面PFA1的一部分，并且可以与第一面PFA1共面。
第二角边缘SE2可以由第二半导体图案SP2的第二面FA2和第三面FA3限定。第二角边缘SE2可以沿远离第二半导体图案SP2的中心的方向竖直地突出。第二角边缘SE2可以沿第三方向D3突出。
第三半导体图案SP3可以直接覆盖第二半导体图案SP2的第一面FA1至第四面FA4。第三半导体图案SP3可以不覆盖第二半导体图案SP2的第一角边缘SE1和第二角边缘SE2。第三半导体图案SP3可以暴露第二半导体图案SP2的第一角边缘SE1和第二角边缘SE2。第三半导体图案SP3可以具有与第一源极/漏极图案SD1的第一面PFA1至第三面PFA3相对应的暴露表面。
在第二半导体图案SP2具有第一角边缘SE1的水平高度上，第一源极/漏极图案SD1可以具有沿第一方向D1的最大宽度W1。第一源极/漏极图案SD1的最大宽度W1可以与第二半导体图案SP2的最大宽度基本相同。当提到朝向、布局、位置、形状、尺寸、数量或其他度量时，本文使用的术语例如“相同”、“相等”、“平面”或“共面”不一定意味着完全相同的朝向、布局、位置、形状、尺寸、数量或其他度量，而是旨在包括在例如由于制造过程而可能发生的可接受的变化内的几乎相同的朝向、布局、位置、形状、尺寸、数量或其他度量。除非上下文或其他陈述另有说明，否则术语“基本上”在本文中可用于强调这一含义。例如，被描述为“基本上相同”、“基本上相等”或“基本上平面”的物件可以是完全相同、相等或平面的，或者可以是在例如由于制造过程而可能发生的可接受的变化范围内的相同、相等或平面的。
将参照图2D和2E详细讨论第二源极/漏极图案SD2。第二源极/漏极图案SD2可以包括单个半导体层。第二源极/漏极图案SD2可以包括与衬底100的半导体元素相同的半导体元素。例如，第二源极/漏极图案SD2可以包括硅(Si)。第二源极/漏极图案SD2可以包括使得第二源极/漏极图案SD2具有n型导电性的杂质(例如磷)。
将参照图2E详细讨论当以沿着第一方向D1的截面观察时示出的第二源极/漏极图案SD2。第二源极/漏极图案SD2可以包括第一面NFA1、第二面NFA2和第三面NFA3。第三面NFA3可以位于第一面NFA1与第二面NFA2之间。例如，第三面NFA3可以将第一面NFA1和第二面NFA2彼此连接。第一面NFA1、第二面NFA2和第三面NFA3可以是彼此不同的晶面。例如，第一面NFA1可以是(110)面，第二面NFA2可以是(100)面，并且第三面NFA3可以是(111)面。第一面NFA1可以垂直于衬底100的顶表面。第二面NFA2可以平行于衬底100的顶表面。
第二源极/漏极图案SD2可以具有包括五个或更多个平面的多面体形状。例如，第二源极/漏极图案SD2可以包括两个(110)面、一个(100)面和四个(111)面。第二源极/漏极图案SD2可以沿第一方向D1在彼此相对的两个第一面NFA1之间有最大宽度W2。
图3、图5、图7、图9和图11图示了示出根据示例性实施例的制造半导体器件的方法的俯视图。图4A、图6A、图8A、图10A和图12A分别图示了沿图3、图5、图7、图9和图11的线A-A’截取的截面图。图4B、图6B、图8B、图10B和图12B分别图示了沿图3、图5、图7、图9和图11的线B-B’截取的截面图。图6C、图8C、图10C和图12C分别图示了沿图5、图7、图9和图11的线C-C’截取的截面图。图12D、图12E和图12F分别图示了沿图11的线D-D’、E-E’和F-F’截取的截面图。图13图示了沿图9的线B-B’截取的截面图，其示出了根据示例性实施例的形成第一源极/漏极图案的方法。
参照图3、图4A和图4B，衬底100可以设置为包括第一区域RG1和第二区域RG2。衬底100的上部可以被图案化，以分别在第一区域RG1和第二区域RG2上形成第一有源图案AP1和第二有源图案AP2。例如，第一有源图案AP1和第二有源图案AP2的形成可以包括在衬底100上形成掩模图案，使用掩模图案作为蚀刻掩模各向异性地蚀刻衬底100，并且去除掩模图案。衬底100可以是化合物半导体衬底或包括硅、锗、硅锗等的半导体衬底。例如，衬底100可以是硅衬底。
器件隔离层ST可以设置在衬底100的上部上。例如，绝缘层(例如氧化硅层)可以形成在衬底100上，从而覆盖第一有源图案AP1和第二有源图案AP2。绝缘层然后可以凹进，直到暴露出第一有源图案AP1和第二有源图案AP2的上部。
参照图5和图6A至图6C，牺牲图案PP可以形成为横跨第一有源图案AP1和第二有源图案AP2。每个牺牲图案PP可以形成为具有沿第一方向D1延伸的线性或条形形状。例如，牺牲图案PP的形成可以包括在衬底100的整个表面上形成牺牲层，在牺牲层上形成硬掩模图案MA，并且使用硬掩模图案MA作为蚀刻掩模来图案化牺牲层。牺牲层可以包括多晶硅层。
一对栅极间隔物GS可以被分别形成在每个牺牲图案PP的相对的侧壁上。栅极间隔物GS的形成可以包括在衬底100的整个表面上共形地形成间隔层，以及各向异性地蚀刻间隔层。
栅极间隔物GS也可以形成在第一有源图案AP1和第二有源图案AP2中的每一个的相对的侧壁上。例如，间隔层也可以形成在第一有源图案AP1和第二有源图案AP2中的每一个的相对的侧壁上，并且甚至在各向异性蚀刻工艺之后也可以保留。
间隔层可以包括SiCN、SiCON和SiN中的一种或更多种。或者，间隔层可以是包括SiCN、SiCON和SiN中的两种或更多种的多层。
参照图7和图8A至图8C，可以形成第一掩模层MP1以覆盖第二区域RG2。第一掩模层MP1可以暴露第一区域RG1。
第一区域RG1上的第一有源图案AP1可以在其上部被部分蚀刻以形成第一凹部RS1。第一凹部RS1的形成可以包括执行蚀刻工艺，其中硬掩模图案MA和栅极间隔物GS用作蚀刻掩模以蚀刻第一有源图案AP1的上部。当执行蚀刻工艺时，可以从第一有源图案AP1的相对的侧壁去除栅极间隔物GS。当执行蚀刻工艺时，暴露的器件隔离层ST可以凹进。当执行蚀刻工艺时，第一掩模层MP1可以保护第二区域RG2不被蚀刻。
参照图9和图10A至图10C，可以形成第一源极/漏极图案SD1以填充第一凹部RS1。例如，第一源极/漏极图案SD1的形成可以包括执行选择性外延生长工艺，其中第一凹部RS1的内侧壁被用作晶种层。当形成第一源极/漏极图案SD1时，可以在一对第一源极/漏极图案SD1之间限定第一沟道区CH1。例如，选择性外延生长工艺可以包括化学气相沉积(CVD)或分子束外延(MBE)。
每个第一源极/漏极图案SD1可以包括晶格常数大于衬底100的第一半导体元素的晶格常数的第二半导体元素。例如，第一半导体元素可以是硅，第二半导体元素可以是锗。每个第一源极/漏极图案SD1可以形成为具有多个半导体层。每个第一源极/漏极图案SD1可以包括顺序形成的第一半导体图案SP1、第二半导体图案SP2和第三半导体图案SP3。
第一半导体图案SP1可以通过第一选择性外延生长工艺形成，其中凹部RS1的内侧壁被用作晶种层。第一半导体图案SP1可以包含浓度低的第二半导体元素。第一半导体图案SP1可以原位掺杂有低浓度杂质。或者，在形成第一半导体图案SP1之后，可以将低浓度杂质掺杂到第一半导体图案SP1中。例如，第一半导体图案SP1可以包括掺杂硼的硅锗(SiGe)。第一半导体图案SP1可以包含约15at％至约25at％的锗(Ge)含量。
执行第一选择性外延生长工艺的压强可以大于执行后续第二选择性外延生长工艺的压强。例如，第一选择性外延生长工艺可以在约50托(Torr)至约250托的压强下执行。因此，第一半导体图案SP1可以共形地形成在第一凹部RS1的内侧壁上。
第二半导体图案SP2可以通过第二选择性外延生长工艺形成，其中第一半导体图案SP1用作晶种层。第二半导体图案SP2可以包含浓度大于包含在第一半导体图案SP1中的第二半导体元素的浓度的第二半导体元素。第二半导体图案SP2可以原位掺杂有高浓度杂质。或者，在形成第二半导体图案SP2之后，可以将高浓度杂质掺杂到第二半导体图案SP2中。例如，第二半导体图案SP2可以包括掺有硼的硅锗(SiGe)。第二半导体图案SP2可以包含约25at％至约75at％的锗(Ge)含量。
执行第二选择性外延生长工艺的压强可以小于执行第一选择性外延生长工艺的压强。例如，第二选择性外延生长工艺可以在约10托至约50托的压强下执行。
第三半导体图案SP3可以通过第三选择性外延生长工艺形成，其中第二半导体图案SP2用作晶种层。第三半导体图案SP3可以包括与衬底100的第一半导体元素相同的第一半导体元素。例如，第三半导体图案SP3可以包括单晶硅(Si)。上述第一选择性外延生长工艺至第三选择性外延生长工艺可以在同一腔室中被顺序执行。
参照图13，在一个实施例中，第三半导体图案SP3可以初始形成为完全覆盖第二半导体图案SP2。例如，第三半导体图案SP3可以覆盖第二半导体图案SP2的第一角边缘SE1和第二角边缘SE2。第一源极/漏极图案SD1可以仅包括第三面PFA3，即(111)面。第一源极/漏极图案SD1可以在第一方向D1上具有最大宽度W1’。
返回参考图10B，第三半导体图案SP3可以被部分蚀刻，以使得第一源极/漏极图案SD1另外具有第一面PFA1和第二面PFA2。第一面PFA1可以是(110)面，第二面PFA2可以是(100)面。
例如，第三半导体图案SP3的部分蚀刻可以通过这样的蚀刻工艺来实现：在该蚀刻工艺中，第一面PFA1或(110)面蚀刻得比第三面PFA3或(111)面快。例如，第三半导体图案SP3的部分蚀刻可以通过这样的蚀刻工艺来实现：在该蚀刻工艺中，第二面PFA2或(100)面比第三面PFA3或(111)面蚀刻得更快。在一个实施例中，当执行蚀刻工艺时，第一面PFA1的蚀刻速率可以等于或大于第三面PFA3的蚀刻速率的10倍。此外，当执行蚀刻工艺时，第二面PFA2的蚀刻速率可以等于或大于第三面PFA3的蚀刻速率的10倍。
第三半导体图案SP3的部分蚀刻可以继续直到暴露第二半导体图案SP2的第一角边缘SE1和第二角边缘SE2。第一半导体图案SP1和第二半导体图案SP2可以在蚀刻工艺期间基本不被蚀刻。蚀刻工艺之后第一源极/漏极图案SD1的最大宽度W1可以小于蚀刻工艺之前第一源极/漏极图案SD1的最大宽度W1’。
蚀刻工艺可以是干法蚀刻工艺或湿法蚀刻工艺。当选择干法蚀刻工艺时，干法蚀刻工艺可以使用包括HCl或Cl2或其组合的蚀刻气体。蚀刻气体可以另外包括锗烷GeH4。当选择湿法蚀刻工艺时，湿法蚀刻工艺可以使用这样的蚀刻剂：该蚀刻剂对硅的蚀刻速率等于或大于对氧化硅的蚀刻速率的10倍。
蚀刻工艺可以在顺序执行第一选择性外延生长工艺至第三选择性外延生长工艺的同一腔室中执行。或者，蚀刻工艺可以在与顺序执行第一选择性外延生长工艺至第三选择性外延生长工艺的腔室不同的腔室中执行。
参照图11和图12A至图12F，可以从第二区域RG2去除第一掩模层MP1。可以形成第二掩模层MP2以覆盖第一区域RG1。第二掩模层MP2可以暴露第二区域RG2。
第二区域RG2上的第二有源图案AP2可以在其上部被部分蚀刻以形成第二凹部RS2。当执行蚀刻工艺时，第二掩模层MP2可以保护第一区域RG1不被蚀刻。
可以形成第二源极/漏极图案SD2以填充第二凹部RS2。例如，第二源极/漏极图案SD2的形成可以包括执行选择性外延生长工艺，其中第二凹部RS2的内侧壁被用作晶种层。当第二源极/漏极图案SD2被形成时，可以在一对第二源极/漏极图案SD2之间限定第二沟道区CH2。每个第二源极/漏极图案SD2可以形成为具有单个半导体层。例如，第二源极/漏极图案SD2可以包括与衬底100的半导体元素相同的半导体元素硅。
第二源极/漏极图案SD2可以被部分蚀刻以另外具有第一面NFA1和第二面NFA2。因此，每个第二源极/漏极图案SD2可以包括第一面NFA1、第二面NFA2和第三面NFA3。
例如，第二源极/漏极图案SD2的部分蚀刻可以通过这样的蚀刻工艺来实现：在该蚀刻工艺中，第一面NFA1或(110)面比第三面NFA3或(111)面蚀刻得更快。第二源极/漏极图案SD2的部分蚀刻可以通过这样的蚀刻工艺来实现：在该蚀刻工艺中，第二面NFA2或(100)面比第三面NFA3或(111)面蚀刻得更快。第二源极/漏极图案SD2的部分蚀刻可以使用与上述第三半导体图案SP3的部分蚀刻基本相同的蚀刻工艺。
回到图1和图2A至图2F，第二掩模层MP2可以被从第一区域RG1去除。可以形成第一层间介电层110以覆盖第一源极/漏极图案SD1、第二源极/漏极图案SD2、硬掩模图案MA和栅极间隔物GS。例如，第一层间介电层110可以包括氧化硅层。
第一层间介电层110可以被平坦化，直到牺牲图案PP的顶表面被暴露为止。可执行回蚀或化学机械抛光(CMP)工艺以平坦化第一层间介电层110。硬掩模图案MA可以在平坦化过程中被全部去除。在平坦化过程中，可以去除栅极间隔物GS的上部。因此，第一层间介电层110可以具有与牺牲图案SP的顶表面和栅极间隔物GS的顶表面基本共面的顶表面。
牺牲图案PP可以用栅电极GE代替。栅电极GE的形成可以包括选择性地去除牺牲图案PP，并且栅极介电图案GI和栅电极可以被形成在每个牺牲图案PP被去除所产生的空白空间中。
栅极介电图案GI可以通过原子层沉积(ALD)工艺或化学氧化工艺共形地形成。例如，栅极介电图案GI可以包括高k介电材料。高k介电材料可以包括氧化铪、氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化锂、氧化铝、氧化铅钪钽和铌酸铅锌中的一种或更多种。
栅电极GE可以包括导电金属氮化物(例如氮化钛或氮化钽)和金属(例如钛、钽、钨、铜或铝)中的一种或更多种。
栅电极GE可以在其上部形成凹进。栅极覆盖图案GP可以形成在栅电极GE上。栅极覆盖图案GP可以形成为完全填充栅电极GE的凹进区域。栅极覆盖图案GP可以包括SiON、SiCN、SiCON和SiN中的一种或更多种。
图14A和图14B图示了分别沿着图1的线A-A’和B-B’截取的截面图，其示出了根据示例性实施例的制造半导体器件的方法。在随后的实施例中，将省略重复以上参考图1和图2A至图2F讨论的技术特征的详细描述，但将详细讨论其差异。
参照图1、图14A和图14B，第一源极/漏极图案SD1可以进一步包括第四半导体图案SP4。第四半导体图案SP4可以夹置于第一半导体图案SP1与第二半导体图案SP2之间。第四半导体图案SP4可以覆盖第一半导体图案SP1的内侧壁。当以沿着第二方向D2的截面观察时，第四半导体图案SP4可以具有U形顶表面。第二半导体图案SP2的体积可以比第一半导体图案SP1、第三半导体图案SP3和第四半导体图案SP4中的每一个的体积都大。
第四半导体图案SP4中包含的锗(Ge)的含量可以大于第一半导体图案SP1中包含的锗(Ge)的含量。例如，第四半导体图案SP4可以包含25at％至约50at％的锗(Ge)含量。第二半导体图案SP2中包含的锗(Ge)的含量可以大于第四半导体图案SP4中包含的锗(Ge)的含量。例如，第二半导体图案SP2可以包含51at％至约75at％的锗(Ge)含量。
图15A、图15B、图15C和图15D图示了分别沿着图1的线A-A’、C-C’、D-D’和F-F’截取的截面图，其示出了根据示例性实施例的半导体器件。在随后的实施例中，将省略重复以上参考图1和图2A至图2F讨论的技术特征的详细描述，但将详细讨论其差异。
参照图1、图2B、图2E和图15A至图15D，第一有源图案AP1的第一沟道区CH1可以包括在竖直方向上堆叠的多个第一沟道图案CP1。第二有源图案AP2的第二沟道区CH2可以包括在竖直方向上堆叠的多个第二沟道图案CP2。
第一沟道图案CP1可以沿垂直于衬底100的顶表面的第三方向D3彼此间隔开。第一沟道图案CP1可以在竖直方向上彼此交叠。第一源极/漏极图案SD1可以接触第一沟道图案CP1的侧壁。例如，第一沟道图案CP1可以将一对相邻的第一源极/漏极图案SD1彼此连接。示例性地图示了三个第一沟道图案CP1，但是第一沟道图案CP1的数量没有特别限制。第一沟道图案CP1可以具有彼此相同的厚度或者彼此不同的厚度。
第一沟道图案CP1可以包括基本相同的半导体材料。例如，第一沟道图案CP1可以包括硅、锗和硅锗中的一种或更多种。第二沟道图案CP2的详细描述可以与第一沟道图案CP1的描述基本相同或相似。
第一有源图案AP1上的栅电极GE可以围绕每个第一沟道图案CP1(参见图15B)。例如，第一有源图案AP1上的栅电极GE可以围绕每个第一沟道图案CP1的顶表面和底表面以及相对的侧壁。根据一些实施例的晶体管可以是环绕栅极型场效应晶体管(gate-all-aroundtype field effect transistor)。栅极介电图案GI可以夹置于栅电极GE与第一沟道图案CP1之间。
第二有源图案AP2上的栅电极GE可以围绕每个第二沟道图案CP2(见图15D)。例如，第二有源图案AP2上的栅电极GE可以围绕每个第二沟道图案CP2的顶表面和底表面以及相对的侧壁。栅极介电图案GI可以夹置于栅电极GE与第二沟道图案CP2之间。
绝缘图案IP可以夹置于第一源极/漏极图案SD1与栅电极GE之间。绝缘图案IP也可以夹置于第二源极/漏极图案SD2与栅电极GE之间。绝缘图案IP还可以夹置于在竖直方向上彼此分离的第一沟道图案CP1之间和夹置于在竖直方向上彼此分离的第二沟道图案CP2之间。绝缘图案IP可以将栅电极GE与第一源极/漏极图案SD1和第二源极/漏极图案SD2电绝缘。例如，绝缘图案IP可以包括氮化硅层。
根据本实施例的第一源极/漏极图案SD1和第二源极/漏极图案SD2的详细形状和描述可以与上面参考图1和图2A至图2F讨论的基本相同或相似。
应当注意，被描述为彼此接触的物件是直接连接的(例如，触碰的)。此外，尽管术语第一、第二和第三等可以在本文中用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。除非上下文另有说明，否则这些术语仅用于区分一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分，例如作为命名惯例。因此，在不脱离本发明的教导的情况下，在说明书的一部分中讨论的第一元件、组件、区域、层或部分可以被称为说明书的另一部分或权利要求中的第二元件、组件、区域、层或部分。此外，在某些情况下，即使没有使用“第一”、“第二”等来描述术语，但是在说明书中，为了区分不同的所要求保护的要素，它在权利要求中仍然可以被称为“第一”或“第二”。
图16图示了示出根据示例性实施例的SRAM单元的等效电路图。
参照图16，根据一些实施例的SRAM单元可以包括第一上拉晶体管TU1、第一下拉晶体管TD1、第二上拉晶体管TU2、第二下拉晶体管TD2、第一存取晶体管TA1和第二存取晶体管TA2。第一上拉晶体管TU1和第二上拉晶体管TU2可以是PMOS晶体管。第一下拉晶体管TD1和第二下拉晶体管TD2以及第一存取晶体管TA1和第二存取晶体管TA2可以是NMOS晶体管。
第一节点N1可以连接到第一上拉晶体管TU1的第一源极/漏极和第一下拉晶体管TD1的第一源极/漏极。电源线VDD可以连接到第一上拉晶体管TU1的第二源极/漏极，接地线VSS可以连接到第一下拉晶体管TD1的第二源极/漏极。第一上拉晶体管TU1的栅极可以电连接到第一下拉晶体管TD1栅极。第一上拉晶体管TU1和第一下拉晶体管TD1可以构成第一反相器。第一反相器可以具有与第一上拉晶体管TU1和第一下拉晶体管TD1的连接的栅极相对应的输入端子，并且具有与第一节点N1相对应的输出端子。
第二节点N2可以连接到第二上拉晶体管TU2的第一源极/漏极和第二下拉晶体管TD2的第一源极/漏极。电源线VDD可以连接到第二上拉晶体管TU2的第二源极/漏极，接地线VSS可以连接到第二下拉晶体管TD2的第二源极/漏极。第二上拉晶体管TU2和第二下拉晶体管TD2可以使它们的栅极彼此电连接。因此，第二上拉晶体管TU2和第二下拉晶体管TD2可以构成第二反相器。第二反相器可以具有与第二上拉晶体管TU2和第二下拉晶体管TD2的连接的栅极相对应的输入端子，并且具有与第二节点N2相对应的输出端子。
第一反相器和第二反相器可以彼此连接以构成锁存结构。在该配置中，第一上拉晶体管TU1和第一下拉晶体管TD1的栅极可以电连接到第二节点N2，第二上拉晶体管TU2和第二下拉晶体管TD2的栅极可以电连接到第一节点N1。第一存取晶体管TA1的第一源极/漏极可以连接到第一节点N1，并且其第二源极/漏极连接到第一位线BL1。第二存取晶体管TA2的第一源极/漏极可以连接到第二节点N2，并且其第二源极/漏极连接到第二位线BL2。第一存取晶体管TA1和第二存取晶体管TA2两者的栅极可以电连接到字线WL。上述配置可以实现根据本发明构思的示例性实施例的SRAM单元。SRAM单元中包括的各种NMOS晶体管和PMOS晶体管可以包括图1、图2A-2F、图14A-14B或图15A-15D中描述的晶体管结构。
图17图示了示出根据图16的电路图的SRAM单元的俯视图，其示出了根据示例性实施例的半导体器件。图18A至图18C分别图示了沿图17的线A-A’、B-B’和C-C’截取的截面图。在随后的实施例中，将省略重复以上参考图1和图2A至图2F讨论的技术特征的详细描述，但将详细讨论其差异。
参照图16、图17和图18A至图18C，可以在衬底100上设置至少一个SRAM单元。可以在衬底100上设置器件隔离层ST。器件隔离层ST可以限定第一有源图案AP1和第二有源图案AP2。
第一沟道区CH1和第一源极/漏极图案SD1可以设置在每个第一有源图案AP1的上部上。第二沟道区CH2和第二源极/漏极图案SD2可以设置在每个第二有源图案AP2的上部。第一源极/漏极图案SD1可以是p型杂质区。第二源极/漏极图案SD2可以是n型杂质区。
第一栅电极GE1至第四栅电极GE4可以设置为沿第一方向D1延伸，同时横跨第一有源图案AP1和第二有源图案AP2。第二栅电极GE2和第四栅电极GE4可以沿第一方向D1直线对齐。绝缘层IL可以夹置于第二栅电极GE2与第四栅电极GE4之间，该构造可以将第二栅电极GE2和第四栅电极GE4彼此分离。第一栅电极GE2和第三栅电极GE3可以沿第一方向D1直线对齐。绝缘层IL可以夹置于第一栅电极GE1与第三栅电极GE3之间，该构造可以将第一栅电极GE1和第三栅电极GE3彼此分离。
有源接触AC1至AC8可以设置在第一栅电极GE1至第四栅电极GE4的相对侧上。第一有源接触AC1至第八有源接触AC8可以穿透第一层间介电层110的上部，以与第一源极/漏极图案SD1和第二源极/漏极图案SD2接触。第一有源接触AC1至第八有源接触AC8的顶表面可以与第一层间介电层110的顶表面基本共面。第一有源接触AC1至第八有源接触AC8可以包括导电金属氮化物(例如氮化钛或氮化钽)和金属(例如钛、钽、钨、铜或铝)中的一种或更多种。
第一栅极接触GC1可以设置在第三栅电极GE3上，第二栅极接触GG2可以设置在第二栅电极GE2上。第一栅极接触GC1和第二栅极接触GC2可以穿透第一层间介电层110的上部、栅极间隔物GS和栅极覆盖图案GP，从而分别耦合到第三栅电极GE3和第二栅电极GE2。第一栅极接触GC1和第二栅极接触GC2的顶表面可以与第一层间介电层110的顶表面基本共面。第一栅极接触GC1和第二栅极接触GC2的底表面可以高于第一有源接触AC1至第八有源接触AC8的底表面。第一栅极接触GC1和第二栅极接触GC2可以包括导电金属氮化物(例如氮化钛或氮化钽)和金属(例如钛、钽、钨、铜或铝)中的一种或更多种。第一栅极接触GC1和第二栅极接触GC2可以包括与第一有源接触AC1至第八有源接触AC8相同的材料。例如，第一栅极接触GC1和第二有源接触AC2可以整体组合以构成单个导电结构。第二栅极接触GC2和第五有源接触AC5可以整体组合以构成单个导电结构。
存储单元晶体管可以由第一有源图案AP1和第二有源图案AP2以及第一栅电极GE1至第四栅电极GE4构成或形成。图17所示的存储单元晶体管可以包括参考图16讨论的第一上拉晶体管TU1、第一下拉晶体管TD1、第二上拉晶体管TU2、第二下拉晶体管TD2、第一存取晶体管TA1和第二存取晶体管TA2。
返回参考图18B，第一下拉晶体管TD1的第二源极/漏极图案SD2可以在第一方向D1上与第一上拉晶体管TU1的第一源极/漏极图案SD1间隔开。第一上拉晶体管TU1的第一源极/漏极图案SD1可以在第一方向D1上与第二上拉晶体管TU2的第一源极/漏极图案SD1间隔开。第二上拉晶体管TU2的第一源极/漏极图案SD1可以在第一方向D1上与第二下拉晶体管TD2的第二源极/漏极图案SD2间隔开。例如，相邻的源极/漏极图案SD1和SD2可能彼此不接触。
第一上拉晶体管TU1的第一源极/漏极图案SD1和第二上拉晶体管TU2的第一源极/漏极图案SD1都可以具有面向其相邻的源极/漏极图案SD1和SD2中的一个的第一面PFA1。第一下拉晶体管TD1的第二源极/漏极图案SD2和第二下拉晶体管TD2的第二源极/漏极图案SD2都可以具有面向其相邻的源极/漏极图案SD1和SD2中一个的第一面NFA1。每个第一源极/漏极图案SD1的第一面PFA1可以垂直于衬底100的顶表面。每个第二源极/漏极图案SD2的第一面NFA1可以垂直于衬底100的顶表面。
在一些实施例中，如上参考图10B和图13所述，第三半导体图案SP3可以被部分蚀刻以减小第一源极/漏极图案SD1的最大宽度。如以上参考图12E所讨论的，第二源极/漏极图案SD2可以被部分蚀刻以具有减小的最大宽度。根据一些实施例的半导体器件可以具有足以将相邻源极/漏极图案SD1和SD2彼此分离的余量(margin)。根据一些实施例的半导体器件不会包括由相邻源极/漏极图案SD1和SD2之间的直接接触产生的桥。
根据某些实施例，由于半导体器件具有足以将相邻源极/漏极图案彼此分离的余量，所以半导体器件可以具有增强的电特性和提高的集成度。
尽管已经参考附图讨论了示例性实施例，但是应当理解，在不脱离本发明构思的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，应当理解，上述实施例仅仅是说明性的，但在所有方面都不是限制性的。

Claims (18)

1. 一种半导体器件，包括：
衬底，所述衬底包括从所述衬底的顶表面竖直地突出的第一有源图案；以及
第一源极/漏极图案，所述第一源极/漏极图案填充形成在所述第一有源图案的上部上的第一凹部，
其中，所述第一源极/漏极图案包括：
第一半导体图案；以及
位于所述第一半导体图案上的第二半导体图案，
其中，所述第一半导体图案具有第一面、第二面和在所述第一面和所述第二面彼此会合处限定的第一角边缘，
其中，所述第二半导体图案覆盖所述第一半导体图案的所述第一面和所述第二面并暴露所述第一角边缘，并且
其中，所述第一角边缘沿远离所述第一源极/漏极图案的中心的方向水平地突出。
2.根据权利要求1所述的器件，其中
所述衬底包含第一半导体元素，
所述第一源极/漏极图案包含与所述第一半导体元素不同的第二半导体元素，并且
所述第二半导体元素被包括在所述第一源极/漏极图案的所述第一半导体图案和所述第二半导体图案中，并且在所述第一半导体图案中的含量大于在所述第二半导体图案中的含量。
3.根据权利要求2所述的器件，其中，所述第一源极/漏极图案还包括位于所述第一半导体图案与所述第一凹部之间的第三半导体图案，
其中，所述第三半导体图案包括所述第二半导体元素，并且所述第一半导体图案中所包括的所述第二半导体元素的含量大于所述第三半导体图案中所包括的所述第二半导体元素的含量。
4.根据权利要求1所述的器件，其中，所述第一半导体图案的所述第一面和所述第二面都是（111）面。
5. 根据权利要求1所述的器件，其中，所述第一源极/漏极图案具有第三面、第四面和第五面，
其中，所述第一源极/漏极图案的所述第五面将所述第一源极/漏极图案的所述第三面和所述第四面相互地连接，并且
其中，所述第一源极/漏极图案的所述第三面至第五面是彼此不同的晶面。
6.根据权利要求5所述的器件，其中
所述第一源极/漏极图案的所述第三面是（110）面，
所述第一源极/漏极图案的所述第四面是（100）面，并且
所述第一源极/漏极图案的所述第五面是（111）面。
7. 根据权利要求1所述的器件，还包括：
第二有源图案，所述第二有源图案从所述衬底的顶表面竖直地突出；以及
第二源极/漏极图案，所述第二源极/漏极图案填充形成在所述第二有源图案的上部上的第二凹部，
其中，所述第二源极/漏极图案具有第一面、第二面和第三面，
其中，所述第二源极/漏极图案的所述第三面将所述第二源极/漏极图案的所述第一面和所述第二面相互地连接，
其中，所述第二源极/漏极图案的所述第一面至所述第三面是彼此不同的晶面，并且
其中，所述第一源极/漏极图案和第二源极/漏极图案具有彼此不同的导电类型。
8.根据权利要求7所述的器件，其中，所述第二源极/漏极图案由单个半导体层组成。
9. 一种半导体器件，包括：
衬底，所述衬底包括从所述衬底的顶表面竖直地突出的第一有源图案；以及
第一源极/漏极图案，所述第一源极/漏极图案填充形成在所述第一有源图案的上部上的第一凹部，
其中，所述第一源极/漏极图案具有垂直于所述衬底的顶表面的第一面，
其中，所述第一源极/漏极图案包括第一半导体图案和位于所述第一半导体图案上的第二半导体图案，
其中，所述第一半导体图案包括沿远离所述第一源极/漏极图案的中心的方向水平地突出并位于所述第二半导体图案的两个部分之间的第一角边缘，并且
其中，所述第一半导体图案的第一角边缘位于所述第一源极/漏极图案的第一面处。
10.根据权利要求9所述的器件，其中，所述第一半导体图案还包括限定所述第一角边缘的第二面和第三面，
其中所述第二半导体图案覆盖所述第一半导体图案的所述第二面和所述第三面，并暴露所述第一半导体图案的所述第一角边缘。
11.根据权利要求9所述的器件，其中
所述衬底包含第一半导体元素，
所述第一源极/漏极图案的至少所述第一半导体图案包含与所述第一半导体元素不同的第二半导体元素，并且
所述第一半导体图案中包含的所述第二半导体元素的含量大于所述第二半导体图案中包含的所述第二半导体元素的含量。
12.根据权利要求9所述的器件，其中
所述第一源极/漏极图案还具有第二面和第三面，
所述第一源极/漏极图案的所述第二面平行于所述衬底的顶表面，并且
所述第一源极/漏极图案的所述第三面将所述第一源极/漏极图案的所述第一面和所述第二面相互地连接。
13. 根据权利要求9所述的器件，还包括：
第二有源图案，所述第二有源图案从所述衬底的顶表面竖直地突出；以及
第二源极/漏极图案，所述第二源极/漏极图案填充形成在所述第二有源图案的上部上的第二凹部，
其中，所述第二源极/漏极图案具有垂直于所述衬底的顶表面的第一面，并且
其中，所述第一源极/漏极图案和所述第二源极/漏极图案具有彼此不同的导电类型。
14. 一种半导体器件，包括：
衬底，所述衬底包括从所述衬底的顶表面竖直地突出的鳍；以及
源极/漏极图案，所述源极/漏极图案填充形成在所述鳍的上部上的凹部，
其中，所述源极/漏极图案包括：
第一半导体图案；以及
位于所述第一半导体图案上的第二半导体图案，
其中，所述第一半导体图案具有第一面、第二面和在所述第一面和所述第二面彼此会合处限定的第一角边缘，
其中，所述第二半导体图案覆盖所述第一半导体图案的所述第一面和所述第二面，
其中，所述第一角边缘沿远离所述源极/漏极图案的中心的第一方向水平地突出，并且
其中，所述源极/漏极图案在所述第一角边缘的水平高度上具有沿所述第一方向的最大宽度，并且
其中，所述源极/漏极图案的所述最大宽度与所述第一半导体图案沿所述第一方向的最大宽度相同。
15.根据权利要求14所述的器件，其中，所述第一角边缘与覆盖所述第一半导体图案的所述第一面和所述第二面的所述第二半导体图案组合，形成所述源极/漏极图案的第三面，所述源极/漏极图案的所述第三面垂直于所述衬底的所述顶表面。
16.根据权利要求14所述的器件，其中：
所述第一半导体图案具有第三面和在所述第二面和所述第三面彼此会合处限定的第二角边缘，
所述第二半导体图案覆盖所述第一半导体图案的所述第三面并暴露所述第二角边缘，并且
所述第二角边缘沿远离所述源极/漏极图案的中心的第二方向竖直地突出。
17.根据权利要求14所述的器件，其中
所述衬底包含第一半导体元素，
所述源极/漏极图案包含与所述第一半导体元素不同的第二半导体元素，并且
所述第二半导体元素被包括在所述源极/漏极图案的所述第一半导体图案和所述第二半导体图案中，并且在所述第一半导体图案中的含量大于在所述第二半导体图案中的含量。
18.根据权利要求17所述的器件，其中，所述源极/漏极图案还包括位于所述第一半导体图案与所述凹部之间的第三半导体图案，
其中，所述第三半导体图案包括所述第二半导体元素，并且所述第一半导体图案中所包括的所述第二半导体元素的含量大于所述第三半导体图案中所包括的所述第二半导体元素的含量。
CN201811311113.8A 2017-12-07 2018-11-06 半导体器件 Active CN109904161B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0167673 2017-12-07
KR1020170167673A KR102492300B1 (ko) 2017-12-07 2017-12-07 반도체 소자

Publications (2)

Publication Number Publication Date
CN109904161A CN109904161A (zh) 2019-06-18
CN109904161B true CN109904161B (zh) 2024-05-03

Family

ID=66697258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811311113.8A Active CN109904161B (zh) 2017-12-07 2018-11-06 半导体器件

Country Status (3)

Country Link
US (1) US10644106B2 (zh)
KR (1) KR102492300B1 (zh)
CN (1) CN109904161B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200136688A (ko) * 2019-05-28 2020-12-08 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US12074205B2 (en) * 2020-05-07 2024-08-27 Etron Technology, Inc. Transistor structure and related inverter
US11652105B2 (en) 2020-07-22 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxy regions with large landing areas for contact plugs
KR20220091655A (ko) * 2020-12-23 2022-07-01 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US20220416043A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Reduced contact resistivity with pmos germanium and silicon doped with boron gate all around transistors
US20230197855A1 (en) * 2021-12-21 2023-06-22 Mohammad Hasan Gate-all-around integrated circuit structures having source or drain structures with regrown central portions
US20230261052A1 (en) * 2022-02-11 2023-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124174A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9431536B1 (en) * 2015-03-16 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with raised source/drain having cap element
US9450047B1 (en) * 2015-03-31 2016-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having enlarged regrowth regions and manufacturing method of the same
CN106170867A (zh) * 2014-03-28 2016-11-30 英特尔公司 用于垂直型半导体器件的选择性再生长顶部接触部
US9570556B1 (en) * 2016-03-03 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20170061233A (ko) * 2015-11-25 2017-06-05 삼성전자주식회사 반도체 소자
CN107154384A (zh) * 2016-03-04 2017-09-12 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137031A1 (en) * 2002-01-23 2003-07-24 Tai-Fa Young Semiconductor device having a die with a rhombic shape
US8362575B2 (en) * 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
KR102068980B1 (ko) * 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US20150170916A1 (en) 2013-12-17 2015-06-18 United Microelectronics Corp. Semiconductor process for manufacturing epitaxial structures
KR102200345B1 (ko) * 2014-06-26 2021-01-11 삼성전자주식회사 반도체 소자 및 그 제조방법
US9443978B2 (en) * 2014-07-14 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor device having gate-all-around transistor and method of manufacturing the same
KR102216511B1 (ko) 2014-07-22 2021-02-18 삼성전자주식회사 반도체 소자
WO2016022260A1 (en) 2014-08-06 2016-02-11 Applied Materials, Inc. A method of modifying epitaxial growth shape on source drain area of transistor
KR20160125208A (ko) * 2015-04-21 2016-10-31 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체 소자 및 그 제조 방법
KR102392695B1 (ko) * 2015-05-26 2022-05-02 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN106252392B (zh) 2015-06-09 2020-08-18 联华电子股份有限公司 半导体元件及其制作方法
US9659942B1 (en) 2015-11-24 2017-05-23 International Business Machines Corporation Selective epitaxy growth for semiconductor devices with fin field-effect transistors (FinFET)
US9793404B2 (en) 2015-11-30 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon germanium p-channel FinFET stressor structure and method of making same
US9425108B1 (en) 2015-12-05 2016-08-23 International Business Machines Corporation Method to prevent lateral epitaxial growth in semiconductor devices
US9972537B2 (en) * 2016-02-24 2018-05-15 Globalfoundries Inc. Methods of forming graphene contacts on source/drain regions of FinFET devices
US10340190B2 (en) * 2017-11-24 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124174A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106170867A (zh) * 2014-03-28 2016-11-30 英特尔公司 用于垂直型半导体器件的选择性再生长顶部接触部
US9431536B1 (en) * 2015-03-16 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with raised source/drain having cap element
US9450047B1 (en) * 2015-03-31 2016-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having enlarged regrowth regions and manufacturing method of the same
KR20170061233A (ko) * 2015-11-25 2017-06-05 삼성전자주식회사 반도체 소자
US9570556B1 (en) * 2016-03-03 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN107154384A (zh) * 2016-03-04 2017-09-12 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US10644106B2 (en) 2020-05-05
KR102492300B1 (ko) 2023-01-27
KR20190067585A (ko) 2019-06-17
CN109904161A (zh) 2019-06-18
US20190181225A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
CN109904161B (zh) 半导体器件
JP7037415B2 (ja) 集積回路素子及びその製造方法
US10411131B2 (en) Semiconductor device and method of fabricating the same
CN109801971B (zh) 半导体器件
US11195927B2 (en) Semiconductor device
US10861860B2 (en) Method of manufacturing a semiconductor device
CN110729291B (zh) 半导体器件
KR102516266B1 (ko) 반도체 소자
US10804264B2 (en) Integrated circuit device
KR102546305B1 (ko) 집적회로 소자
US20230275092A1 (en) Semiconductor device
US9577043B2 (en) Semiconductor device and method for fabricating the same
KR20240142210A (ko) 집적회로 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment