CN109904113A - 在集成电路产品上形成接触结构的方法 - Google Patents

在集成电路产品上形成接触结构的方法 Download PDF

Info

Publication number
CN109904113A
CN109904113A CN201811332964.0A CN201811332964A CN109904113A CN 109904113 A CN109904113 A CN 109904113A CN 201811332964 A CN201811332964 A CN 201811332964A CN 109904113 A CN109904113 A CN 109904113A
Authority
CN
China
Prior art keywords
contact
contact structures
material layer
sacrifice
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811332964.0A
Other languages
English (en)
Other versions
CN109904113B (zh
Inventor
谢瑞龙
拉尔斯·W·赖柏曼
巴拉沙巴马尼恩·波拉纳斯哈拉恩
威拉拉哈瓦恩·巴斯克尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN109904113A publication Critical patent/CN109904113A/zh
Application granted granted Critical
Publication of CN109904113B publication Critical patent/CN109904113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及在集成电路产品上形成接触结构的方法，揭示一种示例方法，包括但不限于：形成至少一牺牲材料层于一下方导电结构之上，形成一牺牲接触结构于所述至少一牺牲材料层中，以及形成至少一绝缘材料层于所述牺牲接触结构的周围。于该示例中，该方法还包括执行至少一工艺操作以暴露所述牺牲接触结构的一上表面，移除所述牺牲接触结构以形成暴露所述下方导电结构的所述上表面的一接触开口以及形成一最终接触结构于所述接触开口中，所述最终接触结构导电接触所述下方导电结构。

Description

在集成电路产品上形成接触结构的方法
技术领域
本申请一般涉及集成电路的制造，更具体而言，涉及在集成电路(IC)产品上形成接触结构的各种新颖方法以及各种新颖IC产品。在一实施例中，可在当形成设备级接触件(例如源漏接触结构及栅极接触结构)于IC产品上时，采用本文所揭示的方法。
背景技术
在现代集成电路中，例如微处理器，存储设备等，大量的电路元件，尤其是场效应晶体管(FET)在一受限的芯片区域上形成及操作。FET具有各种不同的配置，例如，平面型设备，FinFET设备，纳米线设备等。这些FET设备通常在一切换模式下操作，也就是说，这些设备呈现一高导电状态(导通状态)以及一高阻抗状态(关断状态)。场效应晶体管的状态由一栅极电极控制，该栅极电极在施加一适当的控制电压时，控制漏极区域以及源极区域之间形成的沟道区域的电导率。
通常，由于大量的半导体设备(即，诸如晶体管、电阻器、电容器等的电路元件)以及现代集成电路所需的复杂布局，单独的半导体设备(例如，晶体管、电容器等)的电连接或“布线布置”，不能在用于制造半导体设备的相同的设备级别内建立。因此，构成IC产品的总体布线图案的各种电连接在一金属化系统中形成，该金属化系统包括形成在该产品的该设备级之上的多个堆叠的“金属化层”。这些金属化层通常由具有导电金属线或导电通孔形成于其中的绝缘材料层组成。通常，导电线提供级别内的电连接，而导电通孔提供导电线的不同级别之间的层间连接或垂直连接。这些导电线和导电通孔可以由各种不同材料所组成，例如，铜、钨、铝等(具有适当的阻挡层)。一集成电路产品中的第一金属层通常被称为“M1”层。通常，多个导电通孔(通常被称为“V0”通孔)用于在M1层和通常被称为设备级接触件(容后详述)的更低级别的导电结构之间建立电连接。在一些更先进的设备中，由导电线组成的另一金属层(有时被称为“M0”层)在设备级接触件与V0通孔之间形成。
还存在设备级接触件位于一IC产品上的该金属化系统的最底层的下方。例如，这种设备级接触件包括用于建立电连接至一晶体管设备的该源漏区域的多个所谓“CA接触”结构，以及一栅极接触结构，其有时被称为“CB接触”结构，用于建立电连接至该晶体管设备的该栅极结构。该CB接触通常垂直地位于该晶体管设备周围的隔离材料之上，即，该CB栅极接触通常不位于该有源区域之上，但其可能在一些先进架构中。
该CB栅极接触通常位于该隔离区域之上，以避免或减少在CB栅极接触与形成在邻接该晶体管的该栅极结构的该晶体管的该源漏区域中的导电源漏结构(例如，沟槽硅化物(TS)结构)之间生成电短路的机会。绝缘材料，通常为至少一侧壁间隔件的形式，位于该栅极结构与该导电源漏结构之间。通常，也有一些设计规则用以设置该CB栅极接触与该导电源漏结构之间必须保持的最小间隔，以试图防止这种电短路。不幸的是，会存在一处罚区域，其要求该CB栅极接触仅位于该隔离区域之上。
已经作出努力来建立工艺流程，使得该CB接触完全形成在该有源区域的上方。不幸的是，这样的工艺流程通常涉及许多附加工艺步骤，并可能需要使用新的材料。这种复杂工艺也增加了降低产品良率的机会。所需要的是一种形成该CB栅极接触的方法，以便节省一IC产品上的有价值的绘图空间，其比在有源区域上方完全形成该CB接触的工艺要简单。进一步需要的是用于完全在有源区域的上方形成该CB接触的较不复杂的工艺。一些IC产品包括完全在有源区域上方形成的CB接触件，以及形成在隔离材料之上的其他CB接触件。还需要一种有效的工艺流程，用于在具有密集封装晶体管设备的先进IC产品上形成所有这些设备级接触件。
本申请涉及形成接触结构于IC产品上的各种新颖方法及各种新颖IC产品，可以避免，或至少减小，上述的一个或多个问题的影响。
发明内容
以下是本发明的一简化，以便提供对本发明某些方面的一基本理解。本摘要并非是对本发明的详尽概述，其并不打算识别本发明的关键或关键元件或划定本发明的范围。其唯一目的是以一种简化的形式呈现一些概念，作为稍后将讨论的更详细描述的序言。
一般而言，本申请涉及形成接触结构于IC产品的各种新颖方法及各种新颖IC产品。所揭示的一示例性方法包括：形成至少一牺牲材料层于一下方导电结构之上，形成一牺牲接触结构于所述至少一牺牲材料层中，所述牺牲接触结构接触所述下方导电结构的上表面，以及移除所述至少一牺牲材料层并形成至少一绝缘材料层于所述牺牲接触结构的周围。于本实施例中，所述方法还包括执行至少一工艺操作以暴露所述牺牲接触结构的上表面，移除所述牺牲接触结构以形成暴露所述下方导电结构的所述上表面的一接触开口，以及形成一最终接触结构于所述接触开口中，所述最终接触结构导电接触所述下方导电结构。
附图说明
通过参考结合附图的下述描述，可以理解本申请，其中，相同的附图标记标识相似的元件，且其中：
图1至图10描绘形成接触结构于IC产品上的各种新颖方法及各种新颖IC产品；以及
图11至图25描绘形成接触结构于IC产品上的其他新颖方法及其他新颖IC产品。
虽然本申请的主题容易受到各种修改和替代形式的影响，但是其具体实施例已经在附图中以示例的方式予以示出，并在本文中予以详细描述。然而，应当理解的是，本文对具体实施例的描述并非旨在将本发明限制于所公开的特定形式，相反，其意图是涵盖落入本发明的精神和范围内的所有修改、等价物、及替换方案，如所附的权利要求书所定义的。
具体实施方式
下面描述本发明的各种示例性实施例。为了清楚起见，在本说明书中没有描述实际实现的所有特征。当然，应当理解，在任何这样的实际实施例的开发中，必须做出许多特定实现的决策以实现开发人员的特定目标，例如，遵守与系统相关的与业务相关的约束，这些约束将因不同的实作而有所不同。此外，应当理解，这种开发可能复杂且耗时，但是对于受益于本申请的本领域的技术人员来说仍将会像是例行公事一般。
现在将参考附图描述本主题。在附图中示意性地描绘了各种结构、系统和设备，仅用于说明的目的，以便不让本领域技术人员所熟知的细节来混淆本申请内容。不过，附图仍被包括用来描述和解释本申请的示例性示例。本文所使用的词和短语应当被理解为具有与相关领域的技术人员理解这些词和短语的理解一致的含义。术语或短语的任何特殊定义，即，与本领域技术人员所理解的普通和悉知含义不同的定义，旨在通过本文的术语或短语的一致用法来暗示。如果一术语或短语意图具有特殊含义，即除了本领域技术人员所熟悉的含义之外的含义，那么在说明书中将以直接和明确地提供特定定义的方式明确的阐明该术语或短语的特定含义。
本申请涉及形成接触结构于IC产品上的各种新颖方法和各种新颖IC产品。在本文所揭示的各种方法在形成设备级接触结构(例如源漏接触结构以及栅极接触结构)在IC产品上的说明性上下文中予以描述。然而，正如本领域技术人员将在完全阅读本申请之后所理解的，本文所揭示的各种新颖方法以及设备不限于设备级接触件的形成。本文所揭示的方法和设备可用于使用各种技术制造产品(例如，NMOS,PMOS,CMOS等)，并且可以用于制造各种不同的设备，例如，存储产品、逻辑产品，ASIC等。如本领域技术人员在完全阅读本申请之后将可理解的，本文所揭示的这些发明可以用于使用各种不同配置的晶体管设备(例如平面型设备、FinFET设备，纳米线设备等)来形成集成电路产品。在本文描述的说明性示例中，晶体管设备将是FinFET设备。晶体管设备的栅极结构可以使用“栅极优先(gatefirst)”或“替代栅极”的制造技术而形成。因此，目前所揭示的发明不应当被认为限于任何特定形式的晶体管或形成晶体管设备的栅极结构的方式。当然，本文所揭示的发明不应该被认为限于本文所描述或描绘的说明性示例。现将参考附图，更详细的描述本文所揭示的方法以及设备的各种说明性示例。下面描述的各种材料层可以由各种不同的已知技术中的任何一种而形成，例如，化学气相沉积(chemical vapor deposition；CVD)工艺，原子层沉积(atomic layer deposition；ALD)工艺、热生长工艺、旋涂工艺等。另外，在本文以及附图中所使用的，“相邻”一词将被给予广泛的解释，并且应当被解释为包括一个特征实际接触另一特征，或与另一特征接近的情况。
图1至图10描绘形成接触结构(例如，源漏以及栅极接触结构)于IC产品上的各种新颖方法以及各种新颖IC产品。图1是可使用本文描述的方法而形成的IC产品100的示例性实施例的简化平面图。图2至图10包含图1所示的产品100的两个横截面视图("X-X”以及“Y-Y”)。该横截面视图取自于晶体管设备的栅极长度方向。
参考图1及图2，产品100通常包括形成于一半导体基板102之中或之上的各种晶体管设备的多个栅极106(参见图2，编号为1-3以便于参考)。在本文所描述的说明性示例中，晶体管设备为FinFET设备，但本文所揭示的发明不应当被认为限于包括FinFET晶体管设备的IC产品。多个鳍片103通过使用传统制造技术而形成在基板102中，且在此工艺流程时刻，栅极106已形成在鳍片103上。还描绘了导电性耦合至晶体管设备的源漏区域的说明示例性源/漏接触结构120(例如，沟槽硅化物结构)。
图1还描绘了一示例性CB栅极接触结构130，其将形成为接触栅极1的栅极结构108-1。CB栅极接触结构130将位于晶体管的有源区域之上。如本文中所使用的，术语“有源区域”应理解为由两个位于栅极1的相对两侧上的两个导电源/漏接触结构120(图1中仅示出其中的一个)以及栅极1本身位于该两个源/漏接触结构120之间的部分所占据的区域或“占板面积(footprint)”。图1中还显示了多个CA接触结构132，其将形成为接触各种晶体管设备的源/漏接触结构120。最后，图1描绘了另一CB栅极接触结构131，其将形成为接触栅极3的栅极结构108-3。CB栅极接触结构131将完全位于隔离材料107(例如二氧化硅)之上。
如上所述，本文的附图还包括两个横截面图(“X-X”和“Y-Y”)，其取自图1所示的位置。更具体而言，横截面图X-X是在将形成CB栅极接触结构130以及其中一个CA接触结构132的位置处，沿晶体管设备的栅极长度方向上所取得的通过栅极106的截面图。在晶体管设备为FinFET设备的情况下，视图X-X应当理解为在与一FinFET设备的该栅极长度(电路传输)方向对应的方向上通过该晶体管的鳍片103的长轴的截面图；横截面视图Y-Y是在将形成CB栅接触结构131于隔离材料107之上的位置处，于该晶体管设备的栅极长度方向上所取得的通过栅极106的横截面图。
基板102可具有多种结构，如所描绘的块体硅结构。基板102还可具有绝缘体上半导体(SOI)结构，其包括一块体半导体层，一埋入绝缘层，以及位于该埋入绝缘层上的有源半导体层，其中，半导体设备形成于有源层中或有源层之上。基板102可以由硅制成，也可以由硅以外的其他材料制成。因此，术语“基板”或“半导体基板”应被理解为包括所有半导体材料和这种材料的所有形式。此外，附图中没有描绘出各种掺杂区域，例如，光晕植入区域，阱区域等。
图2描绘了在执行了多个工艺操作之后的IC产品100。首先，如上所述，通过执行一个或多个蚀刻工艺而形成鳍片103，例如各向异性蚀刻工艺，以通过一图案化的鳍形成蚀刻掩膜(未示出)而在基板102中形成多个鳍形成沟槽，从而定义多个鳍片103。鳍片103的宽度和高度可以根据具体的应用而变化。此外，鳍形成沟槽以及鳍片103的整体尺寸、形状和配置可根据具体应用而变化。接着，沉积一绝缘材料层107(例如二氧化硅)，以过量填充该鳍形成沟槽。然后进行一化学机械抛光(CMP)工艺以平坦化绝缘材料层107的上表面与鳍片103的上表面，从而移除图案化的鳍形成硬掩膜。接着，对绝缘材料层107执行一凹陷蚀刻工艺，使其具有一凹陷的上表面107R，从而在凹陷的上表面107R之上暴露出所需数量的鳍片103。
仍参考图2，在凹陷绝缘材料层107之后，栅极106形成于鳍片103之上。各栅极106包括一示意性描绘的最终栅极结构108(编号1-3以便于参考)，一栅极帽110，以及一侧壁间隔件112。然而，应当注意的是，在一些实施例中，栅极帽110可以省略，即，栅极结构的顶部可以一直延伸到绝缘材料109的顶部。侧壁间隔件112以及栅极帽110可以由各种不同的材料组成，例如，氮化硅、SiNC、SiN、SiCO、SiNOC等，且其可以由相同或不同的材料制成。在一示例性实施例中，间隔件112可以由一低K材料(即具有一介电常数小于7的材料)制成。如本领域技术人员在完全阅读了本申请之后将理解的，在一示例性实施例中，间隔件112和栅极帽110可以由相同的材料(例如氮化硅)制成，这使得与间隔件112和栅极帽110是由不同材料(即，间隔件材料可以是具有一低K值的材料)所制成的情况相比，工艺显得不那么复杂，但他们都可以是，例如，具有类似蚀刻特性的氮化物基材料。通常而言，当使用已知替换栅极制造技术制造栅极机构108时，在移除一牺牲栅极电极(未示出)和一牺牲栅极绝缘层(未示出)之后，用于栅极结构108的材料随后形成在间隔件112之间栅极空腔中。栅极结构108通常包括一高K栅极绝缘层(未示出)，例如，氧化铪、具有一介电常数大于10的一材料等，以及作为栅极结构108的栅极电极的一个或多个导电材料层。例如，可以沉积一个或多个功函数调节金属材料层以及一块体导电材料以形成栅极电极结构。
仍然参考图2，在形成最终栅极结构108之前，通过执行一外延生长工艺，形成一外延半导体材料116于有源区域的暴露部分上(或在一FinFET设备情况下的鳍片103)，即，在设备的源漏区域中。外延材料116可形成为任何所需的厚度。然而，应该理解的是，外延材料116不需要在所有应用中形成。其他层的材料，例如接触蚀刻停止层等，在附图中未予示出。还示出了示例性的源/漏接触结构120，其通常包括一所谓“沟槽硅化物”(TS)结构(未单独示出)。如图所示，源/漏接触结构120的上表面通常与栅极帽110的上表面几乎齐平。
在形成外延材料116后，绝缘材料层109(例如，二氧化硅)被覆盖沉积在基板上。此后，执行一CMP工艺以使用位于牺牲栅极结构之上的原始栅极帽(未示出)作为抛光停止层而平坦化绝缘材料层109。此时，执行传统替换栅极制造工艺以移除原始栅极帽与牺牲栅极结构，以形成最终栅极结构108。在此刻，于本特定实施例中，原始栅极帽110形成在产品100上。接着，移除源漏区域之上的部分绝缘材料109，并且在设备的源漏区域中形成上述参考的源/漏接触结构120。
图3描绘了在执行一个或多个CMP(化学机械抛光)或回蚀刻工艺之后以移除栅极帽110和部分源/漏接触结构120和绝缘材料层109之后的IC产品100。在这些工艺操作结束时，暴露出最终栅极结构108的上表面108S。
图4描绘了在执行多个工艺操作之后的产品100。首先，至少一牺牲材料层形成在基板之上。更具体而言，在一示例性工艺流程中，一相对较薄的蚀刻停止层111最初被覆盖沉积在产品上。然后，一掩膜材料层113，例如OPL形成在蚀刻停止层111上。接着，一ARC(抗反射涂层)层115形成在掩膜材料层113上。此后，一图案化蚀刻掩膜117(例如，一图案化光阻层)形成在ARC层115之上。图案化蚀刻掩膜117具有多个开口117A-C，当从上方观察时，各开口117A-C具有大致矩形的结构。这些不同的材料层可形成为任何期望的厚度，并可以由各种不同的材料制成。例如，蚀刻停止层111可以由各种不同的材料制成，例如，SiN,SiCO,SiC,Al2O3,HfO2,等，并且其应该由相对于下方材料的构成材料表现出良好的蚀刻选择性的一材料制成。ARC层115可例如由TiOx,SiARC,LTO等材料制成。
图5描绘了在执行数个工艺操作之后的产品100。首先，执行通过图案化蚀刻掩膜117(见图4)的一个或多个蚀刻工艺，以移除部分ARC层115和掩膜层113。此刻，在一些工艺流程中，图案化蚀刻掩膜117可被移除。然后，执行另一蚀刻工艺，以移除蚀刻停止层111的暴露部分。这些工艺操作导致开口119,121和123的形成。开口119暴露栅极结构108-1的轴向长度(附图页的平面内及平面外)的一部分的上表面108S；开口121暴露出位于栅极2和3之间的源/漏接触结构120的轴向长度的一部分的上表面120S；开口119暴露出栅极结构108-3的轴向长度的一部分的上表面108S。
图6描绘了在开口119,121和123中分别形成牺牲接触结构125A-C(使用数字125共同引用)以及移除ARC层115之后的产品100。牺牲接触结构125可以包括各种不同的材料，例如，非晶硅、氮化硅等。牺牲接触结构125可以通过在基板上沉积用于牺牲接触结构125的材料以过量填充开口119,121和123，然后执行一CMP或回蚀刻工艺以移除牺牲栅极结构125和ARC层115的过量的材料而形成。
图7描绘了在执行数个工艺操作之后的产品100。首先，执行一个或多个蚀刻工艺以移除掩膜材料层113和蚀刻停止层111的剩余部分。然后，执行一个或多个凹陷蚀刻工艺以凹陷导电栅极结构108的暴露部分以及未被牺牲接触结构125覆盖的导电源/漏接触结构120。执行这些导电结构的凹陷以便在将形成在产品100上的导电结构和CB栅极接触结构130之间，CA栅极接触结构131和CA接触结构132之间提供增加的间隔，如下详述。在这些工艺操作结束时，栅极结构108的暴露部分具有一凹陷的上表面108R(包括分别位于牺牲接触结构125A,125C的相对两侧上的栅极结构108-1,108-3的部分)，而源/漏接触结构120的暴露部分具有一凹陷的上表面120R(包括位于牺牲接触结构125B的相对两侧上的源/漏接触结构120的部分)。栅极结构108的暴露部分以及源/漏接触结构120的暴露部分的凹陷量可以根据特定应用而有所不同(例如5-15纳米)。在一示例性实施例中，对栅极结构108以及源/漏接触结构120执行的凹陷蚀刻工艺可包括一定向(各向异性)蚀刻工艺，随后是一相对短暂的各向同性蚀刻工艺。在蚀刻序列的各向同性部分期间，执行这样的一蚀刻序列，以限制从牺牲接触结构125A和125C的边缘下方分别移除栅极结构108-1和108-3的材料量。然而，这种材料的移除或底切未示于附图中。类似的，在一实施例中，执行凹陷蚀刻工艺以凹陷源/漏接触结构120可以包括一定向(各向异性)蚀刻工艺，随后是一相对短暂的各向同性蚀刻工艺，以限制从牺牲接触结构125B的边缘下方移除源/漏接触结构120的材料量。与先前一样，这种材料的移除或底切未示于附图中。
图8描绘了执行数个工艺操作之后的产品100。首先，沉积一层或多层绝缘材料层127，例如，二氧化硅，一低k氧化物(k值小于3.9)等，以便过量填充牺牲接触结构125之间的空间，以及栅极结构108的凹陷部分与源/漏接触结构120的凹陷部分上方的空间。在一示例性工艺流程中，绝缘材料127可通过执行一ALD工艺而形成，以确保牺牲接触结构125下方的基本上所有的空间被填充，而后执行一CVD工艺以沉积绝缘材料127的块体。而后，执行一CMP或回蚀刻工艺，以移除位于牺牲接触结构125的上表面之上的过量的绝缘材料127。
图9描绘了执行一个或多个蚀刻工艺以移除牺牲接触结构125，从而形成设备级接触开口140,141和142于绝缘材料127中之后的产品100。如图所示，设备级接触开口140暴露栅极结构108-1的未凹陷的上表面108S；设备级接触开口141暴露栅极结构108-3的未凹陷的上表面108S；设备级接触开口142暴露源/漏接触结构120的未凹陷的上表面120S。需注意的是，在本实施例中，接触开口140,141,142由一层或多层绝缘材料层127横向限定或定义。
图10描绘了在执行数个工艺操作以分别形成CB栅极接触结构130，CB栅极接触结构131和CA接触结构132于设备级接触开口140,141和142中之后的产品100。图10还包含接触结构130,131和132的一简化的平面视图(未按比例)。于本实施例中，至少一绝缘材料层127位于各接触结构130,131和132周围。在一特定实施例中，至少一绝缘材料层127与接触结构130,131和132实际接触。CB栅极接触结构130，CB栅极接触结构131和CA接触结构132可由各种不同的材料组成，并可通过各种制造技术而形成。于一示例性示例中，形成一个或多个共形阻障层和/或晶种层(未单独示出)以将设备级接触开口140,141和142与阻障材料对齐。接着，一导电材料层(例如铜，一含金属材料，一金属化合物等)接着形成在产品100上以过量填充设备级接触开口140,141和142。此时，执行一CMP工艺以从绝缘材料层127的上表面之上移除导电材料的多余部分。这些工艺操作导致形成位于有源区域之上并导电接触栅极1的栅极结构108-1的一CB接触件130；位于绝缘材料107之上并导电地接触栅极3的栅极结构108-3的一CB接触件131；以及导电接触横向位于栅极2和3之间的源/漏接触结构120的一CA接触结构132。CB栅极接触件130完全位于图1所示的上晶体管的有源区域的上方。
图11至图25描绘了形成接触结构(例如，源/漏和栅极接触结构)于IC产品上的其他新颖方法和其他新颖IC产品。图11为可使用本文所描述的方法而形成的一IC产品100的一示例性实施例的简化平面图。图12至图25所示的各种横截面视图是从图11撷取而来。在本实施例中，上述CB栅极接触结构130，CB栅极接触结构131和CA接触结构132将形成在产品100上，以及一细长的CA接触结构133上。在现代IC产品中，尽管CB栅极接触结构130形成在源/漏接触结构120的上表面的级别之上的一级别上，位于CB栅极接触结构130和源/漏接触结构120之间的间隔128(最近点到最近点)可以是非常小的，或者甚至是负的(即CB栅极接触结构130的最近边缘可垂直位于源/漏接触结构120之上)。在CB栅极接触结构131和细长的CA接触结构133在产品100内相同级别内彼此横向邻接形成的情况下，间隔129也可能非常小。形成具有相邻导电结构之间的这种非常小的间距的设备级接触件可能是有问题的，因为它可能导致电短路的形成，这可能会导致整个设备失效。
图12描绘了对应于图4所示的制造时刻的产品100，即，在形成上述蚀刻停止层111，掩膜材料层113，ARC层115和图案化蚀刻掩膜117之后。于此实施例中，图案化蚀刻掩膜117包括上述开口117A,117B和位于将形成细长CA接触结构133的位置处之上的一开口117D。
图13描绘了执行数个工艺操作之后的产品100。首先，执行通过图案化蚀刻掩膜117的一个或多个蚀刻工艺，以移除部分ARC层115和掩膜层113。此时，在一些工艺流程中，图案化蚀刻掩膜117可被移除。然后，执行另一蚀刻工艺以移除蚀刻停止层111的暴露部分。这些工艺操作导致上述开口119和121的形成以及另一开口143的形成。如前所述，开口119暴露栅极结构108-1的轴向长度的一部分的上表面108S，开口121暴露位于栅极2和3之间的源/漏接触结构120的轴向长度的一部分的上表面120S。开口143暴露位于栅极2和3之间的绝缘材料109的一部分的上表面109S。
图14描绘了在各开口119,121和143中形成一内部非牺牲侧壁间隔件145之后的产品100。侧壁间隔件145可通过执行一共形沉积工艺而形成，以于基板102之上以及开口119,121和143中形成间隔材料的共形层，然后进行以各向异性蚀刻工艺。侧壁间隔件145可以由各种不同材料中的任何一种形成，例如二氧化硅、氮化硅、SiNC、SiN、SiCO、SiNOC等，且其可形成为任何所需的厚度(在其基部)。
图15描绘了形成上述的牺牲接触结构125A和125B于开口119和121中，以及形成一新的牺牲接触结构125D在与其各自的侧壁间隔件145相邻的开口143中之后的产品100。牺牲接触结构125D与细长CA接触结构133的形成相关。
图16描绘了执行数个工艺操作之后的产品100。首先，执行一个或多个上述的蚀刻工艺，以移除掩膜材料层113和蚀刻停止层111的剩余部分。然后，执行一个或多个上述的各向异性/各向同性凹陷蚀刻工艺，以凹陷栅极结构108的暴露部分，和未被牺牲接触结构125覆盖的源/漏接触结构120。如前所述，在这些工艺操作结束时，栅极结构108的暴露部分具有一凹陷的上表面108R，而源/漏接触结构120的暴露部分具有一凹陷的上表面120R。需注意，位于牺牲接触结构125A下方的栅极结构108-1的部分未被凹陷。同样的，位于牺牲接触结构125B下方的源/漏接触结构120的部分也未被凹陷。
图17描绘了在上述的至少一绝缘材料层127形成于位于间隔件145和牺牲接触结构125周围的产品上，以及执行一CMP或回蚀刻工艺以移除位于间隔件145和牺牲接触结构125的上表面之上的至少一绝缘材料层127的过剩量之后的产品100。
图18描绘了在执行一个或多个蚀刻工艺以相对于间隔件145和绝缘材料层127而选择性移除牺牲接触结构125之后的产品100。此导致设备级接触开口140,142和149的形成。如图所示，设备级接触开口140暴露栅极结构108-1的非凹陷的上表面108S；设备级接触开口142暴露位于栅极2和3之间的源/漏接触结构120的非凹陷的上表面120S；设备级接触开口149暴露位于栅极2和3之间的绝缘材料109的非凹陷的上表面109S。需注意的是，在本实施例中，接触开口140,142和149由间隔件145横向限定或定义。
图19描绘了执行上述的工艺操作以分别形成CB栅极接触结构130，CA接触结构132和细长的CA接触结构133于设备级接触开口140,142和149中之后的产品100。图19还包含了接触结构130,132和133的一简化的平面视图(未按比例)。在本实施例中，与前述的实施例一样，至少一绝缘材料层127位于各接触结构130,132和133周围。在一特定的实施例中，至少一绝缘材料层127实际接触位于各接触结构130,132和133周围的间隔件145，而接触结构130,132和133实际接触其各自的间隔件145。如上所述，CB栅极接触结构130和CA接触结构132以及细长的CA接触结构133可由各种不同的材料组成，并可通过各种制造技术而形成。如图所示，CB接触件130位于有源区域之上，并导电地接触栅极1的接触结构108-1；CA接触结构132导电地接触横向位于栅极2和3之间的源/漏接触结构120；细长的CA接触结构133导电地接触位于图11所示的较低晶体管的栅极2和3之间的源/漏接触结构120。如前所述，CB栅极接触130完全位于晶体管的有源区域之上。还需注意，细长的CA接触结构133位于栅极2和3之间的绝缘材料109的上表面109S上。在本文描述的示例性工艺流程中的此刻，一栅极接触结构还未形成至栅极3的栅极结构108-3。需注意的是，在本实施例中，接触开口140,142和149由间隔件145横向限定或定义。
图20描绘了执行数个工艺操作之后的产品100。首先，执行一个或多个凹陷蚀刻工艺以凹陷CB栅极接触结构130，CA接触结构132以及细长的CA接触结构133，使得在凹陷蚀刻工艺结束时，其各具有一凹陷的上表面164，以及形成在各结构130,132，和133之上的接触凹陷。凹陷量可根据特定应用而有所不同(例如15-30纳米)。接着，一接触帽151形成在各CB栅极接触结构130，CA接触结构132和细长CA接触结构133之上的接触凹陷中。在一示例性实施例中，各接触帽151实际接触其各自的间隔件145。接触帽151可由各种不同的材料制成，例如二氧化硅、氮化硅、SiNC、SiN、SiCO、SiNOC等，并且可以使用各种技术形成。在一示例性的工艺流程中，沉积接触帽151的材料以过量填充CB栅极接触结构130，CA接触结构132和细长CA接触结构133的凹陷的上表面164之上的空间或凹陷。而后，执行一CMP或回蚀刻工艺以移除至少一绝缘材料层127的上表面之上的接触帽151的过剩材料量。需注意的是，在形成接触帽151之后，CB栅极接触结构130，CA接触结构132和细长CA接触结构133中的每一个都通过下列的组合而被有效地封装：接触帽151，侧壁间隔件145，以及CB栅极接触机构130、CA接触结构132和细长CA接触结构133下方的材料(例如部分间隔件112)，以及在细长CA接触结构133的情况下，通过下方的绝缘材料109，。
图21描绘了形成至少一绝缘材料层153于绝缘材料127之上之后的产品100。至少一绝缘材料层153可形成为任何期望的厚度，且其可以由各种不同的材料组成，例如，二氧化硅、一低k氧化物(k值小于3.9)等。在一示例性实施例中，至少一绝缘材料层153可以由与至少一绝缘材料层127相同的材料制成，但在其他应用中也可能不同。
图22描绘了执行数个工艺操作之后的产品100。首先执行通过一图案化蚀刻掩膜(例如，一图案化光阻层)(未示出)的一个或多个蚀刻工艺，以于至少一绝缘材料层153中形成开口153A,153B。开口153A,153B暴露CB栅极接触结构130和CA接触结构132之上的接触帽151的至少一部分(见图X-X)。然后，执行一蚀刻工艺以相对于周围材料移除位于各接触结构130和132之上的接触帽151的至少一部分(可能是全部)。这些工艺操作暴露了CB栅极接触结构130和CA接触结构132的凹陷的上表面164的至少一部分。此时，图案化蚀刻掩膜被移除。应注意的是，与开口153A,153B相似的另一开口(未示出)形成在绝缘材料153中与暴露位于细长CA接触结构133之上的接触帽151的一部分的开口153A,153B同时形成的位置处(未在图22所示的横截面图中示出)。此后，位于细长CA接触结构133之上的接触帽151的至少一部分也被移除，同时，接触帽151(或接触帽151的至少一部分)也在接触结构130,132之上被移除。
图23描绘了形成一图案化CB(栅极接触)蚀刻掩膜155(例如，光阻,OPL)于至少一绝缘材料层153之上之后的产品100。图案化CB蚀刻掩膜155填充开口153A,153B，并覆盖CB栅极接触结构130和CA接触结构132的暴露部分。图案化CB蚀刻掩膜155还覆盖细长CA接触结构133的暴露部分(未在图23的横截面视图中示出)。CB蚀刻掩膜155包括一开口155A，其位于一栅极接触结构将形成为接触栅极3的栅极结构108-3的一栅极接触结构的位置之上。
图24描绘了执行通过CB蚀刻掩膜155的一个或多个蚀刻工艺以移除部分绝缘材料层153和127，从而形成CB栅极接触开口157，暴露栅极结构108-3的凹陷的上表面108R的一部分之后的产品100。需注意的是，在形成CB栅极接触开口157期间，封装的细长CA接触结构133在此蚀刻工艺期间不受攻击。虽然，在蚀刻CB栅极接触开口157时，可能会消耗一些接触帽151和侧壁间隔件145，但是足够多的绝缘材料会保持在适当的位置，使得细长CA接触结构133不会导电接触将形成在CB栅极接触开口157中的导电结构。
图25描绘了执行数个工艺操作之后的产品。首先，移除CB蚀刻掩膜155。然后，分别形成导电结构160A,160B和160C(使用编号160统称)于开口153A,153B以及CB栅极接触开口157中。在一示例性实施例中，导电结构160A,160B和160C可以是作为产品100的一金属化层(例如M1/V0)的一部分而形成的导电通孔。需注意的是，导电结构160A,160B的垂直高度比导电结构160C相对较短。在一示例性实施例中，较长的导电结构160C(例如，通孔)可能比导电结构160A,160B高约20-60纳米。在效果上，较高的导电结构160C作为导电接触栅极结构108-3的CB栅极接触结构131。导电结构160A，160B分别导电接触CB栅极接触结构130和CA接触结构132。与较短的导电结构160A,160B在尺寸上类似的另一相对较短的导电结构(未示出)形成在与其他导电结构160同时形成的位置处(未在图25的横截面视图中示出)，以建立与细长CA接触结构133之间的电接触。导电结构160可以由任何理想的材料制成，例如，铜、钨等，并且可以使用传统制造技术形成。
以上公开的特定实施例仅是示例性的，本发明可以以对受益于本文教导的本领域技术人员显而易见的不同但等同的方式修改和实践。例如，上述的处理步骤可以按不同的顺序执行。此外，除了以下权利要求中所描述的，本文所展示的构造或设计的细节没有限制。显然，上面所公开的特定实施例可以被改变或修改，并且所有这些变化都被考虑在本发明的范围和精神内。需注意的是，用于描述在本说明书和所附权利要求中的各种工艺或结构而使用的术语，例如“第一”、“第二”、“第三”或“第四”，仅作为对这些步骤/结构的简略参考，并不一定意味着这样的步骤/结构需按照该先后顺序予以执行/形成。当然，取决于确切的权利要求语言，这种工艺的先后顺序可能需要也可能不需要。因此，本申请所寻求的保护范围是在以下权利要求中提出的。

Claims (20)

1.一种方法，包括：
形成至少一牺牲材料层于下方导电结构之上；
形成一牺牲接触结构于所述至少一牺牲材料层中，所述牺牲接触结构接触所述下方导电结构的上表面；
移除所述至少一牺牲材料层；
形成至少一绝缘材料层于所述牺牲接触结构的周围；
执行至少一工艺操作以暴露所述牺牲接触结构的上表面；
移除所述牺牲接触结构，以形成暴露所述下方导电结构的所述上表面的接触开口；以及
形成一最终接触结构于所述接触开口中，所述最终接触结构导电接触所述下方导电结构。
2.根据权利要求1所述的方法，其中，所述下方导电结构包括晶体管的源漏接触结构或栅极结构的其中一者。
3.根据权利要求1所述的方法，其中，形成所述牺牲接触结构于所述至少一牺牲材料层中的步骤还包括：
执行至少一蚀刻工艺，以形成一初始开口于所述至少一牺牲材料层中，所述初始开口暴露所述下方导电结构的所述上表面的一部分；
沉积用于所述牺牲接触结构的材料以过量填充所述初始开口；以及
执行化学机械抛光工艺或回蚀刻工艺的其中一者，以从所述至少一牺牲材料层的上表面之上移除所述牺牲接触结构的所述沉积材料的一部分。
4.根据权利要求1所述的方法，其中，执行所述至少一工艺操作，以暴露所述牺牲接触结构的上表面的步骤还包括：执行化学机械抛光工艺或回蚀刻工艺的其中一者，以移除所述至少一绝缘材料层的一部分。
5.根据权利要求1所述的方法，其中，所述至少一牺牲材料层形成在与所述下方导电结构相邻的至少一附加导电结构之上，且其中，在移除所述至少一牺牲材料层之后以及形成所述至少一绝缘材料层于所述牺牲接触结构的周围之前，所述方法还包括：
执行一凹陷蚀刻工艺，以凹陷所述下方导电结构的暴露的上表面以及未被所述牺牲接触结构覆盖的所述至少一附加导电结构。
6.根据权利要求1所述的方法，其中，形成所述至少一绝缘材料层于所述牺牲接触结构的周围的步骤还包括：形成所述至少一绝缘材料层以使所述至少一绝缘材料层实际接触所述牺牲接触结构。
7.根据权利要求1所述的方法，其中，在形成所述牺牲接触结构于所述至少一牺牲材料层中之前，所述方法还包括：
执行至少一蚀刻工艺以形成具有侧壁的一初始开口于所述至少一牺牲材料层中，所述初始开口暴露所述下方导电结构的所述上表面的一部分；以及
形成一内侧壁间隔件于所述初始开口中以及所述初始开口的所述侧壁上，其中，所述下方导电结构的所述上表面的一部分在形成所述内侧壁间隔件之后仍然暴露，且其中，形成所述牺牲接触结构包括形成所述牺牲接触结构于所述初始开口内，并实际接触所述内侧壁间隔件。
8.根据权利要求7所述的方法，其中，执行所述至少一工艺操作以暴露所述牺牲接触结构的一上表面的步骤还包括：执行化学机械抛光工艺或回蚀刻工艺的其中一者以移除所述至少一绝缘材料层的一部分或所述内侧壁间隔件的一部分。
9.根据权利要求7所述的方法，其中，移除所述至少一牺牲材料层的步骤还包括：移除所述至少一牺牲材料层而在相邻所述牺牲接触结构的位置保留所述内侧壁间隔件。
10.根据权利要求7所述的方法，其中，形成所述至少一绝缘材料层于所述牺牲接触结构的周围的步骤还包括：形成所述至少一绝缘材料层，使得所述至少一绝缘材料层实际接触所述内侧壁间隔件。
11.根据权利要求7所述的方法，其中，移除所述牺牲接触结构以形成一接触开口的步骤还包括：相对于至少所述内侧壁间隔件，选择性移除所述牺牲接触结构，以形成由所述内侧壁间隔件所限定的接触开口。
12.根据权利要求7所述的方法，其中，形成所述最终接触结构于所述接触开口中的步骤还包括：形成所述最终接触结构于所述接触开口中，使得所述最终接触结构实际接触所述内侧壁间隔件。
13.根据权利要求7所述的方法，还包括：
执行一凹陷蚀刻工艺以移除所述最终接触结构的一部分，从而形成一接触凹陷于所述最终接触结构的凹陷的上表面之上；以及
形成一接触帽于所述接触凹陷中。
14.根据权利要求14所述的方法，其中，所述接触帽实际接触所述最终接触结构与所述内侧壁间隔件的所述凹陷的上表面。
15.一种方法，包括：
形成至少一牺牲材料层于下方导电结构之上；
形成一牺牲接触结构于所述至少一牺牲材料层中，所述牺牲接触结构接触所述下方导电结构的上表面以及所述至少一牺牲材料层；
移除所述至少一牺牲材料层；
形成至少一绝缘材料层于所述牺牲接触结构的周围，所述至少一绝缘材料层实际接触所述牺牲接触结构；
执行至少一工艺操作以暴露所述牺牲接触结构的上表面；
移除所述牺牲接触结构，以形成暴露所述下方导电结构的所述上表面的一接触开口，所述接触开口由所述至少一绝缘材料层所限定；以及
形成一最终接触结构于所述接触开口中，所述最终接触结构导电接触所述下方导电结构。
16.根据权利要求15所述的方法，其中，形成所述牺牲接触结构于所述至少一牺牲材料层中的步骤还包括：
执行至少一蚀刻工艺，以形成一初始开口于所述至少一牺牲材料层中，所述初始开口暴露所述下方导电结构的所述上表面的一部分；
沉积用于所述牺牲接触结构的材料以过量填充所述初始开口；以及
执行化学机械抛光工艺或回蚀刻工艺的其中一者，以从所述至少一牺牲材料层的上表面之上移除所述牺牲接触结构的所述沉积材料的一部分。
17.一种方法，包括：
形成至少一牺牲材料层于一下方导电结构的上方；
执行至少一蚀刻工艺以形成具有侧壁的一初始开口于所述至少一牺牲材料层中，所述初始开口暴露所述下方导电结构的所述上表面的一部分；
形成一内侧壁间隔件于所述初始开口中以及所述初始开口的所述侧壁上，其中，所述下方导电结构的所述上表面的一部分在形成所述内侧壁间隔件之后保持被暴露；
形成一牺牲接触结构于所述初始开口内，并实际接触所述内侧壁间隔件，所述牺牲接触结构接触所述下方导电结构的所述上表面；
移除所述至少一牺牲材料层而在邻接所述牺牲接触结构的位置留下所述内侧壁间隔件；
形成至少一绝缘材料层于所述牺牲接触结构的周围，所述至少一绝缘材料层实际接触所述内侧壁间隔件；
执行至少一工艺操作，以暴露所述牺牲接触结构的上表面；
移除所述牺牲接触结构，以形成暴露所述下方导电结构的所述上表面，所述接触开口由所述内侧壁间隔件所限定；以及
形成一最终接触结构于所述接触开口中，其中，所述最终接触结构导电接触所述下方导电结构并实际接触所述内侧壁间隔件。
18.根据权利要求17所述的方法，还包括：
执行一凹陷蚀刻工艺以移除所述最终接触结构的一部分，从而形成一接触凹陷于所述最终接触结构的凹陷的上表面之上；以及
形成一接触帽于所述接触凹陷中。
19.根据权利要求18所述的方法，其中，所述接触帽实际接触所述最终接触结构以及所述内侧壁间隔件的所述凹陷的上表面。
20.根据权利要求18所述的方法，还包括：
移除所述接触帽的至少一部分，以暴露所述最终接触结构的所述凹陷的上表面的至少一部分；以及
形成一导电结构，以导电接触所述最终接触结构的所述凹陷的上表面。
CN201811332964.0A 2017-12-11 2018-11-09 在集成电路产品上形成接触结构的方法 Active CN109904113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/837,671 US10497612B2 (en) 2017-12-11 2017-12-11 Methods of forming contact structures on integrated circuit products
US15/837,671 2017-12-11

Publications (2)

Publication Number Publication Date
CN109904113A true CN109904113A (zh) 2019-06-18
CN109904113B CN109904113B (zh) 2023-08-22

Family

ID=66629531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811332964.0A Active CN109904113B (zh) 2017-12-11 2018-11-09 在集成电路产品上形成接触结构的方法

Country Status (4)

Country Link
US (2) US10497612B2 (zh)
CN (1) CN109904113B (zh)
DE (1) DE102018218869B4 (zh)
TW (2) TWI706483B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139203B2 (en) * 2018-10-22 2021-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Using mask layers to facilitate the formation of self-aligned contacts and vias
US10892338B2 (en) 2018-10-24 2021-01-12 Globalfoundries Inc. Scaled gate contact and source/drain cap
US10796947B2 (en) * 2018-12-12 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing a semiconductor device
US10756093B1 (en) * 2019-03-06 2020-08-25 Micron Technology, Inc. Methods of forming integrated assemblies
US10923590B2 (en) * 2019-03-22 2021-02-16 International Business Machines Corporation Wrap-around contact for vertical field effect transistors
JP7352382B2 (ja) 2019-05-30 2023-09-28 キヤノン株式会社 画像処理装置、画像処理方法及びプログラム
KR20210096400A (ko) * 2020-01-28 2021-08-05 삼성전자주식회사 반도체 장치
KR20210120718A (ko) 2020-03-27 2021-10-07 삼성전자주식회사 집적회로 소자
US11972983B2 (en) 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
US11973120B2 (en) 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
US11855218B2 (en) 2020-09-09 2023-12-26 Etron Technology, Inc. Transistor structure with metal interconnection directly connecting gate and drain/source regions
KR20220163538A (ko) 2021-06-01 2022-12-12 삼성전자주식회사 반도체 소자
TWI834355B (zh) * 2021-10-26 2024-03-01 鈺創科技股份有限公司 具有直接連接到閘極、汲極和源極的金屬互連的電晶體結構
EP4202986B1 (en) * 2021-12-21 2024-05-01 IMEC vzw Via formation in an integrated circuit

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137554A (zh) * 2011-11-28 2013-06-05 格罗方德半导体公司 利用牺牲栅极电极及牺牲自对准接触结构形成半导体装置的方法
US20130207188A1 (en) * 2012-02-09 2013-08-15 International Business Machines Corporation Junction butting on soi by raised epitaxial structure and method
US20140312397A1 (en) * 2013-04-22 2014-10-23 International Business Machines Corporation Self-aligned borderless contacts using a photo-patternable dielectric material as a replacement contact
US20150091181A1 (en) * 2013-09-30 2015-04-02 International Business Machines Corporation Self-aligned vias formed using sacrificial metal caps
CN104851806A (zh) * 2014-02-14 2015-08-19 台湾积体电路制造股份有限公司 反向调节自对准接触件
US20150349083A1 (en) * 2014-05-29 2015-12-03 Globalfoundries Inc. Methods of forming mis contact structures for semiconductor devices and the resulting devices
TW201546957A (zh) * 2014-03-14 2015-12-16 台灣積體電路製造股份有限公司 半導體積體電路與其製作方法
US9825031B1 (en) * 2016-08-05 2017-11-21 Globalfoundries Inc. Methods of forming a high-k contact liner to improve effective via separation distance and the resulting devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670271B1 (en) 2002-01-17 2003-12-30 Advanced Micro Devices, Inc. Growing a dual damascene structure using a copper seed layer and a damascene resist structure
JP4982663B2 (ja) * 2004-06-25 2012-07-25 京セラ株式会社 表示パネル用ドライバ手段および画像表示装置
JP6100589B2 (ja) * 2012-04-13 2017-03-22 ルネサスエレクトロニクス株式会社 自己整合型ソース・ドレインコンタクトを有する半導体装置およびその製造方法
US9147576B2 (en) 2014-01-23 2015-09-29 International Business Machines Corporation Gate contact with vertical isolation from source-drain
JP6495603B2 (ja) * 2014-09-03 2019-04-03 テルモ株式会社 シート状細胞培養物とフィブリンゲルとの積層体の製造方法
US10546854B2 (en) 2015-06-05 2020-01-28 Globalfoundries Inc. Methods of forming V0 structures for semiconductor devices by forming a protection layer with a non-uniform thickness
US9905671B2 (en) 2015-08-19 2018-02-27 International Business Machines Corporation Forming a gate contact in the active area
US9691897B2 (en) 2015-09-28 2017-06-27 Globalfoundries Inc. Three-dimensional semiconductor transistor with gate contact in active region
US9824921B1 (en) 2016-07-06 2017-11-21 Globalfoundries Inc. Method and apparatus for placing a gate contact inside a semiconductor active region having high-k dielectric gate caps

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137554A (zh) * 2011-11-28 2013-06-05 格罗方德半导体公司 利用牺牲栅极电极及牺牲自对准接触结构形成半导体装置的方法
US20130207188A1 (en) * 2012-02-09 2013-08-15 International Business Machines Corporation Junction butting on soi by raised epitaxial structure and method
US20140312397A1 (en) * 2013-04-22 2014-10-23 International Business Machines Corporation Self-aligned borderless contacts using a photo-patternable dielectric material as a replacement contact
US20150091181A1 (en) * 2013-09-30 2015-04-02 International Business Machines Corporation Self-aligned vias formed using sacrificial metal caps
CN104851806A (zh) * 2014-02-14 2015-08-19 台湾积体电路制造股份有限公司 反向调节自对准接触件
TW201546957A (zh) * 2014-03-14 2015-12-16 台灣積體電路製造股份有限公司 半導體積體電路與其製作方法
US20150349083A1 (en) * 2014-05-29 2015-12-03 Globalfoundries Inc. Methods of forming mis contact structures for semiconductor devices and the resulting devices
US9825031B1 (en) * 2016-08-05 2017-11-21 Globalfoundries Inc. Methods of forming a high-k contact liner to improve effective via separation distance and the resulting devices

Also Published As

Publication number Publication date
US20200020575A1 (en) 2020-01-16
US20190181042A1 (en) 2019-06-13
US10872809B2 (en) 2020-12-22
TWI799734B (zh) 2023-04-21
TWI706483B (zh) 2020-10-01
CN109904113B (zh) 2023-08-22
US10497612B2 (en) 2019-12-03
TW201929109A (zh) 2019-07-16
DE102018218869A1 (de) 2019-06-13
TW202117877A (zh) 2021-05-01
DE102018218869B4 (de) 2023-03-30

Similar Documents

Publication Publication Date Title
CN109904113A (zh) 在集成电路产品上形成接触结构的方法
CN109417078B (zh) 3d存储器件和用于形成3d存储器件的方法
CN109411503B (zh) 一种集成电路及其形成方法
TWI697106B (zh) 三維記憶體裝置及其製造方法
US10103169B1 (en) Method of making a three-dimensional memory device using a multi-step hot phosphoric acid wet etch process
TWI677922B (zh) 形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的方法
CN103187304B (zh) 制造半导体器件和晶体管的方法
CN106206440B (zh) Cmos集成期间用密闭外延生长技术形成源极和漏极接点的方法
CN103094275B (zh) 具有mom电容器的集成电路及其制造方法
CN109817618A (zh) 互补场效应晶体管中的外延结构
CN104867967B (zh) 半导体器件及其制造方法
TW201901761A (zh) 用於奈米片裝置之取代金屬閘極圖案化
US20160133623A1 (en) Methods of forming a combined gate and source/drain contact structure and the resulting device
CN109427775A (zh) 集成电路及其形成方法
CN104425285A (zh) 于鳍式场效晶体管设备上形成接触结构的方法及其设备
US10297452B2 (en) Methods of forming a gate contact structure for a transistor
CN102237364B (zh) 存储器件的制造方法
CN107680968A (zh) 在三栅极（finfet）工艺上集成多个栅极电介质晶体管的方法
US10546854B2 (en) Methods of forming V0 structures for semiconductor devices by forming a protection layer with a non-uniform thickness
US9412660B1 (en) Methods of forming V0 structures for semiconductor devices that includes recessing a contact structure
CN105575885A (zh) 半导体元件及其制作方法
CN106409913A (zh) 具有连续侧墙的半导体设置及其制造方法
TWI782238B (zh) 新穎的3d nand記憶體裝置及其形成方法
TW202129910A (zh) 積體電路裝置
CN103811342B (zh) 鳍结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210318

Address after: California, USA

Applicant after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GLOBALFOUNDRIES INC.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant