CN109904077A - 多管脚半导体产品的封装方法 - Google Patents

Abstract

本发明公开了多管脚半导体产品的封装方法，包括贴芯片步骤、引线键合步骤、模封步骤以及电镀步骤；在电镀步骤之前增加切筋步骤和去毛刺步骤，电镀步骤之后增加分离步骤和成型步骤；进而可通过切筋步骤对模封后的引线框架中与管脚连接的连筋去除，并通过去毛刺处理将切筋过程产生的毛刺及模封溢胶去除，然后在通过对电镀之后的引线框架中的芯片单元进行分离以及管脚成型处理。本发明通过在电镀步骤之前加入切筋步骤，并通过去毛刺步骤对切筋过程中产生的金属毛刺进行去除，进而避免金属毛刺残留到最终产品中，影响后期用户使用时可能造成短路的风险。

Description

多管脚半导体产品的封装方法

技术领域

本发明涉及半导体封装，尤其涉及一种多管脚半导体产品的封装方法。

背景技术

目前，对于多管脚半导体产品的引线框架一般为金属框架，封装流程一般 是贴芯片、焊线、模封、老化、电镀、烘烤、切筋成型等，由于引线框架为金 属框架，并且管脚较多，在切筋时很容易在管脚上产生金属毛刺，若切筋不当 导致产生金属毛刺，对于后期用户的使用有很大影响。

发明内容

为了克服现有技术的不足，本发明的目的在于多管脚半导体产品的封装方 法，其能够解决现有的封装流程中容易在芯片产品中残留毛刺的问题。

本发明的目的采用如下技术方案实现：

多管脚半导体产品的封装方法，包括贴芯片步骤、引线键合步骤、模封步 骤和电镀步骤；其中：

贴芯片步骤：将芯片粘贴于引线框架的每个芯片单元的芯片承载区；

引线键合步骤：将芯片承载区上的芯片的焊线区与引线框架上对应的芯片 单元的对应管脚焊线区之间焊接引线；

模封步骤：使用模封材料对引线框架进行封装，形成每个芯片单元的管脚 焊线区、焊线和芯片承载区均被模封材料包裹的模封体；

电镀步骤为：对引线框架上没有被模封材料包裹的金属区域进行电镀；

所述电镀步骤之前还包括切筋步骤和去毛刺步骤，所述的电镀步骤之后还 包括分离步骤和成型步骤，其中：

切筋步骤：对封装后的引线框架中相邻芯片单元之间的连筋以及管脚之间 的连筋进行切筋处理；

去毛刺步骤：对切筋处理后的引线框架进行去毛刺处理；

分离步骤：将电镀后的引线框架的边框切除，分离成单个的多管脚半导体 器件；

成型步骤：将每个所述多管脚半导体器件的管脚处理成预设的形状。

进一步地，所述引线框架包括边框和芯片单元组，所述芯片单元组包括两 个芯片单元，所述芯片单元包括散热区和管脚区，所述散热区上设有芯片承载 区，同一芯片单元组中的两个芯片单元的散热区通过第一连接筋连接，沿所述 边框长度方向排布N行芯片单元组，N≥1，同一行芯片单元组之间通过第二连 接筋连接；每一行芯片单元组均包括第一管脚区和第二管脚区，第一行芯片单 元组的第一管脚区与边框固定连接，最后一行芯片单元组的第二管脚区与边框 固定连接；第n行芯片单元组的第二管脚区与第n+1行芯片单元组的第一管脚 区固定连接，n＝1、2……、N；所述芯片单元的管脚区包括若干管脚，所述管脚 之间通过挡胶筋连接。

进一步地，所述每行芯片单元组包括数量为2A的芯片单元组，其中，第 2a-1个芯片单元组与第2a个芯片单元组之间为第一预设距离，所述第2a个芯片 单元组与第2a+1个芯片单元组之间为第二预设距离，所述第一预设距离大于所 述第二预设距离，a＝1、2……、A；所述第2a-1个芯片单元组与第2a个芯片单 元组之间通过第三连接筋连接，所述第2a个芯片单元组与第2a+1个芯片单元 组之间通过所述第四连接筋连接。

进一步地，所述相邻两行芯片单元组之间设有第五连接筋，所述第n行芯 片单元组的第二管脚区与第n+1行芯片单元组的第一管脚区均通过所述第五连 接筋固定连接。

进一步地，所述切筋步骤具体为：首先切除相邻列芯片单元组之间的第四 连接筋；然后再切除相邻列芯片单元组之间的第三连接筋；最后切除每个芯片 单元的管脚之间的挡胶筋；

所述分离步骤具体为：首先切断每个芯片单元的固定管脚，再切除引线框 架的边框以及相邻两行芯片单元组之间的第五连接筋，使得管脚分离；然后切 除每个芯片单元组中两个芯片单元的散热区之间的第一连接筋，使得引线框架 分离成单个的多管脚半导体器件。

进一步地，所述分离步骤中切断每个芯片单元的固定管脚之前还包括：切 除每行芯片单元组中的第2a个芯片单元组与第2a+1个芯片单元组之间的模封 材料。

进一步地，所述分离步骤中切断每个芯片单元的固定管脚之前还包括：将 每个芯片单元组中两个芯片单元的散热区之间的第一连接筋的部分切除，以使 得第一连接筋剩余宽度为第一连接筋原宽度的50％。

进一步地，所述管脚区设有固定管脚和引线管脚，固定管脚与芯片承载区 固定连接，引线管脚通过引线与芯片承载区中的芯片连接。

进一步地，所述引线框架为铜引线框架，芯片的焊线区镀有NiPd，所述引 线键合步骤具体为：在引线管脚的焊线区与芯片的焊线区之间焊接铜引线。

进一步地，管脚区与边框位于同一平面，而芯片承载区所在的平面与边框 所在的平面之间具有高度差；所述芯片承载区、管脚区以及边框的厚度均相同。

进一步地，所述贴芯片步骤之前还包括晶圆贴膜步骤和晶圆切割步骤，其 中，晶圆贴膜步骤为：将晶圆粘贴到蓝膜上；晶圆切割步骤为：沿着晶圆上的 切割道将其切割成多个芯片。

进一步地，所述模封步骤之后还包括老化步骤，老化步骤为：对模封后的 引线框架进行老化处理；

和/或，所述电镀步骤之后还包括烘烤步骤，烘烤步骤为：对电镀后的引线 框架进行烘烤处理。

相比现有技术，本发明的有益效果在于：

本发明通过在模封步骤与电镀步骤之间增加切筋步骤，并且在切筋步骤之 后增加去毛刺步骤，进而可对模封后的引线框架的每个芯片单元的管脚的加强 筋切除，并且在切筋后通过对引线框架进行去毛刺的处理，使得在切筋步骤中 所产生的金属毛刺以及模封步骤中所产生的溢胶等去除设置在电镀流程之前， 进而可通过电镀工艺时可将切筋流程中所产生的金属毛刺去除，进而可避免原 有的封装流程中由于切筋工艺所产生的金属毛刺被残留在最终产品中，影响后 期用户使用时容易造成短路的风险。

附图说明

图1为本发明提供的多管脚半导体产品封装方法流程图；

图2为本发明提供的矩阵式引线框架结构示意图；

图3为图1中芯片单元管脚的放大示意图；

图4为切筋步骤中引线框架的结构变化示意图；

图5为分离步骤中引线框架的结构变化示意图；

图6为传统引线框架与矩阵式引线框架在模封时的模封材料流向对比图；

图7为图6中A1对应的模封材料分流图；

图8为图6中A2所对应的模封材料分流图。

图中：1、边框；21、引线管脚；22、固定管脚；23、引线管脚的焊线区；24、第一管脚区；25、第二管脚区；3、散热区；41、第一连接筋；43、第三连 接筋；44、第四连接筋；45、第五连接筋；5、定位孔；6、锁胶孔；7、挡胶筋； 81、第一预设间隙；82、第二预设间隙；9、注胶道；10、注胶口。

具体实施方式

下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的 是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任 意组合形成新的实施例。

实施例一：

对于现有的半导体封装工艺流程，一般包括以下流程步骤：贴芯片步骤、 引线键合步骤、模封步骤、电镀步骤以及分离成型步骤。

从以上流程中可以看出，对于引线框架的切筋分离后就直接得到了多管脚 半导体器件。但是对于多管脚产品来说，由于管脚数量较多，相邻管脚之间的 间隙较小，切筋时由于切的管脚数量较多，很容易产生金属毛刺，若这些金属 毛刺被残留到芯片单元上，会使得后期用户使用时存在短路的风险。

为了解决上述技术问题，本发明提供了一种新的封装方法，该封装方法通 过在模封步骤后增加切筋步骤以及去毛刺步骤，也即是对模封时的引线框架的 部分进行切筋，比如管脚之间的连接筋，然后对切筋后的引线框架进行去毛刺 处理，将切筋过程中所残留的金属毛刺去除，然后再对引线框架进行电镀、分 离以及成型处理，也即是，如图1所示，该封装方法具体处理过程如下：

贴芯片步骤：将芯片粘贴于引线框架的每个芯片单元的芯片承载区，使得 芯片固定在芯片承载区。

另外，芯片一般是通过以下步骤获得，具体包括：

晶圆贴膜步骤：将晶圆粘贴到蓝膜上，该步骤为了固定晶圆，便于后续工 艺的加工；

晶圆切割步骤：沿着晶圆表面的切割道将其切割成多个芯片。

引线框架中的芯片粘贴完成后，执行引线键合步骤，也即是：

引线键合步骤：在芯片承载区上的芯片的焊线区与引线框架上对应芯片单 元的对应管脚的焊线区之间焊接引线，使得芯片通过管脚与外部电路连接。

模封步骤：使用模封材料对引线框架进行封装，形成每个芯片单元的管脚 的焊线区、焊线和芯片承载区均被模封材料包裹的模封体。比如将引线框架的 散热区、焊线以及管脚的焊线区用模封材料封装起来，防止芯片和引线受到外 部物理和/或化学的影响，比如物理撞击或化学腐蚀。模封材料可以是环氧树脂。 本文中所指的模封体是指被模封后的芯片单元对应的被模封材料包裹的部分。 切筋步骤：对封装后的引线框架中相邻芯片单元之间的连筋以及管脚之间的连 筋进行切筋处理。

去毛刺步骤：对切筋处理后的引线框架进行去毛刺处理。

电镀步骤：对去毛刺处理后的引线框架上没有模封材料包裹的金属区域进 行电镀。比如镀锡/锡铅等金属层可增强引线框架的可焊性，易于后期安装在电 路板上。

分离步骤：将电镀后的引线框架的边框切除，分离成单个的多管脚半导体 器件。

成型步骤：将每个所述多管脚半导体器件的管脚处理成预设的形状。

本发明通过在电镀步骤之前增加切筋步骤，对模封后的引线框架的相邻芯 片单元之间的连筋以及管脚之间的连筋进行切筋处理，然后再通过去毛刺去除 切筋所产生的金属毛刺，进而可避免由于金属毛刺残留在产品中，导致后期用 户使用时可能会造成短路的风险。

实施例二：

针对现有的多管脚半导体产品的引线框架多单排、不对称设计，导致封装 材料利用率低等缺陷，本实施例提供了一种新的多管脚半导体产品的引线框架， 其将引线框架从单排扩展成多排，矩阵式一体结构、对称设计，可显著提高封 装材料利用率，以及提高半导体产品的生产效率。

该引线框架包括边框和芯片单元组，每个芯片单元组包括两个芯片单元。 每个芯片单元包括管脚区和散热区，同一芯片单元组中的两个芯片单元的散热 区通过第一连接筋连接，沿边框长度方向至少排布有一行芯片单元组，每一行 芯片单元组包括若干列于边框内的多列芯片单元组所组成的矩阵式一体结构。 每一行芯片单元组均包括第一管脚区和第二管脚区，第一行芯片单元组的第一 管脚区与边框固定连接，最后一行芯片单元组的第二管脚区与边框固定连接； 而第n行芯片单元组的第二管脚区与第n+1行芯片单元组的第一管脚区固定连 接，n＝1、2……、N，N≥1。

每行芯片单元组还包括数量为2A的芯片单元组，其中，第2a-1个芯片单 元组与第2a个芯片单元组之间为第一预设距离，所述第2a个芯片单元组与第 2a+1个芯片单元组之间为第二预设距离，所述第一预设距离大于所述第二预设 距离，a＝1、2……、A；所述第2a-1个芯片单元组与第2a个芯片单元组之间通 过第三连接筋连接，所述第2a个芯片单元组与第2a+1个芯片单元组之间通过 所述第四连接筋连接。

优选地，相邻两行芯片单元组之间设有第五连接筋，第n行芯片单元组的 第二管脚区与第n+1行芯片单元组的第一管脚区均通过第五连接筋固定连接。

本实施例提供了一种优选实施方式，如图2和图3所示，该引线框架包括 边框1和排布于边框1内的两行芯片单元组，每一行芯片单元组包括24列芯片 单元组。每个芯片单元包括管脚区2和散热区3。其中，同一个芯片单元组内的 芯片单元A1和芯片A2的散热片3之间通过第一连接筋41连接、芯片单元组 内的芯片单元A3和芯片单元A4之间也通过第一连接筋41连接。

比如对于每一行的芯片单元组：引线框架从左到右依次：第一列芯片单元 组的与第二列芯片单元组之间设置有第一预设间隙81，并且通过第三连接筋43 连接，也即是第一列芯片单元组与第二芯片单元之间为第一预设距离；而第二 列芯片单元组与第三列芯片单元组之间设置有第二预设间隙82，并且通过第四 连接筋44连接，也即是第二列芯片单元组与第三列芯片单元组之间为第二预设 距离；以此类推，图2中的每一行24列芯片单元组均如上排布。其中，第一预 设距离大于第二预设距离。当引线框架在模封时，将引线框架放置于模封框架 中时，通过第一预设间隙81与上下模具之间形成一空腔，该空腔就是模封时的 注胶道，如图6所示中的注胶道9。

进一步地，每个芯片单元组均包括第一管脚区24和第二管脚区25，比如第 一行芯片单元组的第一管脚区24、第二行芯片单元组的第二管脚区25均与边框 1连接。第一行芯片单元的第二管脚区25、第二行芯片单元组的第一管脚区24 之间通过第五连接筋45连接。

优选地，如图3所示，每个芯片单元的管脚区还包括若干管脚，每个芯片 单元的相邻管脚之间通过挡胶筋7连接。通过在相邻管脚之间设置挡胶筋7，可 防止在模封时模封材料大量溢出到芯片单元的相邻管脚之间的区域。

散热区3包含芯片承载区，该芯片承载区用于粘贴芯片。

优选地，每个芯片单元的管脚区均与边框1处于同一平面，散热区3所在 平面与边框1所在平面之间具有预设高度差，通过设置高度差，可使在封装后 包含芯片承载区的散热区3外露并进行散热。另外，散热区3、管脚区以及边框1的厚度均相同。

每个芯片单元的管脚区包括多个管脚，分为固定管脚22和引线管脚21，固 定管脚22与芯片承载区固定连接，引线管脚21设有焊线区，芯片承载区也设 有焊线区。引线管脚的焊线区23与芯片的焊线区之间通过引线连接。当芯片被 粘贴到芯片承载区上时，芯片通过管脚与外部电路连接。

优选地，引线管脚的焊线区23的横截面大于该引线管脚21的管脚横截面， 这样可以增大焊线与引线管脚的焊线区23的接触面积，使焊线更容易。

引线管脚的焊线区23还设有锁胶孔6，在模封时，可以将模封材料锁定在 引线管脚的焊线区23与挡胶筋7之间，大大加强了模封材料和引线框架的结合。

为了使得焊线在后期使用过程中更加牢固，本实施例还将引线管脚的焊线 区23设置成弯曲形状，使得引线管脚的焊线区23与对应引线管脚21的投影中 心线不在同一条直线上。在后期使用成品时，由于焊线区为弯曲形状紧紧镶嵌 在模封体里面，在产品上板应用过程中不会因为作用在管脚上的额外应力导致 管脚松脱，起到很好的保护内部引线的作用。

本发明的引线框架的边框1上还设置有定位孔5，用于在封装工艺时，将引 线框架固定在封装设备上。其中定位孔5可分为圆形定位孔、以及椭圆形定位 孔，圆形定位孔一般是用于固定定位，而椭圆形定位孔是为了防止引线框架在 封装工艺流程中由于热胀冷缩导致其长度、宽度等膨胀，而使得引线框架的位 置相对于圆形定位孔的位置迁移。

本发明采用的引线框架为铜的引线框架，引线是铜线，相比传统的采用金 引线来说，大大节省成本。

另外，为了使得在焊线时，芯片的焊线区与引线之间更好的结合，本发明 还对芯片的焊线区上镀镍钯金属层。通过在芯片的焊线区镀镍钯，可大大提高 芯片的焊线区与引线之间焊接的可靠性。另外，传统的焊线时，为了增加芯片 的焊线区与引线的可靠性，通常是采用金线作为引线；而本发明通过在芯片的 焊线区镀镍钯，也可大大提高铜线与芯片之间的可靠性，在保证焊接可靠性的 前提下，更节省材料成本。

本发明通过采用矩阵式引线框架，使得传统的多管脚产品的引线框架的单 排设计变为多排设计，并且为对称设计，可大大提高芯片产品的数量；并进而 大大提高材料的利用率、以及生产效率、合格率等。

实施例三：

基于本发明提供的多管脚半导体产品的引线框架来说，对应切筋步骤以及 分离步骤具体为：

如图4所示，其中，切筋步骤主要是针对引线框架中每个芯片单元的管脚 进行处理，也即是切除与每个芯片单元的管脚连接的各种连筋。如图4所示， 具体为：

首先切除相邻列芯片单元组之间的第四连接筋；比如图2中所述的第四连 接筋44；然后再切除相邻列芯片单元组之间的第三连接筋；比如图2中所示的 第三连接筋43；最后再切除每个芯片单元的管脚之间的挡胶筋，如图3中所示 的挡胶筋7。另外，在切除挡胶筋时，先切除挡胶筋A和挡胶筋B，然后再切除 挡胶筋C和挡胶筋D。通过该切筋步骤使得与管脚连接的连接筋、挡胶筋等切 除，进而使得管脚分离。然后再通过对切筋后的引线框架进行去毛刺处理，可 将切筋后在管脚上所产生的金属毛刺去除，同时还可以进一步对模封时残留的 溢胶去除，避免金属毛刺残留在最终的产品中，影响用户的使用。

如图5所示，分离步骤主要是针对边框的切除以及引线框架中其他的连接 筋切除，使得芯片单元分离。

分离步骤具体为：首先切断每个芯片单元的中间管脚；再切除引线框架的 边框以及相邻两行芯片单元组之间的第五连接筋，如图2中所述的边框1、以及 第一行芯片单元组的第二管脚区与第二芯片单元组的第一管脚区之间的第五连 接筋45，使得管脚分离；然后切除每个芯片单元组中两个芯片单元的散热区之 间的第一连接筋，如图2中所示第一连接筋41，使得各个芯片单元分离。

另外，对于本发明提供的引线框架中每行芯片单元组中的第2a个芯片单元 组与第2a+1个芯片单元组之间为第二预设距离，比如如图2所示第二列芯片单 元组与第三列芯片单元组之间存在第二预设间隙82；在模封时，由于有该预设 间隙的存在，会有少量的模封材料溢出到第2a个芯片单元组与第2a+1个芯片 单元组之间。为了提高在切筋时，模封材料不会对切筋设备造成影响，在切断 每个芯片单元的固定管脚之前还包括：切除每行芯片单元组中的第2a个芯片单 元组与第2a+1个芯片单元组之间的模封材料。

优选地，切断每个芯片单元的固定管脚之前还包括：将每个芯片单元组中 两个芯片单元的散热区之间的第一连接筋的部分切除，以使得第一连接筋剩余 宽度为第一连接筋原宽度的50％；然后在管脚分离后，再切除每个芯片单元组 中两个芯片单元的散热区之间的第一连接筋的另一部分。通过对每个芯片单元 组中两个芯片单元的散热区之间的第一连接筋分两次切筋时，可避免切筋过程 中产生过多碎屑，导致需要操作员暂停机器对内部大量的碎屑进行清理，而有 很大的安全隐患；同时，还可以降低切筋设备对连接筋的切割难度。

另外，如图6至8所示，由于引线框架的不同，导致新的封装方法中模封 时所形成的注胶道9也不同。比如对于传统的引线框架，模封的注胶道9可设 置在相邻两个芯片单元之间。

而对于本发明提供的引线框架，比如针对第2a-1个芯片单元组与第2a个芯 片单元组之间为第一预设距离，比如如图2所示第一预设间隙81将引线框架放 置于上下模具中时，该第一预设间隙与上下模具中形成注胶道9。相对应地，所 述第2a个芯片单元组与第2a+1个芯片单元组之间为第二预设距离，由于第一 预设距离大于第二预设距离，因此，将注胶道9设置在第一预设间隙81与上下 模具所形成的空腔中。由于注胶道9的改变，因此，在注胶时，模封材料的数 量也发生改变，并且模封材料的分流的流道数量也发生改变。比如图6所示， 注胶的模封材料由5个变为6个，并且每个模封材料分流的流道数量由原来的6条变为4条。另外，对于每个模封材料的重量也做了相应调整，比如传统的模 封材料每粒3.8g，一次模封时5*3.8g总共可以封装30*2＝60个芯片单元；而现 有的模封材料每粒6.3g，一次模封时6*6.3g总共可以模封96*2＝192个芯片单元， 很明显新的引线框架在模封时更加节省资源。

在模封过程中，模具中模封材料的流道的长度也发生改变，比如流道b很 明显比流道a更长，能覆盖更多排模封单元，更节省材料。由于与注胶道相邻 的芯片单元的数量不同，因此注胶口10由2孔分流变成4孔分流，更改后每个 塑封材料可模封数量由原来的12个增加到32个等等。同样的，该注胶口10的 形成也是在每个芯片单元的散热片与第一连接筋(如图2中的第一连接筋41) 之间设置对应间隙，当引线框架设置在上下模具中时，就会在该间隙的部位形 成注胶口10。

优选地，该封装方法还包括：在贴芯片步骤之前还设有晶圆贴膜步骤和晶 圆切割步骤，其中，晶圆贴膜步骤为：将晶圆粘贴到蓝膜上；晶圆切割步骤为： 沿着晶圆上的切割道将其切割成多个芯片。

进一步地，本发明提供的封装方法，还包括老化步骤和烘烤步骤，其中老 化步骤为：对模封后的引线框架进行老化处理。比如通过高温将模封后的引线 框架进行高温处理，可使得模封材料-环氧树脂反应完全，更好地保护内部芯片 和电路。一般来说，将引线框架放置在高温环境下8小时左右，能够使得环氧 树脂的化学反应打到95％以上，则认为环氧树脂反应完全，化学形态稳固。

在电镀步骤之后通过增加烘烤步骤，对电镀后的引线框架做进一步的烘烤， 可以进一步使得电镀的金属层与引线框架更好地结合，防止锡、锌等因为异常 应力生长金须。另外，对于老化步骤和烘烤步骤一般来说，均是通过对引线框 架进行高温处理，只是其处理的时间、温度等不同。

上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的 范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换 均属于本发明所要求保护的范围。

Claims (12)

1.多管脚半导体产品的封装方法，包括贴芯片步骤、引线键合步骤、模封步骤和电镀步骤；其中：

贴芯片步骤：将芯片粘贴于引线框架的每个芯片单元的芯片承载区；

引线键合步骤：将芯片承载区上的芯片的焊线区与引线框架上对应的芯片单元的对应管脚焊线区之间焊接引线；

模封步骤：使用模封材料对引线框架进行封装，形成每个芯片单元的管脚焊线区、焊线和芯片承载区均被模封材料包裹的模封体；

电镀步骤为：对引线框架上没有被模封材料包裹的金属区域进行电镀；

其特征在于，所述电镀步骤之前还包括切筋步骤和去毛刺步骤，所述的电镀步骤之后还包括分离步骤和成型步骤，其中：

切筋步骤：对封装后的引线框架中相邻芯片单元之间的连筋以及管脚之间的连筋进行切筋处理；

去毛刺步骤：对切筋处理后的引线框架进行去毛刺处理；

分离步骤：将电镀后的引线框架的边框切除，分离成单个的多管脚半导体器件；

成型步骤：将每个所述多管脚半导体器件的管脚处理成预设的形状。

2.根据权利要求1所述多管脚半导体产品的封装方法，其特征在于，所述引线框架包括边框和芯片单元组，所述芯片单元组包括两个芯片单元，所述芯片单元包括散热区和管脚区，所述散热区上设有芯片承载区，同一芯片单元组中的两个芯片单元的散热区通过第一连接筋连接，沿所述边框长度方向排布N行芯片单元组，N≥1，同一行芯片单元组之间通过第二连接筋连接；每一行芯片单元组均包括第一管脚区和第二管脚区，第一行芯片单元组的第一管脚区与边框固定连接，最后一行芯片单元组的第二管脚区与边框固定连接；第n行芯片单元组的第二管脚区与第n+1行芯片单元组的第一管脚区固定连接，n＝1、2……、N；所述芯片单元的管脚区包括若干管脚，所述管脚之间通过挡胶筋连接。

3.根据权利要求2所述多管脚半导体产品的封装方法，其特征在于，所述每行芯片单元组包括数量为2A的芯片单元组，其中，第2a-1个芯片单元组与第2a个芯片单元组之间为第一预设距离，所述第2a个芯片单元组与第2a+1个芯片单元组之间为第二预设距离，所述第一预设距离大于所述第二预设距离，a＝1、2……、A；所述第2a-1个芯片单元组与第2a个芯片单元组之间通过第三连接筋连接，所述第2a个芯片单元组与第2a+1个芯片单元组之间通过所述第四连接筋连接。

4.根据权利要求3所述多管脚半导体产品的封装方法，其特征在于，所述相邻两行芯片单元组之间设有第五连接筋，所述第n行芯片单元组的第二管脚区与第n+1行芯片单元组的第一管脚区均通过所述第五连接筋固定连接。

5.根据权利要求4所述多管脚半导体产品的封装方法，其特征在于，所述切筋步骤具体为：首先切除相邻列芯片单元组之间的第四连接筋；然后再切除相邻列芯片单元组之间的第三连接筋；最后切除每个芯片单元的管脚之间的挡胶筋；

所述分离步骤具体为：首先切断每个芯片单元的固定管脚，再切除引线框架的边框以及相邻两行芯片单元组之间的第五连接筋，使得管脚分离；然后切除每个芯片单元组中两个芯片单元的散热区之间的第一连接筋，使得引线框架分离成单个的多管脚半导体器件。

6.根据权利要求5所述多管脚半导体产品的封装方法，其特征在于，所述分离步骤中切断每个芯片单元的固定管脚之前还包括：切除每行芯片单元组中的第2a个芯片单元组与第2a+1个芯片单元组之间的模封材料。

7.根据权利要求5所述多管脚半导体产品的封装方法，其特征在于，所述分离步骤中切断每个芯片单元的固定管脚之前还包括：将每个芯片单元组中两个芯片单元的散热区之间的第一连接筋的部分切除，以使得第一连接筋剩余宽度为第一连接筋原宽度的50％。

8.根据权利要求2所述多管脚半导体产品的封装方法，其特征在于，所述管脚区设有固定管脚和引线管脚，固定管脚与芯片承载区固定连接，引线管脚通过引线与芯片承载区中的芯片连接。

9.根据权利要求8所述多管脚半导体产品的封装方法，其特征在于，所述引线框架为铜引线框架，芯片的焊线区镀有NiPd，所述引线键合步骤具体为：在引线管脚的焊线区与芯片的焊线区之间焊接铜引线。

10.根据权利要求2所述多管脚半导体产品的封装方法，其特征在于，管脚区与边框位于同一平面，而芯片承载区所在的平面与边框所在的平面之间具有高度差；所述芯片承载区、管脚区以及边框的厚度均相同。

11.根据权利要求1所述多管脚半导体产品的封装方法，其特征在于，所述贴芯片步骤之前还包括晶圆贴膜步骤和晶圆切割步骤，其中，晶圆贴膜步骤为：将晶圆粘贴到蓝膜上；晶圆切割步骤为：沿着晶圆上的切割道将其切割成多个芯片。

12.根据权利要求1所述多管脚半导体产品的封装方法，其特征在于，所述模封步骤之后还包括老化步骤，老化步骤为：对模封后的引线框架进行老化处理；

和/或，所述电镀步骤之后还包括烘烤步骤，烘烤步骤为：对电镀后的引线框架进行烘烤处理。