CN109860053A - 形成场效晶体管的方法 - Google Patents

形成场效晶体管的方法 Download PDF

Info

Publication number
CN109860053A
CN109860053A CN201811248710.0A CN201811248710A CN109860053A CN 109860053 A CN109860053 A CN 109860053A CN 201811248710 A CN201811248710 A CN 201811248710A CN 109860053 A CN109860053 A CN 109860053A
Authority
CN
China
Prior art keywords
fin
source
layer
drain
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811248710.0A
Other languages
English (en)
Inventor
范玮寒
吕伟元
杨玉麟
范纯祥
杨世海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109860053A publication Critical patent/CN109860053A/zh
Pending legal-status Critical Current

Links

Classifications

    • H01L29/66795—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L29/0847—
    • H01L29/6653—
    • H01L29/7848—
    • H01L29/785—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H01L29/0673—
    • H01L29/66545—
    • H01L29/775—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

方法包括提供结构，其具有基板与自基板延伸的鳍状物，其中鳍状物包括第一半导体材料并具有用于晶体管的源极区、通道区、与漏极区；形成栅极堆栈于通道区上；对源极区与漏极区中的鳍状物进行表面处理，使源极区与漏极区中的鳍状物的外侧部分转变成不同于第一半导体材料的材料；蚀刻源极区与漏极区中的鳍状物其转变的外侧部分，以减少源极区与漏极区中的鳍状物宽度；以及沉积外延层于源极区与漏极区中的鳍状物上。

Description

形成场效晶体管的方法
技术领域
本发明实施例有关半导体装置，特别是有关具有多栅极与源极/漏极结构的场效晶体管的半导体装置。
背景技术
半导体集成电路产业已经历指数式成长。集成电路材料与设计的技术进展，使每一代的集成电路都比前一代的集成电路具有更小且更复杂的电路。在集成电路演变中，功能密度(如单位芯片面积所含的内联机装置数目)通常随着几何尺寸(如制程所能产生的最小构件或线路)缩小而增加。制程尺寸缩小通常有利于增加产能并降低相关成本。尺寸缩小也会增加集成电路的制程与形成方法的复杂性。
导入多栅极装置可增加栅极-通道耦接、降低关闭状态的电流、并降低短通道效应，以改善栅极控制。多栅极装置的例子包含双栅极场效晶体管、三栅极场效晶体管、鳍状场效晶体管、Ω栅极场效晶体管、与全环绕式栅极场效晶体管。多栅极场效晶体管预期可使半导体制程技术，缩小至超出现有的基体金属氧化物半导体场效晶体管的技术限制。然而随着晶体管结构缩小并转为三维结构，晶体管源极与漏极外延结构的质量对装置效能的影响变大。虽然现有的源极/漏极外延结构形成方法已符合其发展目的，但仍无法符合所有方面的需求。
发明内容
本发明一实施例提供的形成场效晶体管的方法，包括：提供结构，其具有基板与自基板延伸的鳍状物，其中鳍状物包括第一半导体材料并具有用于晶体管的源极区、通道区、与漏极区；形成栅极堆栈于通道区上；对源极区与漏极区中的鳍状物进行表面处理，使源极区与漏极区中的鳍状物的外侧部分转变成不同于第一半导体材料的材料；蚀刻源极区与漏极区中的鳍状物的被转变的外侧部分，以减少源极区与漏极区中的鳍状物的宽度；以及沉积外延层于源极区与漏极区中的鳍状物上。
附图说明
图1是一些实施例中，制作半导体装置的方法的流程图。
图2、3、4、5、6A、6B、7A、7B、7C、7D、8、9、与10是一些实施例中，依据图1的方法形成半导体装置的透视图与剖视图。
附图标记说明
ΔHliner 距离
A-A’、B-B’ 剖线
Hfin、Hfin2 高度
Wfin、Wfin2 宽度
10 方法
12、14、16、18、20、24、26、28、30 步骤
22 修整循环
100 装置
102 基板
110 鳍状物
110a 源极/漏极区
110a-1 上侧部分
110a-2 底部
110b 通道区
112 隔离结构
114 虚置界面层
114a 高介电常数的介电层
116 虚置栅极
116a 导电层
118 硬屏蔽层
120 虚置栅极堆栈
120a 最终栅极堆栈
122 栅极间隔物
123 表面
124 外部层
126 衬垫膜
128 倾斜表面
129 凹处
130 源极/漏极结构
134 接点蚀刻停止层
136 层间介电层。
具体实施方式
可以理解的是，下述内容提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他附加构件而非直接接触。此外，本发明的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例和/或设置之间具有相同标号的单元之间具有相同的对应关系。
此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一组件与另一组件在图标中的相对关系。空间性的相对用语可延伸至以其他方向使用的组件，而非局限于图示方向。组件也可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，说明中的数值或数值范围前若有「约」、「近似」、或类似用语，其涵盖合理范围内的数值，比如在所述数值的+/-10％内，除非另外说明。例如，用语「约5nm」涵盖4.5nm至5.5nm的范围。
本发明一般涉及半导体装置，尤其涉及具有多栅极与源极/漏极结构的场效晶体管的半导体装置。多栅极的场效晶体管例子包含双栅极场效晶体管、三栅极场效晶体管、鳍状场效晶体管、Ω栅极场效晶体管、与全环绕式栅极场效晶体管。此外，全环绕式栅极场效晶体管可包含一或多个纳米线信道、条形信道、或其他合适的信道结构。本发明实施例的主题之一为提供新颖的源极/漏极结构用于多栅极晶体管，以维持晶体管通道应变、加速源极/漏极结构与通道区之间的掺质扩散、并改善外延源极/漏极结构质量。在实施例中，外延源极/漏极结构下的源极/漏极区中的半导体鳍状物，可修整为小于通道区中的半导体鳍状物。换言之，外延源极/漏极结构覆盖下方鳍状物的至少上表面与两个侧壁表面，并维持直接接触通道区中半导体鳍状物的部分。此结构可给掺质提供一自源极/漏极结构直接流至通道区中的直接路径，以改善掺质扩散效率。此外，修整的半导体鳍状物可维持通道区中的鳍状物应变强度，并改善外延成长其上的源极/漏极结构质量。
图1是本发明多种实施例的形成多栅极半导体装置的方法10的流程图。方法10仅用以举例而非局限本发明实施例至权利要求未实际限缩的范围。在方法10之前、之中、或之后可进行附加的步骤，且方法的其他实施例可置换、省略、或调换一些下述步骤。以下搭配图2至10来说明方法10。图1至5与图8至10示出本发明实施例中的装置100在多种阶段的制作中的透视图。图6A至7D示出多种实施例中的装置100的部分沿着图5中A-A’剖线或B-B’剖线的剖视图。
在步骤12中，图1的方法10接收装置100，如图2所示。在图2中，装置100包含基板102与沿着z方向自基板102向上凸起的鳍状物110。在多种实施例中，装置100可具有多个鳍状物110。图2中的装置100仅用以举例说明，而非局限本发明实施例至任何数目的鳍状物110。位于基板102上的隔离结构112隔离鳍状物110。虽然下述实施例包含鳍状场效晶体管装置，但其他实施例可包含其他隆起的主动与被动装置形成于基板102上。在某种程度上，鳍状物110可表示基板102上的任何隆起结构。
在多种例子中，基板102包含半导体元素(单一元素)如结晶态的硅或锗；半导体化合物如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；非半导体材料如钠钙玻璃、熔融氧化硅、熔融石英、和/或氟化钙；和/或上述的组合。基板102可具有一致的组成或可包含多种层状物，且一些层状物可经选择性蚀刻以形成鳍状物。层状物可具有相同或不同的组成。在多种实施例中，一些基板的层状物具有不一致的组成，可诱发装置应变以调整装置效能。层状基板的例子包含绝缘层上硅基板。在一些例子中，基板102的层状物可包含绝缘层如氧化硅、氮化硅、氮氧化硅、碳化硅、和/或其他合适的绝缘材料。
鳍状物110可包含至少一半导体材料如硅、硅锗、锗、或III-V族半导体化合物如砷化镓、砷化镓铟、砷化铟、磷化铟、或锑化铟。鳍状物110可包含形成于硅上的应变Si1-xGex，或形成于松弛的硅锗上的应变硅。在一实施例中，鳍状物110包含应变的Si1-xGex，而基板102包含松弛或部分松弛的硅锗合金Si1-rGer层，且锗摩尔分率r小于x。通过选择x大于r，Si1-xGex通道的自然晶格常数大于Si1-rGer的自然晶格常数，且Si1-xGex通道处于压缩应力或应变下。在实施例中，纵向中通道内的压缩应力大于0.5％，比如大于1％。在实施例中，基板102也可包含氧化硅层(如绝缘层上硅基板)，且鳍状物110可由绝缘层上硅晶圆形成。在示例性的实施例中，鳍状物侧壁表面为(110)晶向，而鳍状物上表面为(100)晶向。鳍状物侧壁表面可为其他晶向如(551)。鳍状物110可能具有其他设置与形状，其仍属本发明实施例的范围。
鳍状物110的制作方法可采用合适的制程如光刻与蚀刻制程。光刻制程可包含形成光刻胶层于基板102上、曝光光刻胶至一图案、进行曝光后烘烤制程、与显影光刻胶以形成含光刻胶的屏蔽单元。接着采用屏蔽单元以蚀刻凹陷至基板102中，保留鳍状物110于基板102上。蚀刻制程可包含干蚀刻、湿蚀刻、反应性离子蚀刻、和/或其他合适的制程。另一方面，鳍状物110的形成方法可采用芯-间隔物的双重图案化或多重图案化制程。一般而言，双重图案化或多重图案化制程结合了光刻与自对准制程，其产生的图案间距可小于以单一直接光刻制程所产生的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光刻制程图案化牺牲层。采用自对准制程沿着图案化牺牲层的侧部形成间隔物。接着移除牺牲层，而保留间隔物或芯之后可用于图案化基板102以形成鳍状物。在一些实施例中，鳍状物可包含一或多层外延成长的半导体材料。一些其他实施例的方法也适于形成鳍状物110。
仍如图2所示，鳍状物110包含两个源极/漏极区110a与两个源极/漏极区110a之间的通道区110b。源极/漏极区110a与通道区110b沿着y方向水平地配置。在示例性的实施例中，鳍状物110在x-z平面中可具有实质上的矩型轮廓。鳍状物110沿着x方向具有宽度Wfin，且沿着z方向具有高于隔离结构112的高度Hfin。在其他实施例中，鳍状物110在x-z平面中具有锥形轮廓，且在鳍状物110的高度的一半处(Hfin/2)测量鳍状物的宽度Wfin。在实施例中，鳍状物的宽度Wfin可为10nm或更少，比如6nm或更少。在实施例中，鳍状物的高度Hfin可大于或等于30nm，比如40nm或更大，甚至是50nm。
在多种实施例中，装置100包含多个鳍状物110，而鳍状物110可包含硅鳍状物与硅锗鳍状物。硅锗鳍状物可与硅鳍状物一起形成，且硅锗鳍状物可与硅鳍状物相邻。此外，硅锗鳍状物与硅鳍状物无需具有相同的物理尺寸。硅锗鳍状物可用于p型通道晶体管，而硅鳍状物可用于n型通道晶体管。在实施例中，硅的鳍状物110形成于基板102中完全或部分松弛的硅锗层上，且硅的鳍状物可处于纵向中的拉伸应力或应变下。存在于纵向中的拉伸应力可增加硅中的电子移动率，并可改善n型信道的硅晶体管的驱动电流与速度。
隔离结构112的组成可为氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电材料、和/或其他合适的绝缘材料。隔离结构112可为浅沟槽隔离结构。在一实施例中，隔离结构112通过在基板102上进行蚀刻而形成，该蚀刻过程可作为鳍状物110的形成制程的一部分。接着可将隔离材料填入沟槽，然后进行化学机械平坦化制程。也可采用其他隔离结构如场氧化物、局部氧化硅、和/或其他合适的结构。举例来说，隔离结构112可包含多层结构，其具有一或多个热氧化物衬垫层。
在步骤14中，图1的方法10形成虚置栅极堆栈120于鳍状物110上，特别是通道区110b上(见图3)。在示例性的实施例中，虚置栅极堆栈120将在栅极后制程中被取代为最终栅极堆栈。在一些实施例中，栅极堆栈(非虚置)为栅极优先制程中的最终栅极堆栈。虚置栅极堆栈120包含虚置界面层114、虚置栅极116、与硬屏蔽层118。虚置界面层114可包含介电材料如氧化硅或氮氧化硅，且其形成方法可为化学氧化法、热氧化法、原子层沉积、化学气相沉积、和/或其他合适的方法。虚置栅极116可包含多晶硅，且其形成方法可为合适的沉积制程如低压化学气相沉积或等离子体增强化学气相沉积。硬屏蔽层118可包含一或多层的材料如氧化硅和/或氮化硅。在实施例中，虚置栅极堆栈120可包含其他合适的层状物。虚置栅极堆栈120的多种层状物的形成方法可为光刻与蚀刻制程。
仍如图3所示，在步骤16中，图1的方法10形成栅极间隔物122于虚置栅极堆栈120的侧壁上。这可由一或多道沉积与蚀刻制程来实现。在一实施例中，形成间隔物于虚置栅极堆栈120与鳍状物110的侧壁上，接着自鳍状物110的侧壁移除间隔物，只保留虚置栅极堆栈120的侧壁上的间隔物。举例来说，间隔物材料可顺应性地沉积于隔离结构112、鳍状物110、与虚置栅极堆栈120上。接着以非等向蚀刻制程蚀刻间隔物材料，以露出隔离结构112、硬屏蔽层118、与鳍状物110的上表面。如此一来，只保留间隔物材料的部分于虚置栅极堆栈120的侧壁与鳍状物110的侧壁上。虚置栅极堆栈120的侧壁上的间隔物材料的部分，称作栅极间隔物122。在实施例中，间隔物材料可包含介电材料，比如氧化硅、氮化硅、氮氧化硅、碳化硅、其他介电材料、或上述的组合。此外，栅极间隔物122可包含一或多层的上述材料。
接着实质上移除鳍状物110的侧壁上的间隔物材料的部分，并保留栅极间隔物112。在一实施例中，可由一或多道处理与蚀刻制程达到上述效果。在此实施例的第一步骤中，选择性地调整栅极间隔物122，使其蚀刻抗性不同于鳍状物110的侧壁上的间隔物材料的蚀刻抗性。举例来说，方向性的离子束存在下的方向性离子布植或等离子体处理可达上述效果，因此栅极间隔物122比鳍状物110的侧壁上的间隔物材料更能抵抗蚀刻剂。在此实施例的第二步骤中，选择性蚀刻制程可实质上保留栅极间隔物122，并实质上移除鳍状物110的侧壁上的间隔物材料。蚀刻制程露出鳍状物110的侧壁部分。在实施例中，步骤16也包含清洁制程，其清洁鳍状物110的表面(包含上表面与侧壁表面)，以准备用于后续的修整制程。上述的多种清洁与蚀刻制程可使鳍状物110稍微凹陷。
在步骤18中，图2的方法10将源极/漏极区110a中的鳍状物110的外部层124转变为不同于鳍状物的内侧部分的材料组成。在一些实施例中，步骤18包含氧化制程，其氧化源极/漏极区110a中的鳍状物110的上表面与侧壁表面。在其他实施例中，步骤18包含离子布植(如氧布植)，其将掺质布植至鳍状物110的外部表面下的薄层中。在示例性的实施例中，鳍状物110包含硅锗，而步骤18使源极/漏极区110a中的鳍状物110的外部层124转变为氧化硅锗。转变的外部层124其厚度可介于约0.5nm至约2nm之间。在一些实施例中，转变的外部层124在鳍状物110的中间高度处周围具有较大厚度，并在靠近鳍状物110的顶部与底部处具有较小厚度。在一些实施例中，可将装置100暴露至湿式氧化制程、干式氧化制程、或上述的组合，以进行氧化制程。在一实施例中，氧化制程包含氧环境(如臭氧)。在另一实施例中，以蒸气环境与氧环境的组合进行热氧化。举例来说，可在水反应气体、温度介于约400℃至约600℃之间、且压力介于约1大气压至约20大气压之间，对装置100进行热氧化。在源极/漏极区110a中，步骤18使外部层124与鳍状物110的内侧部分对选用的蚀刻剂产生不同的蚀刻选择性，使后续步骤可移除外部层124。
在步骤20中，图1的方法10自源极/漏极区110a中的鳍状物110移除外部层124(见图5)。在实施例中，步骤20可包含湿蚀刻、低密度等离子体中的反应性离子蚀刻、与反应性离子蚀刻联用的感应耦合等离子体中低温条件下的单一步骤蚀刻、感应耦合等离子体-反应性离子蚀刻型反应器中的交替复合深硅蚀刻(time-multiplexed deep siliconetching)、室温或接近室温下的高密度等离子体中的单一步骤蚀刻、或其他合适的蚀刻方法。在示例性的实施例中，选择性湿蚀刻制程可包含氢氟酸或氢氧化铵蚀刻剂。选择性蚀刻会沿着x方向减少鳍状物宽度Wfin，并沿着y方向减少鳍状物高度Hfin，以露出通道区110b中鳍状物110的部分。通道区110b中鳍状物110的露出表面，标示为表面123。步骤18与20可一起视作一个修整循环22。
步骤20后的装置100如图5、6A、与6B所示。图6A为修整的源极/漏极区110a沿着图5中剖线A-A’的剖视图。图6B是鳍状物110沿着图5中剖线B-B’的剖视图。如图6A所示，源极/漏极区110a中的鳍状物110修整为具有宽度Wfin2，其小于宽度Wfin。在上述的一些实施例中，转变的外部层124在鳍状物110的中间高度处周围的厚度，大于在鳍状物110的顶部与底部周围的厚度。在移除转变的外部层124之后，鳍状物110的侧壁向内凹，如图6A所示。为清楚说明，宽度Wfin2为鳍状物110的一半高度(Hfin2/2)的宽度。同样地，通道区110b中的鳍状物110的露出部分的表面123，可内凹至虚置栅极堆栈120下。
在实施例中，一次修整循环22之后的鳍状物宽度可缩小0.5nm至2nm，可视步骤18中鳍状物110的侧壁表面的氧化深度而定。在示例性的实施例中，鳍状物宽度的减少量(Wfin-Wfin2)为约1nm或更少。鳍状物的高度Hfin减少至高度Hfin2。在实施例中，在一次修整循环22之后的鳍状物高度减少量可介于0.5nm至2nm之间，可视步骤18中鳍状物110的上表面的氧化深度而定。在示例性的实施例中，鳍状物高度的减少量(Hfin-Hfin2)实质上等于鳍状物宽度的减少量(Wfin-Wfin2)。因此鳍状物110的上表面与侧壁表面可视作顺应性地减少。由于虚置栅极堆栈120覆盖通道区110b，因此这个制程不修整通道区110b。如图6A与6B所示的修整循环22的结果，源极/漏极区110a的宽度Wfin2小于通道区110b的宽度Wfin，且源极/漏极区110a的高度Hfin2小于通道区110b的高度Hfin。
在实施例中，所需的鳍状物宽度减少量(Wfin-Wfin2)可大于一次修整循环22所能实现的量。举例来说，鳍状物宽度的减少量的预定值可为约3nm(比如鳍状物宽度由12nm修整至9nm)，而一次修整循环22减少的鳍状物宽度为约1nm，其小于预定值。在步骤24中，图1的方法10可重复修整循环22多次，直到鳍状物宽度的减少量(Wfin-Wfin2)累积到预定值为止。在上述例子中，步骤24可重复修整循环22超过两次，使鳍状物宽度自起始的12nm缩小至9nm。若单一的修整循环已足够，则方法10可进行步骤26。此鳍状物修整制程可提供多种优势。首先，其可清洁鳍状物表面，并产生更多空间以用于后续的外延成长制程，可增进后续外延成长的源极/漏极结构质量。再者，源极/漏极区中修整的鳍状物露出通道区中鳍状物的部分，其可在外延成长的源极/漏极结构与通道区之间提供直接接触的界面。这可给掺质提供一自源极/漏极区扩散至通道区中的直接路径，以改善掺质扩散效率。其次，与自源极/漏极区完全移除鳍状物的一些其他制程所造成的应变损失相比较，保留于源极/漏极区中的鳍状物部分可在通道区中维持应变强度。
图7A、7B、7C、与7D系其他实施例中，在一或多道修整循环22之后，沿着图5中A-A’剖线的源极/漏极区110a的剖视图。在图7A至7D中，衬垫膜126覆盖鳍状物110的侧壁底部。衬垫膜126可包含氮化硅或氧化铝。在一实施例中，衬垫膜126包含n型掺质如磷。在一实施例中，衬垫膜126为n型掺杂的氧化物层，比如磷硅酸盐玻璃。在另一实施例中，衬垫膜126包含p型掺质如硼。在另一实施例中，衬垫膜126为p型掺杂的氧化物层，比如硼硅酸盐玻璃。在多种实施例中，衬垫膜126的厚度介于约1nm至约5nm之间。在一实施例中，衬垫膜126先顺应性地沉积于鳍状物110上，接着形成隔离结构112并以隔离结构112的介电层覆盖衬垫膜126，之后以凹陷制程使隔离结构112与衬垫膜126一起凹陷，以露出鳍状物110的顶部。在修整循环22之前，衬垫膜126埋置于隔离结构112中，且衬垫膜126的最顶部实质上与隔离结构112的上表面共平面。
如图7A所示的一实施例中，在修整循环22之后，实质上保留对选用蚀刻剂具有抗性的衬垫膜126，而隔离结构112则因选用的蚀刻剂而损失一些上表面。在一实施例中，隔离结构112包含半导体氧化物，且氧化的外部层124与隔离结构112之间的蚀刻选择性小于3:1。如此一来，衬垫膜126覆盖的鳍状物110的底部宽度不会减少(相较于顶部)。且隔离结构112的上表面凹陷至比衬垫膜126低一段距离ΔHliner。举例来说，距离ΔHliner介于约0.5nm至约6nm之间。
如图7B所示的一实施例中，衬垫膜126也因选用的蚀刻剂而有一些损失，但其蚀刻速率小于隔离结构112的蚀刻速率。如此一来，衬垫膜126仍比隔离结构112的上表面高一段距离ΔHliner，其介于约0.2nm至约5nm之间。源极/漏极区110a中的鳍状物110的侧壁具有倾斜表面128，其连接实质上垂直于隔离结构112的上表面的上侧侧壁与底部侧壁。
在图7C所示的一实施例中，鳍状物110具有材料组成不同的上侧部分110a-1与底部110a-2，比如上侧部分110a-1中的硅锗与底部110a-2中的硅。在修整循环22之后，衬垫膜126与隔离结构112均具有蚀刻损失，且鳍状物110的底部的一部分的侧壁中具有倾斜表面128，其露出于衬垫膜126上。衬垫膜126比隔离结构112的上表面高一段距离ΔHliner，其介于约0.2nm至约5nm之间。
在图7D所示的一实施例中，衬垫膜126的蚀刻速率大于隔离结构的蚀刻速率。凹陷的衬垫膜126产生凹处129于鳍状物110的底部与隔离结构112的上表面之间。凹处129的深度可介于约0.5nm至约2nm之间。
在步骤26中，图1的方法10进行外延成长制程以形成外延层于源极/漏极区110a中的鳍状物110上，以作为源极/漏极结构130。因此外延层也称作源极/漏极结构130。虚置栅极堆栈120与栅极间隔物122限制源极/漏极结构130至源极/漏极区。合适的外延制程包含化学气相沉积技术(如气相外延和/或超真空化学气相沉积)、分子束外延、和/或其他合适制程。外延制程可采用气态和/或液态的前驱物，其与基板102的组成产生作用。由于源极/漏极区110a中修整的鳍状物110露出通道区110b中鳍状物110的部分，源极/漏极结构130直接接触通道区110b中鳍状物110的露出部分，其提供自源极/漏极结构130至通道区130b中的直接掺质扩散路径。此外，由于修整循环22之后内凹的表面123保留附加空间(见图6B)，源极/漏极结构130也可延伸至通道区110b中。换言之，源极/漏极结构130的部分可延伸至虚置栅极堆栈120下。
在外延成长源极/漏极结构130时，可进行原位掺杂以导入掺质物种如p型掺质(比如硼或氟化硼)、n型掺质(如磷或砷)、其他合适掺质、或上述的组合。若未原位掺杂源极/漏极结构130，则可进行布植制程(如接面布植制程)以掺杂源极/漏极结构130。在示例性的实施例中，n型金属氧化物半导体装置中的源极/漏极结构130包含磷化硅，而p型金属氧化物半导体装置中的源极/漏极结构130包含硼化锗锡(锡可用于调整晶格常数)和/或硼化硅锗锡。可进行一或多道退火制程，以活化源极/漏极结构130。在实施例中，可视情况进行热处理以提高膜中的掺质活化程度。上述热处理可采用快速热退火、微秒退火或峰值退火、激光退火、或其他退火技术。
在步骤28中，图1的方法10采用栅极后制程(又称作置换栅极制程)将虚置栅极堆栈120置换为最终栅极堆栈120。然而在步骤14形成最终栅极堆栈而非虚置栅极堆栈时，则省略步骤28。在实施例中，步骤28涉及多重步骤，以下将搭配图9与10对其进行说明。
如图9所示，形成接点蚀刻停止层134以覆盖装置100。在示例性的实施例中，接点蚀刻停止层134顺应性地沉积于虚置栅极堆栈120、栅极间隔物122的侧壁、源极/漏极结构130、与隔离结构112的上表面上。接点蚀刻停止层134可包含介电材料如氮化硅、氧化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、其他介电材料、或上述的组合。接点蚀刻停止层134的形成方法可为等离子体增强化学气相沉积制程和/或其他合适的沉积或氧化制程。接着沉积层间介电层136于接点蚀刻停止层134上。层间介电层136可包含的材料为四乙氧基硅烷氧化物、未掺杂的硅酸盐玻璃、或掺杂的氧化硅如硼磷硅酸盐玻璃、掺杂氟的硅酸盐玻璃、磷硅酸盐玻璃、搀杂硼的硅酸盐玻璃、和/或其他合适的介电材料。层间介电层136的沉积方法可为等离子体增强化学气相沉积制程或其他合适的沉积技术。在一实施例中，层间介电层136的形成方法为可流动的化学气相沉积制程。可流动的化学气相沉积制程包含沉积可流动的材料(如液态化合物)于基板102上，以填入多种沟槽。接着以合适的技术如热退火或紫外线将可流动材料转变为固体材料。接着，回蚀刻或以化学机械平坦化制程平坦化层间介电层136，以露出硬屏蔽层118。
如图10所示，后续步骤以一或多道蚀刻制程移除硬屏蔽层118、虚置栅极116、与虚置界面层114，以形成凹陷于栅极间隔物122的两个侧壁之间。多种层状物的移除方法可为合适的湿蚀刻、干(等离子体)蚀刻、和/或其他制程。接着可沉积一或多个材料层于凹陷中，以形成最终栅极堆栈120a。
在一实施例中，最终栅极堆栈120a可包含高介电常数的介电层114a与其上的导电层116a。最终栅极堆栈120a也可包含界面层(未图示)如氧化硅，其夹设于高介电常数的介电层114a与通道区110b之间。界面层的形成方法可采用化学氧化法、热氧化法、原子层沉积、化学气相沉积、和/或其他合适方法。
高介电常数的介电层114a可包含一或多种高介电常数的介电材料(或高介电常数的介电材料的一或多层)，比如氧化铪硅、氧化铪、氧化铝、氧化锆、氧化镧、氧化钛、氧化钇、钛酸锶、或上述的组合。高介电常数的介电层114a的沉积方法可采用化学气相沉积、原子层沉积、和/或其他合适方法。
导电层116a可包含一或多个金属层，比如功函数金属层、导电阻障层、与金属充填层。功函数金属层可为p型或n型的功函数层，可视晶体管的形态(p型或n型)而定。p型功含数层包含的金属可为但不限于氮化钽、氮化钽、钌、钼、钨、铂、或上述的组合。n型功函数层包含的金属可为但不限于钛、铝、碳化钽、碳氮化钽、氮化钽硅、氮化钛硅、或上述的组合。金属充填层可包含铝、钨、钴、和/或其他合适的材料。导电层116a的沉积方法可采用化学气相沉积、物理气相沉积、电镀、和/或其他合适的制程。
在步骤30中，图1的方法10进行其他步骤以完成制作装置100。举例来说，步骤30可形成电性连接至最终栅极堆栈120a的栅极接点，也可形成连接多栅极场效晶体管至装置100的其他部分的金属内联机，以形成完整的集成电路。
本发明的一或多个实施例提供许多优点给半导体装置与其形成方法，但不局限于此。举例来说，源极/漏极区中修整的鳍状部分可让源极/漏极结构直接接触通道区，以有效改善掺质扩散。修整循环也可清洁源极/漏极区中鳍状物的外部表面，可增加源极/漏极结构的外延成长质量。保留于源极/漏极区中的鳍状部分也有助于在通道区中保留应变强度。此外，本发明实施例的方法明显可整合至现有的半导体制程中。
本发明一示例性的实施例是有关方法。方法包括提供结构，其具有基板与自基板延伸的鳍状物，其中鳍状物包括第一半导体材料并具有用于晶体管的源极区、通道区、与漏极区；形成栅极堆栈于通道区上；对源极区与漏极区中的鳍状物进行表面处理，使源极区与漏极区中的鳍状物的外侧部分转变成不同于第一半导体材料的材料；蚀刻源极区与漏极区中的鳍状物其转变的外侧部分，以减少源极区与漏极区中的鳍状物宽度；以及沉积外延层于源极区与漏极区中的鳍状物上。在一实施例中，表面处理包括氧化制程。在一实施例中，氧化制程为湿式氧化制程。在一实施例中，蚀刻鳍状物其转变的外侧部分也减少源极区与漏极区中的鳍状物高度。在一实施例中，蚀刻鳍状物其转变的外侧部分的步骤，也露出通道区中的鳍状物的一部分，且外延层直接接触通道区中鳍状物的露出部分。在一实施例中，结构也包括隔离层覆盖基板，且蚀刻鳍状物其转变的外侧部分的步骤也使隔离层的上表面凹陷。在一实施例中，衬垫膜覆盖鳍状物的底部，且在蚀刻鳍状物其转变的外侧部分之后，衬垫膜的最顶部高于凹陷后的隔离层上表面。在一实施例中，第一半导体材料为硅锗。在一实施例中，方法还包括重复表面处理与蚀刻鳍状物其转变的外侧部分的步骤，直到源极区与漏极区中的鳍状物宽度减少预定值。在一实施例中，在进行表面处理之前，先形成间隔物于栅极堆栈与源极区与漏极区中的鳍状物上；以及选择性蚀刻源极区与漏极区中的鳍状物上的间隔物。
本发明另一实施例是有关形成场效晶体管的方法。方法包括提供半导体基板与自半导体基板延伸并穿过覆盖半导体基板的隔离结构的鳍状物，鳍状物包括第一半导体材料并具有用于场效晶体管的源极区、通道区、与漏极区；形成栅极堆栈于通道区上；对源极区与漏极区中的鳍状物的上表面与侧壁表面进行氧化制程；在源极区与漏极区中的鳍状物其氧化的上表面与侧壁表面上进行蚀刻制程；重复进行氧化制程与蚀刻制程，直到源极区与漏极区中的鳍状物宽度减少预定值；以及外延成长材料层以覆盖源极区与漏极区中的鳍状物。在一实施例中，蚀刻制程包括湿蚀刻。在一实施例中，蚀刻制程也移除隔离结构的顶部。在一实施例中，衬垫膜覆盖鳍状物的底部，且在源极区与漏极区中的鳍状物宽度减少预定值后，衬垫膜的一部分高于隔离结构。在一实施例中，隔离结构为浅沟槽隔离结构。在一实施例中，材料层的部分延伸至栅极堆栈下。
本发明的另一实施例有关半导体装置。半导体装置包括基板；介电层，覆盖基板；鳍状物，自基板延伸穿过介电隔离层，且鳍状物包括第一半导体材料并具有源极/漏极区与通道区，源极/漏极区具有上表面与两个侧壁表面，且源极/漏极区的宽度小于通道区的宽度；外延层，覆盖源极/漏极区；以及介电衬垫层，围绕鳍状物的底部，其中介电衬垫层的下侧部分低于介电隔离层的上表面，而介电衬垫层的上侧部分高于介电隔离层的上表面。在一实施例中，源极/漏极区的高度小于通道区高度。在一实施例中，外延层的一部分延伸至通道区中。在一实施例中，第一半导体材料包括硅锗。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明实施例作基础，设计并变化其他制程与结构以完成上述实施例的相同目的和/或相同优点。本技术领域中技术人员也应理解，这些等效置换并未脱离本发明构思与范围，并可在未脱离本发明之构思与范围的前提下进行改变、替换、或变动。

Claims (1)

1.一种形成场效晶体管的方法，包括：
提供一结构，其具有一基板与自该基板延伸的一鳍状物，该鳍状物包括一第一半导体材料并具有用于一晶体管的一源极区、一通道区、与一漏极区；
形成一栅极堆栈于该通道区上；
对该源极区与该漏极区中的该鳍状物进行一表面处理，使该源极区与该漏极区中的该鳍状物的外侧部分转变成不同于该第一半导体材料的材料；
蚀刻该源极区与该漏极区中的该鳍状物的被转变的外侧部分，以减少该源极区与该漏极区中的该鳍状物的宽度；以及
沉积一外延层于该源极区与该漏极区中的该鳍状物上。
CN201811248710.0A 2017-11-30 2018-10-25 形成场效晶体管的方法 Pending CN109860053A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762593001P 2017-11-30 2017-11-30
US62/593,001 2017-11-30
US15/964,398 2018-04-27
US15/964,398 US10446669B2 (en) 2017-11-30 2018-04-27 Source and drain surface treatment for multi-gate field effect transistors

Publications (1)

Publication Number Publication Date
CN109860053A true CN109860053A (zh) 2019-06-07

Family

ID=66633464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811248710.0A Pending CN109860053A (zh) 2017-11-30 2018-10-25 形成场效晶体管的方法

Country Status (3)

Country Link
US (2) US10446669B2 (zh)
CN (1) CN109860053A (zh)
TW (1) TW201931474A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297448B2 (en) * 2015-11-30 2019-05-21 International Business Machines Corporation SiGe fins formed on a substrate
US10446669B2 (en) 2017-11-30 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain surface treatment for multi-gate field effect transistors
US11271111B2 (en) * 2018-07-26 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain structure with barrier in FinFET device and method for forming the same
US11276832B2 (en) 2018-11-28 2022-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with diffusion break and method
US11158726B2 (en) 2019-07-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling fin-thinning through feedback
US12136651B2 (en) * 2020-02-19 2024-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon-germanium Fins and methods of processing the same in field-effect transistors
US11569353B2 (en) 2021-02-02 2023-01-31 Micron Technology, Inc. Apparatuses including passing word lines comprising a band offset material, and related methods and systems

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829401B2 (en) * 2008-05-15 2010-11-09 Advanced Micro Devices, Inc. MOSFET with asymmetrical extension implant
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8395195B2 (en) * 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8673692B2 (en) * 2012-01-19 2014-03-18 Globalfoundries Singapore Pte Ltd. Charging controlled RRAM device, and methods of making same
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8729634B2 (en) * 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8865549B2 (en) * 2012-12-07 2014-10-21 Texas Instruments Incorporated Recessed channel insulated-gate field effect transistor with self-aligned gate and increased channel length
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) * 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9224736B1 (en) * 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
US9406749B2 (en) * 2014-10-02 2016-08-02 Taiwan Semiconductor Manufacturing Company Limited Method of manufacturing a horizontal gate-all-around transistor having a fin
KR102392695B1 (ko) * 2015-05-26 2022-05-02 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9666581B2 (en) * 2015-08-21 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure and method of fabrication thereof
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9837405B1 (en) * 2016-08-02 2017-12-05 International Business Machines Corporation Fabrication of a vertical fin field effect transistor having a consistent channel width
KR102712049B1 (ko) * 2017-01-05 2024-10-02 삼성전자주식회사 반도체 소자
US10068804B2 (en) * 2017-02-02 2018-09-04 Globalfoundries Inc. Methods, apparatus and system for providing adjustable fin height for a FinFET device
CN108962986B (zh) * 2017-05-18 2021-07-06 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10446669B2 (en) 2017-11-30 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain surface treatment for multi-gate field effect transistors

Also Published As

Publication number Publication date
US20190165139A1 (en) 2019-05-30
US10868149B2 (en) 2020-12-15
US20200044062A1 (en) 2020-02-06
TW201931474A (zh) 2019-08-01
US10446669B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
CN109860053A (zh) 形成场效晶体管的方法
KR101888274B1 (ko) 실리콘 및 실리콘 게르마늄 나노와이어 형성
CN106057672B (zh) 半导体器件及其制造方法
KR101208781B1 (ko) 벌크 기판 상에 제조되는 분리된 트라이-게이트 트랜지스터
CN105470135B (zh) 半导体器件制造方法
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
US20090057846A1 (en) Method to fabricate adjacent silicon fins of differing heights
TW201729280A (zh) 半導體裝置結構
CN109860050A (zh) 半导体制作方法
CN107104147A (zh) 用于半导体器件的结构和方法
CN105470133B (zh) 半导体器件制造方法
CN110034015A (zh) 一种纳米线围栅器件的形成方法
US20130316514A1 (en) Method of fabricating a gate
CN110098122A (zh) 半导体装置的形成方法
CN104167393A (zh) 半导体器件制造方法
CN103811543A (zh) 半导体器件及其制造方法
CN104779284B (zh) 一种FinFET器件及其制造方法
CN104167357B (zh) 半导体器件及其制造方法
US7659581B2 (en) Transistor with dielectric stressor element fully underlying the active semiconductor region
CN104064469A (zh) 半导体器件制造方法
CN104103506B (zh) 半导体器件制造方法
CN104795330B (zh) 半导体器件及其制造方法
CN104347413B (zh) 一种制作FinFET半导体器件的方法
CN105633158B (zh) 半导体器件制造方法
CN104795329B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190607