CN109756227B - 一种基于测试信号的tiadc时间误差的半盲校正方法 - Google Patents
一种基于测试信号的tiadc时间误差的半盲校正方法 Download PDFInfo
- Publication number
- CN109756227B CN109756227B CN201910026613.5A CN201910026613A CN109756227B CN 109756227 B CN109756227 B CN 109756227B CN 201910026613 A CN201910026613 A CN 201910026613A CN 109756227 B CN109756227 B CN 109756227B
- Authority
- CN
- China
- Prior art keywords
- sampling
- tiadc
- error
- test signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种基于测试信号的TIADC时间误差的半盲校正方法,该方法引入一个频率为二分之一的TIADC系统采样频率的正弦测试信号,将该测试信号和输入信号叠加在一起被两通道的TIADC系统采样,通过低通滤波器得到混叠在0频点处的测试信号和通道之间相对采样时刻的失配误差,计算出误差估计所需要的系数,然后将测试信号从TIADC的采样输出结果中去除掉,最后通过误差补偿结构得到采样时刻失配误差实时校正后的输出。本方法采用了两个低通滤波器对测试信号进行预处理,避免了对TIADC的校正后输出再进行滤波处理的要求,降低了校正系统的复杂度、硬件实现的难度。
Description
技术领域
本发明涉及一种基于测试信号和数字微分器的TIADC(Time-InterleavedAnalog-to-digital Converter,时间交替模拟数字转换器)的采样时刻误差失配误差的半盲校正方法,是属于高速、高精度模拟数字转换器的技术领域。
背景技术
随着人工智能和5G通信技术的推进,对高速、高精度的ADC提出了更高的要求。但是,由于现有CMOS制造工艺存在的限制,单片ADC的速度和精度之间存在相互的制约关系,想要从现有的制造工艺水平来实现高速、高精度的单片ADC是很难实现的。因此通过时间交替型ADC(Time-Interleaved ADC,TIADC)并行采集技术是国内外提高采样率的主要途径。对于理想情况来说,在保证高精度的前提下TIADC系统的采样率确实得到成倍的提高。但是,由于制造工艺的非理想性,TIADC中的通道间会存在失配误差,如偏置失配误差、增益失配误差以及采样时刻失配误差等,这些失配误差将会严重降低TIADC的总体性能。其中,增益误差和偏置误差相对容易校正,采样时刻失配误差是TIADC校正系统中的重点和难点。
采用M个相对低速、高精度的单片ADC并行交替采样组成的TIADC系统,单片ADC的采样率为fs/M,TIADC总的采样率将提升M倍,即fs=1/T。随着并行交替的单片ADC通道数增多,尽管TIADC系统整体的采样率增加M倍,但是随之而来的是系统级建模复杂度的提高、硬件实现难度的增大、功耗和面积的成倍上升。
发明内容
本发明的目的是在保证TIADC系统性能的前提下,降低校正系统结构的复杂度、降低硬件实现的难度。本发明通过引入一个频率为二分之一的TIADC系统总的采样频率的正弦测试信号,提出了一种两通道的TIADC的采样时刻失配误差的半盲校正方法,采用了对测试信号进行预处理的方法,避免了对TIADC的校正后输出再进行滤波处理的要求,采用了工作频率为二分之一的TIADC的总的采样频率的低通滤波器从而降低了校正系统的复杂度、硬件的实现难度。
本发明是采用以下技术方案实现的:
一种基于正弦测试信号的TIADC的采样时刻误差失配误差的半盲校正方法,其思想是将频率为二分之一的正弦测试信号和输入信号叠加在一起被两通道的TIADC系统采样,通过预处理结构从TIADC系统采样输出中减去对测试信号的采样输出,即得到只含有采样时刻失配误差的采样输出,同时对每一个子ADC的采样输出值进行低通滤波处理,用来得到误差估计所需要的两通道之间时间失配误差,然后估计误差并通过数字微分器补偿方法对该误差进行校正。具体实施步骤如下:
步骤一,采样时刻失配误差的估计:
对于输入信号x(t)频率带宽限制在[επ,(1-ε)π],0<ε<1,正弦测试信号xt(t)频率为TIADC的总的采样频率的二分之一,频谱在频率π处。将两者叠加起来被两通道TIADC系统按照周期Ts进行交替采样,在多路选择器MUX之前得到两个子ADC的采样输出值y0[n]和y1[n],多路选择器MUX之后得到TIADC系统的采样输出信号y[n]+xt[n],其中y0[n]是第一通道的子ADC-0对输入信号和正弦测试信号的叠加x(t)+xt(t)的采样输出,y1[n]是第二通道的子ADC-1对输入信号和正弦测试信号的叠加x(t)+xt(t)的采样输出,y[n]是含有时间误差的输入信号x(t)的采样输出,xt[n]是正弦测试信号xt(t)的采样输出。根据奈奎斯特定理,如果输入信号x(t)的频率超过了子ADC的采样频率fs/2的二分之一,则会出现频率混叠。输入信号x(t)的混叠仍然在带宽[επ,(1-ε)π]内,而测试信号xt(t)的混叠会折返到0频率点处。理想情况下,ADC-0及ADC-1对正弦测试信号是在0点处采样,采样输出值应该为0,当存在采样时刻误差时,ADC-0及ADC-1对测试信号的采样将不会在0点,输出采样值将不会为0。将两通道的子ADC-0和ADC-1的采样输出值y0[n]和y1[n]通过两个低通滤波器ALP0和ALP1,其输出值分别是yL0[n]=r0πA和yL1[n]=-r1πA。分别提取到含有时间误差r0、r1的测试信号的采样输出值和其中A是测试信号的幅度,然后可以得到子ADC-0和ADC-1的相对时间误差的差值即得到对含有采样时刻失配误差的输入信号的误差估计所需要的系数。
首先将两个子ADC-0和ADC-1的采样输出值y0[n]和y1[n]分别送到两个低通滤波器ALP0和ALP1进行滤波处理,得到混频在0频点处的含有时间误差的测试信号的采样值yL0[n]和yL1[n]。然后把该采样值yL0[n]和yL1[n]送到加法器得到ADC-0和ADC-1之间相对时间误差的差值,最后将相对时间误差值和系数1/2πA送到乘法器,得到估计采样时刻失配误差所需要的系数(r0-r1)/2。
步骤二,采样时刻失配误差的补偿:
将ADC-0和ADC-1的采样输出y0[n]和y1[n]通过低通滤波器,得到分别的采样输出值yL0[n]和yL1[n],对yL1[n]两倍频的升采样并延时一拍,同时对yL0[n]两倍频的升采样,将两者中得到的结果送到加法器求和,即得到只对测试信号的采样输出值xt[n]。
将TIADC系统总的输出y[n]+xt[n]和测试信号的采样输出值xt[n]送到减法器中求差,得到只含有采样时刻失配误差的输入信号的x(t)的采样输出值y[n],可以将去掉正弦测试信号xt(t)的TIADC的输出看成是输入信号和系统误差信号两部分组成的。补偿的具体实施方法是将只含有采样时刻失配误差的采样值y[n]送到频率响应为jω的数字微分器,即得到微分之后的结果y[n]*hd[n],然后对其结果用(-1)n进行调制,将得到的结果(-1)n(y[n]*hd[n])和经过误差估计结构得到的参数(r0-r1)/2两倍频升采样的值送到乘法器中,估计得到由采样时刻失配误差引入的误差的采样值最后期望的校正后的输出可以通过含有采样时刻失配误差的TIADC系统的非理想的采样值y[n]延迟Dd(Dd为微分器的延迟)减去的误差
以上实施的时间误差的估计和补偿的方法是由采样时刻失配引入的误差表达式:其中y[n]是含有采样时刻失配误差的TIADC系统的非理想的采样值,hd[n]是Hd(ejω)的单位冲击响应,数字微分器的频率响应,其值是hd[n]=jω,*表示卷积,参数r0和r1是子ADC0和ADC1的相对采样时刻误差,其差值(r0-r1)/2是在时间误差估计结构中求得的。
有益效果
本方法采用了两个低通滤波器对测试信号进行预处理,避免了对TIADC的校正后输出再进行滤波处理的要求,降低了校正系统的复杂度、硬件实现的难度。通过MATLAB系统级频谱仿真可知,由于采样时刻失配误差造成的杂散的幅度值经过校正杂散已经明显减小。
附图说明
图1为含有采样时刻失配误差的两通道的TIADC结构图;
图2为基于测试信号的两通道的TIADC的采样时刻失配误差的半盲校正方法的整体校正结构;
图3为两通道TIADC的采样时刻失配误差的补偿具体实施结构图;
图4为对测试信号的预处理具体实施结构图;
图5为两通道TIADC的采样时刻失配误差的估计具体实施结构图;
图6为TIADC系统的校正前的输出信号频谱;
图7为TIADC经过预处理模块后的校正前的输出信号频谱;
图8为TIADC系统的校正后的输出信号频谱;
图9为所要估计的系数的收敛结果。
具体实施方式
下面将结合附图详细说明本发明的具体实施方式。
图1为含有采样时刻失配误差的两通道的TIADC结构图。
TIADC系统的采样时间间隔Ts=1/fs,采样频率为fs,单个子ADC的采样时间间隔T=2Ts,参数r0和r1分别为ADC-0和ADC-1的相对时间误差,在理想情况下r0=r1=0,然而实际情况下r0≠r1≠0。模拟输入信号为x(t),经过两通道的TIADC并行交替采样,得到子ADC-0和ADC-1的数字采样值分别为y0[n]和y1[n],通过多路选择器MUX之后得到整个TIADC交替采样的输出y[n],其中y[n]为含有时间误差的输入信号的采样值。
图2为基于测试信号的两通道的TIADC的采样时刻失配误差的半盲校正方法的整体校正结构。
本发明中所述的是基于测试信号的两通道的TIADC的采样时刻失配误差的校正方法,为了更好的表述本发明方法,将分成TIADC采样系统、时间误差估计结构、预处理结构和时间误差补偿结构四部分完成具体实施。为了实验的方便,在本发明方法的具体实施中,TIADC采样系统是由相对采样时刻误差分别为0.02和-0.01的子ADC-0和ADC-1并行交替组成,其中子ADC的采样频率为500MHZ,采样精度为12比特,TIADC系统的采样频率为1GHZ。
输入信号x(t)为5个多频点的正弦信号,其输入频点分别是35.12MHZ、140.12MHZ、240.12MHZ、340.12MHZ、460.12MHZ,输入信号的频率带宽达到0.85π,正弦测试信号xt(t)频率为500MHZ,频谱在频率π处。将两者叠加起来被两通道TIADC系统按照周期Ts进行交替采样,在多路选择器MUX之前得到两个子ADC的采样输出值y0[n]和y1[n],多路选择器MUX之后得到TIADC系统的采样输出信号y[n]+xt[n],其中y0[n]是第一通道的子ADC-0对输入信号和正弦测试信号的叠加x(t)+xt(t)的采样输出,y1[n]是第二通道的子ADC-1对输入信号和正弦测试信号的叠加x(t)+xt(t)的采样输出,y[n]是含有时间误差的输入信号x(t)的采样输出,xt[n]是正弦测试信号xt(t)的采样输出。
图3为两通道TIADC的采样时刻失配误差的补偿具体实施结构图。
首先将两个子ADC-0和ADC-1的采样输出值y0[n]和y1[n]分别送到两个50阶低通滤波器(截止频率为35MHZ)ALP0和ALP1进行滤波处理,得到混频在0频点处的含有时间误差的测试信号的采样值yL0[n]和yL1[n]。然后把该采样值yL0[n]和yL1[n]送到加法器得到ADC-0和ADC-1之间相对时间误差的差值yL0[n]+yL1[n]=(r0-r1)πA,最后将该相对时间误差值和系数1/2πA送到乘法器,得到估计采样时刻失配误差所需要的系数(r0-r1)/2。
图4为对测试信号的预处理具体实施结构图。
将ADC-0和ADC-1对测试信号的采样输出值yL0[n]和yL1[n]进行二倍的升采样,并对升采样的ADC-1对测试信号的采样输出值yL1[n]进行一个单位的延迟。将升采样的ADC-0对测试信号的采样输出值yL0[n]和经过一个单位的延迟后的升采样的ADC-1对测试信号的采样输出值相加,可以得到两通道的TIADC对测试信号的采样输出值xt[n]。得到的xt[n]可以从校正前的TIADC的采样输出y[n]+xt[n]减去,因此引入的测试信号可以在校正前从TIADC的采样输出去除掉,最终的校正输出中不会包含测试信号。
图5为两通道TIADC的采样时刻失配误差的估计具体实施结构图。
将TIADC系统总的输出y[n]+xt[n]和测试信号的采样输出值xt[n]送到减法器中求差,得到只含有采样时刻失配误差的输入信号的x(t)的采样输出值y[n],可以将去掉正弦测试信号xt(t)的TIADC的输出看成是输入信号和系统误差信号两部分组成的。补偿的具体实施方法是将只含有采样时刻失配误差的采样值y[n]送到60阶的数字微分器,得到微分之后的结果y[n]*hd[n],对其结果用(-1)n进行调制,然后将得到的结果(-1)n(y[n]*hd[n])和经过误差估计结构得到的参数(r0-r1)/2两倍频升采样的值送到乘法器中,估计得到由采样时刻失配误差引入的误差的采样值最后,期望的校正后的输出可以通过含有采样时刻失配误差的TIADC系统的非理想的采样值y[n]延迟Dd(Dd为微分器的延迟)后,减去误差得到。
以上实施的时间误差的估计和补偿的方法是由采样时刻失配引入的误差表达式:其中y[n]是含有采样时刻失配误差的TIADC系统的非理想的采样值,hd[n]是Hd(ejω)的单位冲击响应,数字微分器的频率响应,其值是hd[n]=jω,*表示卷积,参数r0和r1是子ADC0和ADC1的相对采样时刻误差,其差值(r0-r1)/2是在时间误差估计结构中求得的。
图6、图8为TIADC系统的校正前后的输出信号频谱。使用的采样点的数量为216个,校正前的TIADC的输出频谱中包含有输入信号和测试信号,以及由各自产生的杂散。校正前的TIADC的输出频谱显示,由于采样时刻失配误差造成的杂散的幅度值分别为[-27.26dB,-29.88dB,-32.91dB,-37.59dB,-49.53dB],其SFDR为27.26dB。校正后的TIADC的频谱分析结果显示,杂散已经被明显的减小,其SFDR为85.44dB。
图7为TIADC经过预处理模块后的校正前的输出信号频谱。使用的采样点的数量为216个,经过预处理模块处理后,校正前的TIADC的输出频谱中的测试信号以及其杂散已经被有效的减小。因此所引入的测试信号以及其杂散不会对补偿产生额外的影响。
图9为所要估计的系数的收敛结果。根据ADC-0和ADC-1的相对采样时刻误差,给定的系数(r0-r1)/2的值应该为(0.02-(-0.01))/2=0.015,和估计出的系数和给定的系数是一致的,而且估计的时间十分短,由于使用的低通滤波器ALP0和ALP1为50阶,且其工作频率为子ADC的采样频率,即二分之一的TIADC的总的采样频率,因此系数在100个采样点之后就可以估计出来。估计出的系数被同时送入到补偿模块中进行补偿从而完成对输入信号的校正。由图可看出,通过本发明估计的系数(r0-r1)/2是准确的,并且估计时间十分短。
Claims (1)
1.一种基于测试信号的TIADC时间误差的半盲校正方法,将正弦测试信号和输入信号叠加在一起被两通道的TIADC系统按照周期T交替采样,其中,正弦测试信号的频率是TIADC采样频率的二分之一,通过预处理结构从TIADC系统采样输出中减去对测试信号的采样输出,即得到只含有采样时刻失配误差的采样输出,同时对每一个子ADC的采样输出值进行低通滤波处理,用来得到误差估计所需要的两通道之间时间失配误差,然后估计误差并通过数字微分器补偿方法对该误差进行校正,具体实施步骤如下:
步骤一,采样时刻失配误差的估计:
向两通道TIADC系统输入信号,该信号是由正弦测试信号和输入信号叠加在一起形成,其中,正弦测试信号的频率是TIADC采样频率的二分之一,频谱在频率π处,输入信号x(t)频率带宽限制在[επ,(1-ε)π],0<ε<1,两通道TIADC系统按照周期Ts进行交替采样;y0[n]是第一通道ADC-0采样输出,y1[n]是第二通道ADC-1的采样输出;
将两通道的采样输出值y0[n]和y1[n]分别送到低通滤波器ALP0和ALP1进行滤波处理,得到混频在0频点处的含有时间误差的测试信号的采样值yL0[n]和yL1[n];然后把该采样值yL0[n]和yL1[n]送到加法器得到两通道之间相对时间误差的差值,最后将相对时间误差值和系数1/2πA送到乘法器,得到估计采样时刻失配误差所需要的系数(r0-r1)/2,其中A是测试信号的幅值;
步骤二,采样时刻失配误差的补偿:
对经过低通滤波后的采样输出值yL1[n]两倍频的升采样并延时一拍,同时对yL0[n]两倍频的升采样,然后将得到的结果送到加法器求和,即得到测试信号的采样输出值xt[n],
两通道ADC的采样输出值y0[n]和y1[n]经过多路选择器MUX之后得到TIADC系统的采样输出信号y[n]+xt[n],
将上述采样输出值xt[n]和上述经MUX之后得到TIADC系统的采样输出信号y[n]+xt[n]送到减法器中求差,得到只含有采样时刻失配误差的输入信号的x(t)的采样输出值y[n],
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910026613.5A CN109756227B (zh) | 2019-01-11 | 2019-01-11 | 一种基于测试信号的tiadc时间误差的半盲校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910026613.5A CN109756227B (zh) | 2019-01-11 | 2019-01-11 | 一种基于测试信号的tiadc时间误差的半盲校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109756227A CN109756227A (zh) | 2019-05-14 |
CN109756227B true CN109756227B (zh) | 2022-12-16 |
Family
ID=66405510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910026613.5A Active CN109756227B (zh) | 2019-01-11 | 2019-01-11 | 一种基于测试信号的tiadc时间误差的半盲校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109756227B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111277267A (zh) * | 2020-03-05 | 2020-06-12 | 中国人民解放军国防科技大学 | 双通道tiadc的时延失配补偿方法、装置及电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103067006A (zh) * | 2012-11-22 | 2013-04-24 | 北京工业大学 | 一种针对时间交替模数转换系统时间误差的实时校正方法 |
EP2773045A1 (en) * | 2013-03-02 | 2014-09-03 | Airbus Defence and Space GmbH | Process for mismatch correction of the output signal of a time-interleaved analog to digital converter |
CN108923784A (zh) * | 2018-06-12 | 2018-11-30 | 电子科技大学 | 一种tiadc采集系统的幅频响应误差估计及校正方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120075129A1 (en) * | 2010-08-27 | 2012-03-29 | Intersil America, Inc. | Calibration of impairments in a multichannel time-interleaved adc |
-
2019
- 2019-01-11 CN CN201910026613.5A patent/CN109756227B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103067006A (zh) * | 2012-11-22 | 2013-04-24 | 北京工业大学 | 一种针对时间交替模数转换系统时间误差的实时校正方法 |
EP2773045A1 (en) * | 2013-03-02 | 2014-09-03 | Airbus Defence and Space GmbH | Process for mismatch correction of the output signal of a time-interleaved analog to digital converter |
CN108923784A (zh) * | 2018-06-12 | 2018-11-30 | 电子科技大学 | 一种tiadc采集系统的幅频响应误差估计及校正方法 |
Non-Patent Citations (2)
Title |
---|
Adaptive Blind Correction of TIADC Mismatch Based on Cyclic Autocorrelation;Maowei Yin等;《2018 IEEE 3rd International Conference on Image, Vision and Computing》;20181018;全文 * |
TIADC系统误差自适应估计及补偿方法;白旭;《电子测量与仪器学报》;20171231;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109756227A (zh) | 2019-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108471313B (zh) | 一种基于数模混合信号的tiadc系统校准方法 | |
US8269657B2 (en) | Background calibration of offsets in interleaved analog to digital converters | |
CN110492885A (zh) | 一种无源噪声整形逐次逼近sar模数转换器 | |
CN104393872A (zh) | 一种多通道并行adc系统的采样时间误差校正方法 | |
CN108599765A (zh) | 基于深度学习的模数转换器的噪声抑制失真校正的装置和方法 | |
CN104467842A (zh) | 一种带参考通道的tiadc的数字后台实时补偿方法 | |
EP3742615A1 (en) | Vco-based continuous-time pipelined adc | |
CN109756227B (zh) | 一种基于测试信号的tiadc时间误差的半盲校正方法 | |
CN111064469A (zh) | 一种基于相邻通道自相关函数的tiadc采样时间失配误差的校正方法 | |
CN108494403B (zh) | 一种双通道tiadc采样保持电路失配自适应校准方法 | |
Li et al. | A background correlation-based timing skew estimation method for time-interleaved ADCs | |
CN109639278A (zh) | 多通道时间交错adc的时序补偿方法及装置 | |
CN113063978B (zh) | 一种数字示波器及采样时刻失配的校正方法 | |
CN113114243B (zh) | 一种tiadc系统失配误差校正方法及系统 | |
US7557742B2 (en) | Pipelined/cyclic architectures for analog-digital signal conversion | |
US9077374B2 (en) | Resolution-boosted sigma delta analog-to-digital converter | |
Iroaga et al. | A background correction technique for timing errors in time-interleaved analog-to-digital converters | |
CN106375252B (zh) | 一种iq与tiadc频率联合失真的修正方法及系统 | |
CN115459770B (zh) | 一种多通道时间交织adc采样时间失配的校正方法 | |
CN108366037B (zh) | 基于iq通信收发系统的多通道tiadc失真校正方法 | |
CN1910821A (zh) | 产生代表具有时间交叉的模数转换系统中匹配误差的数字信号的方法及使用该方法具有时间交叉的模数转换器 | |
Abbaszadeh et al. | An efficient postprocessor architecture for channel mismatch correction of time interleaved ADCs | |
Divi et al. | Scalable blind calibration of timing skew in high-resolution time-interleaved ADCs | |
CN113346902A (zh) | 基于tiadc复合输出的全数字校准结构及其校准方法 | |
CN110401445B (zh) | 一种低硬件开销的tiadc系统采样时刻失配数字后台校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |