CN109754766A - 电子表、显示控制方法以及记录介质 - Google Patents

电子表、显示控制方法以及记录介质 Download PDF

Info

Publication number
CN109754766A
CN109754766A CN201811318483.4A CN201811318483A CN109754766A CN 109754766 A CN109754766 A CN 109754766A CN 201811318483 A CN201811318483 A CN 201811318483A CN 109754766 A CN109754766 A CN 109754766A
Authority
CN
China
Prior art keywords
timing
liquid crystal
crystal display
clock
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811318483.4A
Other languages
English (en)
Other versions
CN109754766B (zh
Inventor
广川润一
大村龙义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN109754766A publication Critical patent/CN109754766A/zh
Application granted granted Critical
Publication of CN109754766B publication Critical patent/CN109754766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G7/00—Synchronisation
    • G04G7/02—Synchronisation by radio
    • G04G7/026—Synchronisation by radio the time-piece preparing itself on set times on the reception of the synchronising signal
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G9/00—Visual time or date indication means
    • G04G9/0005—Transmission of control signals
    • G04G9/0011—Transmission of control signals using coded signals
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G9/00—Visual time or date indication means
    • G04G9/0023—Visual time or date indication means by light valves in general
    • G04G9/0029—Details
    • G04G9/0047—Details electrical, e.g. selection or application of the operating voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electric Clocks (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种电子表、显示控制方法以及记录介质。电子表的CPU在计时部的计时定时发生了变化时，在变化后的计时定时输出向显示模块的CPU请求再次同步的同步请求信号。显示模块的CPU每当计时器电路对时钟生成电路基于计时定时而生成的时钟进行预定数量的计数，便指示上述液晶驱动电路将施加于液晶面板的交流电压的极性反转并输出。另外，显示模块的CPU若从CPU接收同步请求信号，则将计时器电路设定成以重新开始时钟的计数。

Description

电子表、显示控制方法以及记录介质
技术领域
本发明涉及电子表、显示控制方法以及记录介质。
背景技术
以往，存在如下的技术：在具备配置有用于显示图像的多个像素的液晶面板的液晶显示装置中，使各像素具备的存储元件存储图像数据，由此降低图像的改写频度，实现液晶面板的低功耗化(例如，日本专利文献特开2003－177717号公报)。
在上述专利文献所公开的液晶显示装置中，若通过直流电压驱动液晶面板，则寿命缩短，因此通常一边以预定的周期使极性反转，一边通过交流电压进行驱动。但是，在将图像数据向像素输出的定时与使交流电压的极性反转的定时重叠了的情况下，有可能像素数据不被正常地记录于像素内的存储元件，而有损于液晶面板的可靠性。
发明内容
本申请公开有电子表、显示控制方法以及记录介质。
优选的实施方式的电子表具备：
计时部，其对时刻进行计时；
第1CPU，其对上述计时部进行控制；
液晶驱动电路，其对液晶面板进行驱动；
第2CPU，其对上述液晶驱动电路进行控制；
时钟生成电路，其基于上述计时部的计时定时，输出预定频率的时钟；和
计时器电路，其对从上述时钟生成电路输出的上述时钟进行与上述预定频率对应的预定数量的计数，
在上述计时部的计时定时发生了变化时，上述第1CPU在变化后的计时定时向上述第2CPU输出请求再次同步的同步请求信号，
每当上述计时器电路对上述时钟进行上述预定数量的计数，上述第2CPU便指示上述液晶驱动电路将施加于上述液晶面板的交流电压的极性反转并输出，
若从上述第1CPU接收上述同步请求信号，上述第2CPU则将上述计时器电路设定成重新开始上述时钟的计数。
附图说明
图1是表示实施方式的电子表的结构例的图。
图2是表示实施方式的显示模块的结构例的图。
图3是表示实施方式的液晶驱动电路和液晶面板的结构的电路图的一个例子。
图4是表示正常动作时的微型计算机与显示模块的处理和VCOM反转的时序图的一个例子的图。
图5表示微型计算机与显示模块之间的全部清除后的同步处理的时序图的一个例子。
图6是表示产生了微型计算机与显示模块之间的秒调整时的同步处理的时序图的一个例子的图。
图7是表示微型计算机的CPU执行的主机侧显示控制处理的控制顺序的流程图。
图8是表示微型计算机的CPU执行的同步起点输出处理的控制顺序的流程图。
图9是表示微型计算机的CPU执行的主机侧同步状态确认处理的控制顺序的流程图。
图10是表示显示模块的CPU执行的模块侧显示控制处理的控制顺序的流程图。
图11是表示显示模块的CPU301执行的模块侧同步状态确认处理的控制顺序的流程图。
图12是表示显示模块的CPU执行的VCOM输出控制处理的控制顺序的流程图。
图13是表示显示模块的CPU执行的同步处理的控制顺序的流程图。
具体实施方式
以下，基于附图，对实施方式进行说明。
图1是表示实施方式的电子表1的结构例的图。首先，对实施方式的电子表1的硬件结构进行说明。如图1所示，电子表1具备：微型计算机10、ROM(Read Only Memory：只读存储器)20、显示模块30、振子40、操作接受部50、通信部60、GPS接收部70和电力供给部80。
微型计算机10具备：作为第1CPU的CPU(Central Processing Unit：中央处理单元)101、RAM(Random Access Memory：随机存取存储器)102、振荡电路103、分频电路104、计时电路105和时钟生成电路106。此外，RAM102、振荡电路103、分频电路104、计时电路105和时钟生成电路106不限定于微型计算机10的内部，也可以设置于微型计算机10的外部。另外，ROM20、显示模块30、振子40、操作接受部50、通信部60、GPS接收部70和电力供给部80不限定于微型计算机10的外部，也可以设置于微型计算机10的内部。
CPU101是进行各种运算处理，对电子表1的整体动作进行统一控制的处理器。CPU101从ROM20读出控制程序，加载于RAM102进行各种功能相关的运算控制、显示控制等各种动作处理。
RAM102是SRAM(Static Random Access Memory：静态随机存取存储器)、DRAM(Dynamic Random Access Memory：动态随机访问存储器)等易失性的存储器。RAM102存储临时数据并且存储各种设定数据。另外，RAM102存储向显示模块30输出的图像数据。在本实施方式中，图像数据例如是表示年月日、星期、当前时刻、电池余量的图像数据。
振荡电路103使振子40振荡，生成并输出预定的频率信号(时钟信号)。
分频电路104将从振荡电路103输入的频率信号分频成计时电路105、CPU101利用的频率的信号并输出。该输出信号的频率也可以基于CPU101的设定进行变更。
计时电路105对从分频电路104输入的信号的输入次数进行计数，与初始值相加，由此对当前时刻进行计时。此外，计时电路105也可以由使存储于RAM102的值变化的软件构成，或者也可以由专用的硬件构成。计时电路105进行计时的时刻也可以是从预定的定时开始的累积时间、UTC(Coordinated Universal Time：协调世界时间)、或者预先设定的城市的时刻(当地时间)等中的任一个。另外，该计时电路105进行计时的时刻也可以不必是年月时分秒的形式。
在本实施方式中，由振荡电路103、分频电路104和计时电路105构成计时部。
时钟生成电路106基于计时部的计时定时输出预定频率的时钟。在本实施方式中，时钟生成电路106对计时电路105输出的信号进行分频，由此例如生成8[Hz]的时钟。然后，时钟生成电路106将已生成的时钟向显示模块30输出。
ROM20是掩模ROM、能够改写的非易失性存储器等，对控制程序、初始设定数据进行存储。在控制程序中包含有后述的各种处理的控制的程序21。
显示模块30是基于来自CPU101的指示显示图像数据的模块。图2是表示显示模块30的结构例的框图。如图2所示，显示模块30由作为第2CPU的CPU301、RAM302、ROM303、通信部304、计时器电路305、液晶驱动电路306和液晶面板307构成。
CPU301是进行各种运算处理，对显示模块30的整体动作进行统一控制的处理器。CPU301从ROM303读出控制程序，加载于RAM302，进行各种功能相关的运算控制、显示等的各种动作处理。
RAM302是SRAM、DRAM等易失性的存储器，向CPU301提供作业用的存储空间，存储临时数据，并且存储各种设定数据。
ROM303是掩模ROM、能够改写的非易失性存储器等，存储有控制程序、初始设定数据。在控制程序中包含有后述的各种处理相关的程序315。
通信部304由用于与微型计算机10等通信的通信接口构成。
计时器电路305对从时钟生成电路106输出的时钟进行与时钟的预定频率对应的预定数量的计数。在本实施方式中，在从时钟生成电路106输出8[Hz]的时钟时，计时器电路305若对时钟进行8次脉冲计数，则将通知是使后述的VCOM的极性反转的定时的中断信号输出至CPU301。即，中断信号在每个中断周期1.0[sec]中从计时器电路305被输出。接收了该中断信号的CPU301指示液晶驱动电路306使VCOM的极性反转。
液晶驱动电路306基于来自CPU301的控制信号，将用于驱动液晶面板307的驱动信号输出至液晶面板307，使液晶面板307进行时刻、各种功能的显示。详细而言，如图3所示，液晶驱动电路306包含数据驱动器331、栅极驱动器332、VCOM驱动器333。数据驱动器331基于来自CPU301的控制信号和时钟信号，向数据总线334输出数据信号。栅极驱动器332基于来自CPU301的控制信号和时钟信号，向栅极总线335输出扫描信号。VCOM驱动器333基于来自CPU301的控制信号，输出要向后述的显示元件343施加的交流电压(VCOM)。另外，VCOM的极性基于来自CPU301的指示被反转。
液晶面板307进行显示时刻、各种功能相关的数据的数字显示动作。在本实施方式中，液晶面板307是配置为格子状的多个像素的每一个包含存储与该像素对应的数据的存储元件的MIP(Memory In Pixel：像素记忆)液晶。
图3表示构成本实施方式的液晶驱动电路306和液晶面板307的电路的概要图。如图3所示，液晶面板307所含的多个像素340由存储元件341、显示电压供给电路342和显示元件343构成。另外，显示元件343由像素电极344、共用电极345和液晶346构成。当在像素340进行显示时，栅极驱动器332向包含显示对象像素340的栅极总线335输出扫描信号，若数据驱动器331输出数据信号，则该数据信号被记录于像素340所含的存储元件341。而且，通过显示电压供给电路342将与记录于存储元件341的数据对应的电压供给至像素电极344。而且，通过由VCOM驱动器333供给交流电压的共用电极345与像素电极344之间的电压进行图像的显示。在无需改写显示的图像的情况下，通过显示电压供给电路342向像素电极344供给电位，数据驱动器331和栅极驱动器332停止。在需要改写显示的图像的情况下，数据驱动器331和栅极驱动器332成为活动状态，更新记录于存储元件341的数据。通过这样的动作，与通常的TFT(Thin Film Transistor：薄膜晶体管)液晶相比，无需进行频繁的改写而能够实现低功耗化。
返回图1，振子40例如是晶体振子，与振荡电路103组合来生成固有的频率信号。
操作接受部50接受来自用户的输入操作，将与该输入操作对应的电信号作为输入信号输出至微型计算机10。操作接受部50例如包含按钮式开关、表冠。或者，作为操作接受部50，也可以将触摸传感器与液晶面板307的显示画面重叠设置，与显示画面一同构成触摸面板。在该情况下，触摸传感器对用户与该触摸传感器的接触动作的接触位置、接触方式进行检测，将与检测出的接触位置、接触方式对应的操作信号输出至CPU101。
通信部60例如由无线频率(RF：Radio Frequency)电路、基带(BB：Baseband)电路、存储器电路构成。通信部60例如进行基于BLE(Bluetooth Low Energy：
低功耗蓝牙)的无线信号的发送和接收。另外，通信部50对接收到的无线信号进行解调、解码等并向CPU101发送。另外，通信部60对从CPU101发送来的信号进行编码、调制等，并向外部发送。
GPS接收部70是经由天线接收来自GPS(Global Positioning System：全球定位系统)卫星的发送电波并进行处理，由此取得日期时间信息、位置信息的模块。在本实施方式中，例如，若通过GPS接收部取得日期时间信息，则CPU101基于该日期时间信息所含的时刻，对计时电路105计时的时刻进行修正。
电力供给部80例如具备电池和电压变换电路。电力供给部80以电子表1内的各部的工作电压供给电力。作为电力供给部80的电池，在本实施方式中使用钮扣式干电池等一次电池。或者作为电力供给部80的电池，也可以使用太阳能电池板与二次电池。
接下来，对本实施方式的电子表1的微型计算机10的CPU101的功能结构进行说明。如图1所示，CPU101作为主机侧同步控制部121和显示控制部122发挥功能。该主机侧同步控制部121和显示控制部122的功能可以由单一的CPU101实现，也可以分别由独立的CPU实现。另外，这些功能也可以通过通信部103的CPU(未图示)等、CPU101以外的处理器实现。
作为主机侧同步控制部121的CPU101进行控制，以使计时部的计时定时与计时器电路305的计数定时同步。具体而言，CPU101在计时部的计时定时发生了变化时，在变化后的计时定时，输出对CPU301请求再次同步的同步请求信号。
更加详细而言，CPU101在计时电路105的秒计时的定时，在同步请求信号输出标志为开时，执行向CPU301输出同步请求信号的同步起点输出处理。这里，同步请求信号输出标志是表示是否应该向CPU301发送同步请求信号的标志，在开时表示应该发送同步请求信号，在关时表示不发送同步请求信号。CPU101例如若基于从通过BLE等无线通信连接的外部装置、GPS卫星、标准电波发送站接收的时刻信息，调整计时电路105计时的秒，则判定为需要使计时电路105的计时定时与计时器电路305的计数定时再次同步，并将同步请求信号输出标志设定为开。
另外，CPU101在同步起点输出处理中，例如向与CPU301连接的同步专用端子输出表示预定时间(例如30[msec])开的控制信号，作为同步请求信号。然后，若从CPU301接收表示进行了同步的模块侧同步状态信号，则CPU101将主机侧同步状态标志设定为开，将表示进行了同步的主机侧同步状态信号输出至CPU301。这里，主机侧同步状态标志是表示计时部的计时定时与计时器电路305的计数定时是否同步的标志，在开时表示同步，在关时表示不同步。CPU101例如调整计时电路105计时的秒，若计时定时发生变化，则将主机侧同步状态标志设为关。此外，主机侧同步状态标志、同步请求信号输出标志例如储存于RAM102。
另外，CPU101执行确认同步状态的主机侧同步状态确认处理。具体而言，CPU101在主机侧同步状态标志为开，且CPU301输出的模块侧同步状态信号表示不同步时，将主机侧同步状态标志设为关。由此，CPU101与CPU301同步状态一致。
作为显示控制部122的CPU101生成显示于显示模块30的液晶面板307的图像数据。例如，CPU101生成表示在秒计时的定时显示的当前时刻的图像数据，并输出至显示模块30。
接下来，对本实施方式的电子表1的显示模块30的CPU301的功能结构进行说明。如图2所示，CPU301作为模块侧同步控制部321、图像数据输出控制部322和交流电压输出控制部323发挥功能。这些模块侧同步控制部321、图像数据输出控制部322和交流电压输出控制部323的功能可以通过单一的CPU301实现，也可以分别通过独立的CPU实现。另外，这些功能也可以通过CPU301以外的处理器实现。
作为模块侧同步控制部321的CPU301进行控制，以使计时部的计时定时与计时电路305的计数定时同步。具体而言，CPU301若从CPU101接收同步请求信号，则将计时电路305设定成重新开始时钟的计数。更加详细而言，CPU301若从CPU101接收同步请求信号，则将模块侧同步状态标志设为开，将计时电路305设定成重新开始时钟的计数。这里，模块侧同步状态标志是表示计时部的计时定时与计时器电路305的计数定时是否同步的标志，在开时表示同步，在关时表示不同步。模块侧同步状态标志例如储存于RAM302。另外，CPU301若将模块侧同步状态标志设为开，则将表示进行了同步的模块侧同步状态信号输出至CPU101。然后，若从CPU101接收表示进行了同步的主机侧同步状态信号，则判定为在CPU101和CPU301双方中，计时部的计时定时与计时器电路305的计数定时进行了同步，指示液晶驱动电路306将VCOM的极性反转。
另外，CPU301执行确认同步状态的模块侧同步状态确认处理。具体而言，CPU301在模块侧同步状态标志为开，且CPU101输出的主机侧同步状态信号表示不同步时，将模块侧同步状态标志设为关。由此，CPU301与CPU101同步状态一致。
作为图像数据输出控制部322的CPU301，指示液晶驱动电路306向多个像素340输出图像数据。例如，CPU301从CPU101接收应该输出的图像数据，并记录于RAM302，将图像数据输出中标志设定为开。这里，图像数据输出中标志是表示是否正在将图像数据输出至像素340的标志，在开的情况下，表示正在将图像数据输出至像素340，在关的情况下，表示不将图像数据输出至像素340。CPU301若将图像数据输出中标志设定为开，则指示液晶驱动电路306将记录于RAM302的图像数据输出至像素340。另外，若图像数据向像素340的输出结束，则CPU301将图像数据输出中标志设定为关。图像数据输出中标志例如储存于RAM302。在以后的说明中，将图像数据从开始向像素21输出至结束的输出图像数据的期间称为图像数据输出期间。
作为交流电压输出控制部323的CPU301指示液晶驱动电路306将施加于液晶面板307的VCOM的极性在中断周期(预定的周期)内反转并输出该VCOM。具体而言，计时器电路305每当对时钟生成电路106输出的时钟进行8次脉冲计数，便输出中断信号。CPU301若接收该中断信号，则判定为是应该将VCOM的极性反转的定时。然后，在应该将VCOM的极性反转的定时在图像数据输出期间内的情况下，将该定时变更成图像数据输出期间后的定时。例如，CPU301若接收中断信号，则在图像数据输出中标志为开的情况下，将极性未变更标志设定为开，在维持极性的状态下将VCOM输出至液晶驱动电路306。这里，极性未变更标志是表示在应该将VCOM的极性反转的定时，VCOM的极性是否未被反转的标志，在开的情况下，表示VCOM未被反转，在关的情况下，表示VCOM已被反转。然后，CPU301在图像数据输出期间结束后，极性未变更标志为开的情况下，指示液晶驱动电路306将极性反转并输出VCOM。另外，CPU301若接收中断信号，则在图像数据输出中标志为关的情况下，指示液晶驱动电路306将极性反转并输出VCOM。极性未变更标志例如储存于RAM302。
图4表示正常动作时的微型计算机10与显示模块30的处理和VCOM反转的时序图的一个例子。这里，在正常动作时，是计时电路105的秒的计时定时与计时器电路305的8次脉冲计数的定时同步的状态，即是VCOM在秒计时定时反转的状态。如图4所示，若计时电路105在时刻t＝t1对秒进行计时，则CPU101执行计算当前时刻并生成表示当前时刻的图像数据的计时处理。另外，显示模块30的CPU301在时刻t＝t1接收来自计时器电路305的中断信号Si，若判定为不在图像数据输出期间内，则使VCOM反转。然后，CPU101在计时处理结束后，执行向显示模块30的CPU301输出已生成的图像数据的通信处理。CPU301对在通信处理中接收到的图像数据进行显示展开，并输出至液晶面板307(MIP)。CPU101、301在正常动作时，每当计时电路105对秒进行计时，便执行以上的处理。
图5表示微型计算机10与显示模块30之间的全部清除后的同步处理的时序图的一个例子。如图5所示，若在时刻t＝t0将设定初始化(全部清除；AC)，则开始由时钟生成电路106生成的8Hz的时钟的输出。然后，在时刻t＝t1，即在时钟的第8次脉冲计数时，计时电路105对秒进行计时。此时，CPU101由于模块侧同步状态标志和主机侧同步状态标志为关，所以作为同步请求信号，向同步专用端子输出预定时间开信号。另外，计时器电路305开始由时钟生成电路106生成的时钟的计数。另外，CPU301接收同步请求信号，将模块侧同步状态标志设为开。然后，若模块侧同步状态标志变为开，则CPU101将主机侧同步状态标志设为开。另外，若主机侧同步状态标志成为开，则CPU301使VCOM的极性反转。之后，CPU301每当计时器电路305进行8次脉冲计数，便使VCOM的极性反转。
图6表示在发生了微型计算机10与显示模块30之间的秒调整时的同步处理的时序图的一个例子。如图6所示，若从主机侧同步状态标志和模块侧同步状态标志均为开的状态起，在时刻t＝ta发生了秒调整，由此调整由时钟生成电路106生成的时钟的定时，则CPU101将主机侧同步状态标志设为关。另外，CPU301若在预定的定时检测到主机侧同步状态标志成为了关，则将模块侧同步状态标志设为关。然后，CPU101在t＝tb，且主机侧同步状态标志和模块侧同步状态标志为关时，作为同步请求信号，向同步专用端子输出预定时间开信号。另外，CPU301接收同步请求信号，将模块侧同步状态标志设为开。另外，CPU301将计时器电路305设定成重新开始计数。然后，若模块侧同步状态标志变为开，则CPU101将主机侧同步状态标志设为开。另外，若主机侧同步状态标志变为开，则CPU301使VCOM的极性反转。之后，CPU301如图5所示的时序图那样，每当计时器电路305进行8次脉冲计数，则使VCOM的极性反转。
图7是表示电子表1的微型计算机10的CPU101执行的主机侧显示控制处理的控制顺序的流程图。CPU101例如若经由操作接受部50接受开始本处理的指示，则在进行了全部清除后，执行以下的处理。
首先，CPU101开始时钟生成电路106的时钟的输出(步骤S101)。然后，CPU101将主机侧同步状态标志设为关(步骤S102)。
然后，CPU101基于来自计时电路105的输出信号，判定是否是秒计时的定时(步骤S103)。CPU101进行待机，直至判定为是秒计时的定时(步骤S103；否)。
CPU101若判定为是秒计时的定时(步骤S103；是)，则判定同步请求信号输出标志是否是开(步骤S104)。CPU101若判定为同步信号输出标志是开(步骤S104；是)，则将同步请求信号输出标志设为关(步骤S105)，执行后述的同步起点输出处理(步骤S106)。
CPU101在判定为同步请求信号输出标志是关时(步骤S104；否)，或者在执行了同步起点输出处理后(步骤S106)，执行后述的主机侧同步状态确认处理(步骤S107)。
然后，CPU101执行计时处理(步骤S108)，在执行了与CPU301的通信处理后(步骤S109)，返回步骤S103，反复执行步骤S103～S109的各处理。
接下来，对图7的步骤S106的同步起点输出处理进行说明。图8是表示电子表1的微型计算机10的CPU101执行的同步起点输出处理的控制顺序的流程图。
首先，CPU101作为同步请求信号，开始向同步专用端子输出开信号(步骤S201)。然后，CPU101在待机了30[msec]后(步骤S202)，停止向同步专用端子输出开信号(步骤S203)。
然后，CPU101判定模块侧同步状态标志是否是开(步骤S204)。CPU101在模块侧同步状态标志是开时(步骤S204；是)，将主机侧同步状态标志设为开(步骤S205)。CPU101在模块侧同步状态标志为关时(步骤S204；否)，或者在将主机侧同步状态标志设为开后(步骤S205)，返回图7的主机侧显示控制处理，进入步骤S107的处理。
接下来，对图7的步骤S107的主机侧同步状态确认处理进行说明。图9是表示电子表1的微型计算机10的CPU101执行的主机侧同步状态确认处理的控制顺序的流程图。
首先，CPU101判定主机侧同步状态标志是否是开(步骤S301)。CPU101在主机侧同步状态标志是开时(步骤S301；是)，判定模块侧同步状态标志是否是开(步骤S302)。CPU101在模块侧同步状态标志是关的情况下(步骤S302；否)，将主机侧同步状态标志设为关(步骤S303)。另外，CPU101在主机侧同步状态标志是关时(步骤S301；否)，在模块侧同步状态标志是开时(步骤S302；是)，或者在将模块侧同步状态标志设为关后(步骤S303)，返回图7的主机侧显示控制处理，进入步骤S108的处理。
图10是表示电子表1的显示模块30的CPU301执行的模块侧显示控制处理的控制顺序的流程图。CPU301例如若经由操作接受部50接受开始本处理的指示，则在将设定初始化后，执行以下的处理。
首先，CPU301判定是否从计时器电路305接收到中断信号(步骤S401)。CPU301进行待机，直至判定为从计时器电路305接收到中断信号(步骤S401；否)。
CPU301在判定为接收到了中断信号时(步骤S401；否)，执行后述的模块侧同步状态确认处理(步骤S402)。
接下来，CPU301执行与CPU101的通信处理(步骤S403)，将接收到的图像数据在RAM302中展开(步骤S404)。
然后，CPU301将图像数据输出中标志设定为开(步骤S405)。然后，CPU301将在步骤S404中在RAM302中展开了的图像数据输出至液晶面板307(步骤S406)。然后，若图像数据的输出结束，则CPU301将图像数据输出中标志设定为关(步骤S407)。
接下来，CPU301判别极性未变更标志是否是开(步骤408)。在极性未变更标志是关的情况下(步骤S408；否)，CPU301返回步骤S401的处理。
在极性未变更标志是开的情况下(步骤S408；是)，CPU301向液晶驱动电路306指示交流电压的极性的反转(步骤S409)。之后，CPU301将极性未变更标志设定为关(步骤S410)，返回步骤S401的处理。
接下来，对图10的步骤S402的模块侧同步状态确认处理进行说明。图11是表示电子表1的显示模块30的CPU301执行的模块侧同步状态确认处理的控制顺序的流程图。
首先，CPU301判定模块侧同步状态标志是否是开(步骤S501)。CPU301在模块侧同步状态标志是开时(步骤S501；是)，判定主机侧同步状态标志是否是开(步骤S502)。CPU301在主机侧同步状态标志是关的情况下(步骤S502；否)，将模块侧同步状态标志设为关(步骤S503)。另外，CPU301在模块侧同步状态标志是关时(步骤S501；否)，在主机侧同步状态标志是开时(步骤S502；是)，或者在将模块侧同步状态标志设为关后(步骤S503)，返回图10的模块侧显示控制处理，进入步骤S403的处理。
接下来，对VCOM输出控制处理进行说明。图12是表示电子表1的显示模块30的CPU301执行的VCOM输出控制处理的控制顺序的流程图。CPU101例如以从操作接受部50接受到本处理的开始的指示为契机，开始VCOM输出控制处理。
首先，CPU301指示液晶驱动电路108以初始的极性开始VCOM的输出(步骤S601)。
接下来，CPU301判别是否从计时器电路305接收到中断信号(步骤S602)。CPU101进行待机，直至接收中断信号(步骤S602；否)。
CPU301若判别为接收到中断信号(步骤S602；是)，则判别图像数据输出中标志是否是开(步骤S603)。
CPU301在判别为图像数据输出中标志是开的情况下(步骤S603；是)，将极性未变更标志设定为开(步骤S604)。然后，CPU301返回步骤S602的处理。
CPU301在判别为图像数据输出中标志是关的情况下(步骤S603；否)，向液晶驱动电路306指示VCOM的极性的反转(步骤S605)。之后，返回步骤S602的处理。
图13是表示电子表1的显示模块30的CPU301执行的同步处理的控制顺序的流程图。CPU301在接收到同步请求信号时开始以下的同步处理。
首先，CPU301将模块侧同步状态标志设为开(步骤S701)。然后，CPU301将计时器电路305设定成重新开始时钟的计数(步骤S702)。
然后，CPU301判定主机侧同步状态标志是否是开(步骤S703)。在主机侧同步状态标志是关时(步骤S703；否)，CPU301将模块侧同步状态标志设为关(步骤S704)，结束本处理。
然后，CPU301在主机侧同步状态标志是开时(步骤S703；是)，判别图像数据输出中标志是否是开(步骤S705)。
CPU301在判别为图像数据输出中标志是开的情况下(步骤S705；是)，将极性未变更标志设定为开(步骤S706)。然后，CPU301结束本处理。
CPU301在判别为图像数据输出中标志是关的情况下(步骤S705；否)，向液晶驱动电路306指示VCOM的极性的反转(步骤S707)。然后，CPU301结束本处理。
如以上那样，在本实施方式的电子表1中，CPU101在计时部的计时定时发生了变化时，在变化后的计时定时，向CPU301输出请求再次同步的同步请求信号。然后，CPU301若从CPU101接收同步请求信号，则将计时器电路305设定成重新开始时钟的计数。因此，即使计时器电路105计时的定时因时刻调整等而发生变化，用于控制VCOM反转的定时的计时器电路305的计数定时也被设定为与计时器电路105的计时定时同步。因此，即使图像数据输出期间的定时伴随着计时定时的变化而变化，VCOM的极性反转的定时也一同被调整，能够稳定地使图像数据输出期间与VCOM的极性反转的定时不重叠。由此，能够防止液晶面板的可靠性的降低。
另外，在本实施方式的电子表1中，CPU101当在计时部的计时定时发生了变化时，在变化后的计时定时，主机侧同步状态标志表示不同步时，向CPU301输出同步请求信号。因此，CPU301参照主机侧同步状态标志，由此能够确认同步状态，判定是否应该输出同步请求信号。
另外，在本实施方式的电子表1中，CPU301在主机侧同步状态标志表示不同步时，将模块侧同步状态标志设为关。然后，CPU301若从CPU101接收同步请求信号，则将计时器电路设定为重新开始时钟的计数，并且设定表示进行了同步的模块同步状态标志。另外，CPU101在模块侧同步状态标志表示进行了同步时，设定表示进行了同步的主机侧同步状态标志。然后，CPU301在主机侧同步状态信号表示进行同步时，指示液晶驱动电路306将VCOM的极性反转并输出。因此，在CPU101和CPU301双方中，能够在确认计时部的计时定时与计时器电路305的计数定时已同步后，使VCOM的极性反转。
另外，在本实施方式的电子表1中，在应该使VCOM的极性反转的定时在图像数据输出期间内的情况下，将该定时变更成图像数据输出期间后的定时。因此，交流电压的极性在图像数据输出期间内进行了反转，由此不将图像数据正常地记录于像素340所含的存储元件341，能够防止产生改写错误。由此，能够防止液晶面板307的可靠性的降低。
此外，本发明不限定于上述实施方式，能够进行各种变更。
例如，在上述的实施方式中，对液晶驱动电路306在多个像素340的每一个所含的存储元件341中记录图像数据的例子，即液晶面板306是MIP液晶的例子进行了说明。但是，能够应用于本发明的电子表的液晶面板的种类不限定于此。例如，液晶面板306也可以是TFT液晶。此外，MIP液晶与TFT液晶相比，图像的改写频度低，因此在使交流电压的极性反转的定时与输出图像数据的定时重叠，产生了改写错误的情况下，存在该显示状态持续得长于TFT液晶的可能性。因此，通过在本发明的电子表中应用MIP液晶，难以产生改写错误，因此能够提高MIP液晶的可靠性。
另外，在以上的说明中，作为存储本发明的各种处理的程序21、315的计算机能够读取的介质，列举由闪存等非易失性存储器构成的ROM20、303为例进行了说明。但是，计算机能够读取的介质不限定于这些，也可以应用HDD(Hard Disk Drive)、CD－ROM(CompactDisc Read Only Memory)、DVD(Digital Versatile Disc)等移动式记录介质。另外，作为经由通信线路提供本发明的程序的数据的介质，在本发明中也应用载波(Carrier wave)。
此外，在上述实施方式中表示的结构、控制顺序、显示例等的具体的详细信息能够在不脱离本发明的主旨的范围内适当地变更。
对本发明的几个实施方式进行了说明，但本发明的范围不限定于上述的实施方式，包含与请求专利保护的范围所记载的发明的范围及其均等的范围。

Claims (8)

1.一种电子表，其特征在于，具备：
计时部，其对时刻进行计时；
第1CPU；
液晶驱动电路，其对液晶面板进行驱动；
第2CPU，其对所述液晶驱动电路进行控制；
时钟生成电路，其基于所述计时部的计时定时，输出预定频率的时钟；和
计时器电路，其对从所述时钟生成电路输出的所述时钟进行与所述预定频率对应的预定数量的计数，
在所述计时部的计时定时发生了变化时，所述第1CPU在变化后的计时定时向所述第2CPU输出请求再次同步的同步请求信号，
每当所述计时器电路对所述时钟进行所述预定数量的计数，所述第2CPU便指示所述液晶驱动电路将施加于所述液晶面板的交流电压的极性反转并输出，
若从所述第1CPU接收所述同步请求信号，所述第2CPU则将所述计时器电路设定成重新开始所述时钟的计数。
2.根据权利要求1所述的电子表，其特征在于，
在所述计时部的计时定时发生了变化时，所述第1CPU输出表示所述计时部的计时定时与所述计时器电路的计数定时不同步的第1同步状态信号，
当在所述变化后的计时定时输出表示不同步的所述第1同步状态信号时，所述第1CPU输出所述同步请求信号。
3.根据权利要求2所述的电子表，其特征在于，
在由所述第1CPU输出的所述第1同步状态信号表示不同步时，所述第2CPU输出表示所述计时部的计时定时与所述计时器电路的计数定时不同步的第2同步状态信号，
若从所述第1CPU接收所述同步请求信号，所述第2CPU则将所述计时器电路设定成重新开始所述时钟的计数，并且输出表示已进行同步的所述第2同步状态信号，
在由所述第2CPU输出的所述第2同步状态信号表示已进行同步时，所述第1CPU输出表示已进行同步的所述第1同步状态信号，
在由所述第1CPU输出的所述第1同步状态信号表示已进行同步时，所述第2CPU指示所述液晶驱动电路将施加于所述液晶面板的交流电压的极性反转并输出。
4.根据权利要求1所述的电子表，其特征在于，
在应该将所述极性反转的定时在向所述液晶面板输出图像数据的期间内的情况下，将该定时变更成该期间后的定时。
5.根据权利要求2所述的电子表，其特征在于，
在应该将所述极性反转的定时在向所述液晶面板输出图像数据的期间内的情况下，将该定时变更成该期间后的定时。
6.根据权利要求3所述的电子表，其特征在于，
在应该将所述极性反转的定时在向所述液晶面板输出图像数据的期间内的情况下，将该定时变更成该期间后的定时。
7.一种电子表执行的显示控制方法，
所述电子表具备：计时部，其对时刻进行计时；第1CPU；液晶驱动电路，其对液晶面板进行驱动；第2CPU，其对所述液晶驱动电路进行控制；时钟生成电路，其基于所述计时部的计时定时，输出预定频率的时钟；和计时器电路，其对从所述时钟生成电路输出的所述时钟进行与所述预定频率对应的预定数量的计数，其特征在于，
所述显示控制方法具备：
第1同步控制步骤，在所述计时部的计时定时发生了变化时，所述第1CPU在变化后的计时定时向所述第2CPU输出请求再次同步的同步请求信号；交流电压输出控制步骤，每当所述计时器电路对所述时钟进行所述预定数量的计数，所述第2CPU便指示所述液晶驱动电路将施加于所述液晶面板的交流电压的极性反转并输出；和
第2同步控制步骤，若从所述第1CPU接收所述同步请求信号，所述第2CPU则将所述计时器电路设定成重新开始所述时钟的计数。
8.一种记录了程序的记录介质，所述程序能够由电子表的第2CPU读取，所述电子表具备：计时部，其对时刻进行计时；第1CPU；液晶驱动电路，其对液晶面板进行驱动；所述第2CPU，其对所述液晶驱动电路进行控制；时钟生成电路，其基于所述计时部的计时定时，输出预定频率的时钟；和计时器电路，其对从所述时钟生成电路输出的所述时钟进行与所述预定频率对应的预定数量的计数，其特征在于，
所述程序使所述第2CPU作为交流电压输出控制单元和同步控制单元发挥功能，
每当所述计时器电路对所述时钟进行所述预定数量的计数，所述交流电压输出控制单元便指示所述液晶驱动电路将施加于所述液晶面板的交流电压的极性反转并输出，
若接收所述第1CPU在所述计时部的计时定时发生了变化时在变化后的计时定时输出的向所述第2CPU请求再次同步的同步请求信号，所述同步控制单元则将所述计时器电路设定成重新开始所述时钟的计数。
CN201811318483.4A 2017-11-08 2018-11-07 电子表、显示控制方法以及记录介质 Active CN109754766B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-215653 2017-11-08
JP2017215653A JP6798470B2 (ja) 2017-11-08 2017-11-08 電子時計、表示制御方法、及びプログラム

Publications (2)

Publication Number Publication Date
CN109754766A true CN109754766A (zh) 2019-05-14
CN109754766B CN109754766B (zh) 2021-07-27

Family

ID=66328534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811318483.4A Active CN109754766B (zh) 2017-11-08 2018-11-07 电子表、显示控制方法以及记录介质

Country Status (3)

Country Link
US (1) US11281165B2 (zh)
JP (1) JP6798470B2 (zh)
CN (1) CN109754766B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6798470B2 (ja) 2017-11-08 2020-12-09 カシオ計算機株式会社 電子時計、表示制御方法、及びプログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680722B1 (en) * 1998-10-27 2004-01-20 Fujitsu Display Technologies Corporation Display panel driving method, display panel driver circuit, and liquid crystal display device
WO2005062137A1 (ja) * 2003-12-24 2005-07-07 Citizen Watch Co., Ltd. 電波修正時計、電子機器および時刻修正方法
JP2015014943A (ja) * 2013-07-05 2015-01-22 パナソニックＩｐマネジメント株式会社 通信装置及び通信方法
CN205541818U (zh) * 2015-02-09 2016-08-31 苹果公司 电子显示器
CN106157922A (zh) * 2016-09-26 2016-11-23 深圳市华星光电技术有限公司 一种时序驱动方法、时序驱动系统及液晶显示器
CN106569573A (zh) * 2015-10-09 2017-04-19 中兴通讯股份有限公司 一种显示方法及装置、显示控制方法及装置、设备
JP2017116661A (ja) * 2015-12-22 2017-06-29 カシオ計算機株式会社 表示モジュール、表示装置及びその制御方法、制御プログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701249A (en) * 1971-03-12 1972-10-31 Hamilton Watch Co Solid state timepiece with liquid crystal display
US5790096A (en) * 1996-09-03 1998-08-04 Allus Technology Corporation Automated flat panel display control system for accomodating broad range of video types and formats
JP3432747B2 (ja) * 1998-07-14 2003-08-04 シャープ株式会社 液晶表示装置の駆動装置および駆動方法
JP3620434B2 (ja) * 2000-07-26 2005-02-16 株式会社日立製作所 情報処理システム
JP2003177717A (ja) 2001-12-07 2003-06-27 Sharp Corp 表示装置
JP5206397B2 (ja) 2008-02-19 2013-06-12 株式会社Ｊｖｃケンウッド 液晶表示装置及び液晶表示装置の駆動方法
JP4492734B2 (ja) * 2008-05-29 2010-06-30 ソニー株式会社 信号処理装置、信号処理システム、および信号処理方法
WO2010098199A1 (ja) * 2009-02-27 2010-09-02 ソニー株式会社 表示装置、タッチパネル、および電子機器
JP4918931B2 (ja) * 2009-05-12 2012-04-18 セイコーエプソン株式会社 液晶装置及びその駆動方法並びに電子機器
KR20140013931A (ko) * 2012-07-26 2014-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US20140368488A1 (en) * 2013-06-14 2014-12-18 Semiconductor Energy Laboratory Co., Ltd. Information processing system and driving method thereof
CN203587687U (zh) * 2013-11-29 2014-05-07 广东电网公司韶关供电局 基于高档双avr单片机的三相多功能电能表
JP6327276B2 (ja) * 2016-03-23 2018-05-23 カシオ計算機株式会社 電子機器及び時刻表示制御方法
JP7034423B2 (ja) * 2016-04-28 2022-03-14 オムニヴィジョン ティーディーディーアイ オンタリオ リミテッド パートナーシップ 駆動制御デバイス及び電子機器
EP3379347B1 (fr) * 2017-03-20 2020-01-01 ETA SA Manufacture Horlogère Suisse Procédé de réglage de la fréquence de marche d'une montre électronique
JP6798470B2 (ja) * 2017-11-08 2020-12-09 カシオ計算機株式会社 電子時計、表示制御方法、及びプログラム
US11171655B2 (en) * 2019-06-27 2021-11-09 Intel Corporation Multi-chip synchronization with applications in multiple-input multiple-output (MIMO) radar systems

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680722B1 (en) * 1998-10-27 2004-01-20 Fujitsu Display Technologies Corporation Display panel driving method, display panel driver circuit, and liquid crystal display device
WO2005062137A1 (ja) * 2003-12-24 2005-07-07 Citizen Watch Co., Ltd. 電波修正時計、電子機器および時刻修正方法
JP2015014943A (ja) * 2013-07-05 2015-01-22 パナソニックＩｐマネジメント株式会社 通信装置及び通信方法
CN205541818U (zh) * 2015-02-09 2016-08-31 苹果公司 电子显示器
CN106569573A (zh) * 2015-10-09 2017-04-19 中兴通讯股份有限公司 一种显示方法及装置、显示控制方法及装置、设备
JP2017116661A (ja) * 2015-12-22 2017-06-29 カシオ計算機株式会社 表示モジュール、表示装置及びその制御方法、制御プログラム
CN106157922A (zh) * 2016-09-26 2016-11-23 深圳市华星光电技术有限公司 一种时序驱动方法、时序驱动系统及液晶显示器

Also Published As

Publication number Publication date
US11281165B2 (en) 2022-03-22
JP2019086435A (ja) 2019-06-06
CN109754766B (zh) 2021-07-27
US20190137945A1 (en) 2019-05-09
JP6798470B2 (ja) 2020-12-09

Similar Documents

Publication Publication Date Title
EP0766150B1 (en) Electronic watch
US9564087B2 (en) Electrophoretic display device, electronic timepiece, and operating method of an electrophoretic display device
JP2002257955A5 (zh)
CN103460149B (zh) 电波手表
CN108334159A (zh) 电路装置、实时时钟装置、电子设备和移动体
CN109754766A (zh) 电子表、显示控制方法以及记录介质
JP2018159644A (ja) 時計装置、時刻補正方法及びプログラム
CN108461071A (zh) 液晶驱动装置、电子表、液晶驱动方法以及记录介质
CN110996383B (zh) 无线通信装置、电子表、传输功率控制方法、存储介质
EP3462254B1 (en) Wireless communication device, electronic timepiece, wireless communication method, and storage medium
JP7207388B2 (ja) 電子時計、表示制御方法、及びプログラム
JP4542801B2 (ja) 計時装置、計時システム及び計時方法
JP2005257488A (ja) 計時装置、計時システム及び計時方法
JP2011039200A (ja) 携帯型表示装置及びプログラム
US20180373206A1 (en) Electronic timepiece, time correction method, and storage medium
JP2019197004A (ja) 半導体装置、情報表示装置および情報表示方法
US10511949B2 (en) Wireless communication device, electronic watch, wireless communication method, and non-transitory recording medium
JP2008157889A (ja) 携帯型情報機器
JP2018185148A (ja) 通信装置、電子時計、時刻変更方法、告知信号生成方法、及びプログラム
CN107209479B (zh) 用于控制表的操作的电子电路
JP2916531B2 (ja) データ記憶機能付電子時計
CN109559689A (zh) 驱动装置、电子表、驱动方法以及记录介质
JP2005257486A (ja) 計時装置、計時システム及び計時方法
JP2002250782A (ja) 発電機構付き電子時計
JP2002341063A (ja) 電子時計

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant