JP7207388B2 - 電子時計、表示制御方法、及びプログラム - Google Patents

Description

この発明は、電子時計、表示制御方法、及びプログラムに関する。

従来、画像を表示するための複数の画素が配置された液晶パネルを備える液晶表示装置において、各画素が備えるメモリ素子に画像データを記憶させることにより、画像の書き換え頻度を低くし、液晶パネルの低消費電力化を図る技術がある（例えば、特許文献１）。

特開２００３－１７７７１７号公報

特許文献１に開示されているような液晶表示装置では、液晶パネルを直流電圧で駆動すると寿命が短くなるため、一般的に所定の周期で極性を反転させながら交流電圧で駆動する。しかし、画像データを画素に出力するタイミングと、交流電圧の極性を反転するタイミングとが重なった場合に、画素データが画素内のメモリ素子に正常に記録されず、液晶パネルの信頼性を損なう可能性がある。

この発明の目的は、液晶パネルの信頼性の低下を防止することが可能な電子時計、表示制御方法、及びプログラムを提供することにある。

上記目的を達成するため、本発明に係る電子時計は、
時刻を計時する計時手段と、
前記計時手段が秒を計時するタイミングに基づいて所定周波数のクロックを出力するクロック生成手段と、
前記クロック生成手段から出力された前記クロックをカウントし、１秒分の前記クロックをカウントするごとに、液晶パネルに印加される交流電圧の極性を反転させるタイミングであることを通知する通知信号を制御手段に出力するカウント手段と、
前記カウント手段によって出力された通知信号に基づいて、前記液晶パネルに印加される交流電圧の極性を反転させる信号を液晶駆動手段に出力する前記制御手段と、
を備え、
前記制御手段は、前記計時手段が秒を計時するタイミングが変化したとき、前記カウント手段に前記クロックのカウントをリセットさせ、新たに１秒分の前記クロックのカウントを開始させる、
ことを特徴とする。

本発明に従うと、液晶パネルの信頼性の低下を防止することができる。

実施形態に係る電子時計の構成例を示す図である。 実施形態に係る表示モジュールの構成例を示す図である。 実施形態に係る液晶駆動回路及び液晶パネルの構成を示す回路図の一例である。 定常動作時におけるマイクロコンピュータと表示モジュールにおける処理、及びＶＣＯＭ反転のタイムチャートの一例を示す図である。 マイクロコンピュータと表示モジュールの間におけるオールクリア後の同期処理のタイムチャートの一例を示す図である。 マイクロコンピュータと表示モジュールの間における秒調整が発生したときの同期処理のタイムチャートの一例を示す図である。 マイクロコンピュータのＣＰＵが実行するホスト側表示制御処理の制御手順を示すフローチャートである。 マイクロコンピュータのＣＰＵが実行する同期起点出力処理の制御手順を示すフローチャートである。 マイクロコンピュータのＣＰＵが実行するホスト側同期状態確認処理の制御手順を示すフローチャートである。 表示モジュールのＣＰＵが実行するモジュール側表示制御処理の制御手順を示すフローチャートである。 表示モジュールのＣＰＵが実行するモジュール側同期状態確認処理の制御手順を示すフローチャートである。 表示モジュールのＣＰＵが実行するＶＣＯＭ出力制御処理の制御手順を示すフローチャートである。 表示モジュールのＣＰＵが実行する同期処理の制御手順を示すフローチャートである。

以下、本発明の実施の形態を図面に基づいて説明する。

図１は、実施形態に係る電子時計１の構成例を表す図である。まず、実施形態に係る電子時計１のハードウェア構成について説明する。図１に示すように、電子時計１は、マイクロコンピュータ１０と、ＲＯＭ（Read Only Memory）２０と、表示モジュール３０と、振動子４０と、操作受付部５０と、通信部６０と、ＧＰＳ受信部７０と、電力供給部８０とを備える。

マイクロコンピュータ１０は、第１制御部としてのＣＰＵ（Central Processing Unit）１０１と、ＲＡＭ（Random Access Memory）１０２と、発振回路１０３と、分周回路１０４と、計時回路１０５と、クロック生成回路１０６とを備える。なお、ＲＡＭ１０２、発振回路１０３、分周回路１０４、計時回路１０５、及びクロック生成回路１０６は、マイクロコンピュータ１０の内部に限られず、マイクロコンピュータ１０の外部に設けられてもよい。また、ＲＯＭ２０、表示モジュール３０、振動子４０、操作受付部５０、通信部６０、ＧＰＳ受信部７０、及び電力供給部８０は、マイクロコンピュータ１０の外部に限られず、マイクロコンピュータ１０の内部に設けられてもよい。

ＣＰＵ１０１は、各種演算処理を行い、電子時計１の全体動作を統括制御するプロセッサである。ＣＰＵ１０１は、ＲＯＭ２０から制御プログラムを読み出し、ＲＡＭ１０２にロードして各種機能に係る演算制御や表示制御など各種動作処理を行う。

ＲＡＭ１０２は、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）などの揮発性のメモリである。ＲＡＭ１０２は、一時データを記憶すると共に、各種設定データを記憶する。また、ＲＡＭ１０２は、表示モジュール３０に出力する画像データを記憶する。本実施形態において、画像データは、例えば年月日や曜日、現在時刻、バッテリ残量を表す画像データである。

発振回路１０３は、振動子４０を発振させて、所定の周波数信号（クロック信号）を生成して出力する。

分周回路１０４は、発振回路１０３から入力された周波数信号を計時回路１０５やＣＰＵ１０１が利用する周波数の信号に分周して出力する。この出力信号の周波数は、ＣＰＵ１０１による設定に基づいて変更されても良い。

計時回路１０５は、分周回路１０４から入力された信号の入力回数を計数して初期値に加算することで現在時刻を計時する。なお、計時回路１０５は、ＲＡＭ１０２に記憶させる値を変化させるソフトウェアにより構成されても良いし、或いは、専用のハードウェアにより構成されても良い。計時回路１０５が計時する時刻は、所定のタイミングからの累積時間、ＵＴＣ（Coordinated Universal Time、協定世界時）、又は予め設定された都市の時刻（地方時）などのうち何れであっても良い。また、この計時回路１０５が計時する時刻は、必ずしも年月日時分秒の形式でなくてもよい。

本実施形態において、発振回路１０３、分周回路１０４及び計時回路１０５により計時部が構成される。

クロック生成回路１０６は、計時部による計時タイミングに基づいて所定周波数のクロックを出力する。本実施形態において、クロック生成回路１０６は、計時回路１０５が出力する信号を分周することにより、例えば８［Ｈｚ］のクロックを生成する。そして、クロック生成回路１０６は、生成したクロックを表示モジュール３０に出力する。

ＲＯＭ２０は、マスクＲＯＭや書き換え可能な不揮発性メモリなどであり、制御プログラムや初期設定データを記憶する。制御プログラムの中には、後述する各種処理の制御に係るプログラム２１が含まれる。

表示モジュール３０は、ＣＰＵ１０１からの指示に基づいて画像データを表示するモジュールである。図２に表示モジュール３０の構成例を示すブロック図を示す。図２に示すように、表示モジュール３０は、第２制御部としてのＣＰＵ３０１と、ＲＡＭ３０２と、ＲＯＭ３０３と、通信部３０４と、タイマ回路３０５と、液晶駆動回路３０６と、液晶パネル３０７と、から構成される。

ＣＰＵ３０１は、各種演算処理を行い、表示モジュール３０の全体動作を統括制御するプロセッサである。ＣＰＵ３０１は、ＲＯＭ３０３から制御プログラムを読み出し、ＲＡＭ３０２にロードして各種機能に係る演算制御や表示などの各種動作処理を行う。

ＲＡＭ３０２は、ＳＲＡＭやＤＲＡＭなどの揮発性のメモリであり、ＣＰＵ３０１に作業用のメモリ空間を提供して一時データを記憶すると共に、各種設定データを記憶する。

ＲＯＭ３０３は、マスクＲＯＭや書き換え可能な不揮発性メモリなどであり、制御プログラムや初期設定データが記憶されている。制御プログラムの中には、後述する各種処理に係るプログラム３１５が含まれる。

通信部３０４は、マイクロコンピュータ１０等と通信するための通信インターフェースから構成される。

タイマ回路３０５は、クロック生成回路１０６から出力されたクロックを、クロックの所定周波数に対応する所定数カウントする。本実施形態において、クロック生成回路１０６から８［Ｈｚ］のクロックが出力されているとき、タイマ回路３０５は、クロックを８カウントすると、後述するＶＣＯＭの極性を反転させるタイミングであることを通知する割り込み信号をＣＰＵ３０１に出力する。すなわち、割り込み信号は、タイマ回路３０５から割り込み周期１．０［ｓｅｃ］毎に出力される。この割り込み信号を受信したＣＰＵ３０１は、液晶駆動回路３０６にＶＣＯＭの極性を反転するよう指示する。

液晶駆動回路３０６は、ＣＰＵ３０１からの制御信号に基づいて、液晶パネル３０７を駆動するための駆動信号を液晶パネル３０７に出力して、液晶パネル３０７に時刻や各種機能の表示を行わせる。詳細には、液晶駆動回路３０６は、図３に示すように、データドライバ３３１、ゲートドライバ３３２、ＶＣＯＭドライバ３３３を含む。データドライバ３３１は、ＣＰＵ３０１からの制御信号及びクロック信号に基づいて、データバスライン３３４にデータ信号を出力する。ゲートドライバ３３２は、ＣＰＵ３０１からの制御信号及びクロック信号に基づいて、ゲートバスライン３３５に走査信号を出力する。ＶＣＯＭドライバ３３３は、ＣＰＵ３０１からの制御信号に基づいて、後述する表示素子３４３に印加させる交流電圧（ＶＣＯＭ）を出力する。また、ＶＣＯＭの極性は、ＣＰＵ３０１からの指示に基づいて反転される。

液晶パネル３０７は、時刻や各種機能に係るデータを表示するデジタル表示動作を行う。本実施形態において、液晶パネル３０７は、格子状に配置された複数の画素のそれぞれが、その画素に応じたデータを記憶するメモリ素子を含むＭＩＰ（Memory In Pixel）液晶である。

図３に、本実施形態に係る液晶駆動回路３０６及び液晶パネル３０７を構成する回路の概略図を示す。図３に示すように、液晶パネル３０７に含まれる複数の画素３４０は、メモリ素子３４１と、表示電圧供給回路３４２と、表示素子３４３とから構成される。また、表示素子３４３は、画素電極３４４と、共通電極３４５と、液晶３４６とから構成される。画素３４０に表示する際、ゲートドライバ３３２は表示対象の画素３４０を含むゲートバスライン３３５に走査信号を出力し、データドライバ３３１がデータ信号を出力すると、そのデータ信号は、画素３４０に含まれるメモリ素子３４１に記録される。そして、メモリ素子３４１に記録されたデータに応じた電圧を、表示電圧供給回路３４２により画素電極３４４に供給する。そして、ＶＣＯＭドライバ３３３により交流電圧が供給される共通電極３４５と、画素電極３４４との間の電圧により、画像の表示が行われる。表示されている画像の書き換えが必要ない場合、画素電極３４４へは表示電圧供給回路３４２により電位が供給され、データドライバ３３１及びゲートドライバ３３２は停止する。表示されている画像の書き換えが必要な場合には、データドライバ３３１及びゲートドライバ３３２がアクティブとなってメモリ素子３４１に記録されたデータが更新される。このような動作により、一般的なＴＦＴ（Thin Film Transistor）液晶と比較して、頻繁な書き換えを必要とせず、低消費電力化を図ることができる。

図１に戻って、振動子４０は、例えば、水晶振動子であって、発振回路１０３と組み合わされて固有の周波数信号を生成する。

操作受付部５０は、ユーザからの入力操作を受け付けて、当該入力操作に応じた電気信号を入力信号としてマイクロコンピュータ１０に出力する。操作受付部５０は、例えば、押しボタンスイッチやりゅうずを含む。或いは、操作受付部５０として、タッチセンサが、液晶パネル３０７の表示画面に重ねて設けられ、表示画面とともにタッチパネルを構成してもよい。この場合、タッチセンサは、当該タッチセンサへのユーザの接触動作に係る接触位置や接触態様を検出し、検出された接触位置や接触態様に応じた操作信号をＣＰＵ１０１に出力する。

通信部６０は、例えば無線周波数（ＲＦ：Radio Frequency）回路やベースバンド（ＢＢ：Baseband）回路、メモリ回路で構成される。通信部６０は、例えばＢＬＥ（Bluetooth（登録商標） Low Energy）に基づく無線信号の送信及び受信を行う。また、通信部６０は、受信した無線信号を、復調、復号等してＣＰＵ１０１へ送る。また、通信部６０は、ＣＰＵ１０１から送られた信号を、符号化、変調等して、外部へ送信する。

ＧＰＳ受信部７０は、アンテナを介してＧＰＳ（Global Positioning System）衛星からの送信電波を受信し、処理することにより、日時情報や位置情報を取得するモジュールである。本実施形態において、例えば、ＧＰＳ受信部により日時情報が取得されると、その日時情報に含まれる時刻に基づいて、ＣＰＵ１０１は、計時回路１０５が計時する時刻を補正する。

電力供給部８０は、例えば、バッテリ、及び電圧変換回路を備える。電力供給部８０は、電子時計１内の各部の動作電圧で電力を供給する。電力供給部８０のバッテリとしては、本実施形態では、ボタン型乾電池などの一次電池が用いられている。或いは、電力供給部８０のバッテリとして、ソーラパネルと二次電池が用いられてもよい。

次に、本実施形態に係る電子時計１のマイクロコンピュータ１０のＣＰＵ１０１の機能構成について説明する。図１に示すように、ＣＰＵ１０１は、ホスト側同期制御部１２１及び表示制御部１２２として機能する。これらホスト側同期制御部１２１及び表示制御部１２２の機能は、単一のＣＰＵ１０１により実現されても良いし、各々別個のＣＰＵにより実現されてもよい。また、それらの機能は、通信部１０３のＣＰＵ（図示せず）等、ＣＰＵ１０１以外のプロセッサにより実現されても良い。

ホスト側同期制御部１２１としてのＣＰＵ１０１は、計時部による計時タイミングとタイマ回路３０５によるカウントタイミングとが同期するように制御する。具体的には、ＣＰＵ１０１は、計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいてＣＰＵ３０１に再同期を要求する同期要求信号を出力する。

より詳細には、ＣＰＵ１０１は、計時回路１０５による秒計時のタイミングにおいて、同期要求信号出力フラグがオンのとき、ＣＰＵ３０１に同期要求信号を出力する同期起点出力処理を実行する。ここで、同期要求信号出力フラグは、ＣＰＵ３０１に同期要求信号を送信すべきか否かを表すフラグであって、オンのときに同期要求信号を送信すべきことを表し、オフのときに同期要求信号を送信しないことを表す。ＣＰＵ１０１は、例えば、ＢＬＥ等の無線通信により接続している外部装置や、ＧＰＳ衛星、標準電波送信所から受信した時刻情報に基づいて、計時回路１０５が計時する秒が調整されると、計時回路１０５による計時タイミングとタイマ回路３０５によるカウントタイミングとの再同期が必要であると判定し、同期要求信号出力フラグをオンに設定する。

また、ＣＰＵ１０１は、同期起点出力処理において、同期要求信号として、例えばＣＰＵ３０１と接続されている同期専用端子に所定時間（例えば３０［ｍｓｅｃ］）オンを表す制御信号を出力する。そして、ＣＰＵ３０１から同期したことを示すモジュール側同期状態信号を受信すると、ＣＰＵ１０１は、ホスト側同期状態フラグをオンに設定し、同期したことを示すホスト側同期状態信号をＣＰＵ３０１に出力する。ここで、ホスト側同期状態フラグは、計時部による計時タイミングとタイマ回路３０５によるカウントタイミングとが同期しているか否かを表すフラグであって、オンのときに同期していることを表し、オフのときに同期していないことを表す。ＣＰＵ１０１は、例えば、計時回路１０５が計時する秒が調整されて、計時タイミングが変化すると、ホスト側同期状態フラグをオフにする。なお、ホスト側同期状態フラグや同期要求信号出力フラグは、例えばＲＡＭ１０２に格納されている。

また、ＣＰＵ１０１は、同期状態を確認するホスト側同期状態確認処理を実行する。具体的には、ＣＰＵ１０１は、ホスト側同期状態フラグがオンであって、ＣＰＵ３０１が出力するモジュール側同期状態信号が同期していないことを示すとき、ホスト側同期状態フラグをオフにする。これにより、ＣＰＵ１０１は、ＣＰＵ３０１と同期状態を合わせる。

表示制御部１２２としてのＣＰＵ１０１は、表示モジュール３０の液晶パネル３０７に表示する画像データを生成する。例えば、ＣＰＵ１０１は、秒計時のタイミングで表示する現在時刻を表す画像データを生成し、表示モジュール３０に出力する。

次に、本実施形態に係る電子時計１の表示モジュール３０のＣＰＵ３０１の機能構成について説明する。図２に示すように、ＣＰＵ３０１は、モジュール側同期制御部３２１、画像データ出力制御部３２２、及び交流電圧出力制御部３２３として機能する。これらモジュール側同期制御部３２１、画像データ出力制御部３２２、及び交流電圧出力制御部３２３の機能は、単一のＣＰＵ３０１により実現されても良いし、各々別個のＣＰＵにより実現されてもよい。また、それらの機能は、ＣＰＵ３０１以外のプロセッサにより実現されても良い。

モジュール側同期制御部３２１としてのＣＰＵ３０１は、計時部による計時タイミングとタイマ回路３０５によるカウントタイミングとが同期するように制御する。具体的には、ＣＰＵ３０１は、ＣＰＵ１０１から同期要求信号を受信すると、新たにクロックのカウントを開始するようタイマ回路３０５を設定する。より詳細には、ＣＰＵ３０１は、ＣＰＵ１０１から同期要求信号を受信すると、モジュール側同期状態フラグをオンにし、タイマ回路３０５を新たにクロックのカウントを開始するように設定する。ここで、モジュール側同期状態フラグは、計時部による計時タイミングとタイマ回路３０５によるカウントタイミングとが同期しているか否かを表すフラグであって、オンのときに同期していることを表し、オフのときに同期していないことを表す。モジュール側同期状態フラグは、例えばＲＡＭ３０２に格納されている。また、ＣＰＵ３０１は、モジュール側同期状態フラグをオンにすると、同期していることを示すモジュール側同期状態信号をＣＰＵ１０１に出力する。そして、ＣＰＵ１０１から同期したことを示すホスト側同期状態信号を受信すると、ＣＰＵ１０１及びＣＰＵ３０１の両方において計時部による計時タイミングとタイマ回路３０５によるカウントタイミングとが同期したと判定し、液晶駆動回路３０６にＶＣＯＭの極性を反転するよう指示する。

また、ＣＰＵ３０１は、同期状態を確認するモジュール側同期状態確認処理を実行する。具体的には、ＣＰＵ３０１は、モジュール側同期状態フラグがオンであって、ＣＰＵ１０１が出力するホスト側同期状態信号が同期していないことを示すとき、モジュール側同期状態フラグをオフにする。これにより、ＣＰＵ３０１は、ＣＰＵ１０１と同期状態を合わせる。

画像データ出力制御部３２２としてのＣＰＵ３０１は、複数の画素３４０に画像データを出力するよう液晶駆動回路３０６に指示する。例えば、ＣＰＵ３０１は、ＣＰＵ１０１から出力すべき画像データを受信して、ＲＡＭ３０２に記録し、画像データ出力中フラグをオンに設定する。ここで、画像データ出力中フラグは、画像データが画素３４０に出力されているか否かを表すフラグであって、オンの場合、画像データが画素３４０に出力されていることを表し、オフの場合、画像データが画素３４０に出力されていないことを表す。ＣＰＵ３０１は、画像データ出力中フラグをオンに設定すると、ＲＡＭ３０２に記録された画像データを画素３４０に出力するよう液晶駆動回路３０６に指示する。また、ＣＰＵ３０１は、画素３４０への画像データの出力が終わると画像データ出力中フラグをオフに設定する。画像データ出力中フラグは、例えばＲＡＭ３０２に格納されている。以後の説明において、画素２１への画像データの出力が開始されてから終了するまでの画像データが出力されている期間を、画像データ出力期間と呼ぶ。

交流電圧出力制御部３２３としてのＣＰＵ３０１は、液晶パネル３０７に印加されるＶＣＯＭを、当該ＶＣＯＭの極性を割り込み周期（所定の周期）で反転して出力するよう液晶駆動回路３０６に指示する。具体的には、タイマ回路３０５は、クロック生成回路１０６が出力したクロックを８カウントするたびに、割り込み信号を出力する。ＣＰＵ３０１は、その割り込み信号を受信するとＶＣＯＭの極性を反転すべきタイミングであると判定する。そして、ＶＣＯＭの極性を反転すべきタイミングが、画像データ出力期間内である場合、当該タイミングを画像データ出力期間後のタイミングに変更する。例えば、ＣＰＵ３０１は、割り込み信号を受信すると、画像データ出力中フラグがオンの場合、極性未変更フラグをオンに設定して、極性を維持したままＶＣＯＭを液晶駆動回路３０６に出力させる。ここで、極性未変更フラグは、ＶＣＯＭの極性を反転すべきタイミングで、ＶＣＯＭの極性が反転されなかったか否かを表すフラグであって、オンの場合、ＶＣＯＭが反転されていないことを表し、オフの場合、ＶＣＯＭが反転されたことを表す。そして、ＣＰＵ３０１は、画像データ出力期間が終了した後、極性未変更フラグがオンの場合に、極性を反転してＶＣＯＭを出力するよう液晶駆動回路３０６に指示する。また、ＣＰＵ３０１は、割り込み信号を受信すると、画像データ出力中フラグがオフの場合、極性を反転してＶＣＯＭを出力するよう液晶駆動回路３０６に指示する。極性未変更フラグは、例えばＲＡＭ３０２に格納されている。

図４に、定常動作時におけるマイクロコンピュータ１０と表示モジュール３０における処理、及びＶＣＯＭ反転のタイムチャートの一例を示す。ここで定常動作時においては、計時回路１０５による秒の計時タイミングと、タイマ回路３０５の８カウントのタイミングが同期している状態、すなわち、秒計時タイミングにおいてＶＣＯＭが反転する状態である。図４に示すように、計時回路１０５が秒を計時すると、ＣＰＵ１０１は、現在時刻を算出して現在時刻を表す画像データを生成する計時処理を実行する。また、表示モジュール３０のＣＰＵ３０１は、タイマ回路３０５からの割り込み信号Ｓｉを受信し、画像データ出力期間内でないと判定すると、ＶＣＯＭを反転させる。そして、ＣＰＵ１０１は計時処理が完了後、表示モジュール３０のＣＰＵ３０１に生成した画像データを出力する通信処理を実行する。ＣＰＵ３０１は、通信処理において受信した画像データを表示展開し、液晶パネル３０７（ＭＩＰ）に出力する。ＣＰＵ１０１，３０１は、定常動作時において計時回路１０５が秒を計時するたびに以上の処理を実行する。

図５に、マイクロコンピュータ１０と表示モジュール３０の間におけるオールクリア後の同期処理のタイムチャートの一例を示す。図５に示すように、時刻ｔ＝ｔ０において設定が初期化（オールクリア；ＡＣ）されると、クロック生成回路１０６により生成された８Ｈｚのクロックの出力が開始される。そして、時刻ｔ＝ｔ１、すなわちクロックの８カウント目において計時回路１０５が秒を計時する。このとき、ＣＰＵ１０１は、モジュール側同期状態フラグ及びホスト側同期状態フラグがオフであるため、同期要求信号として、同期専用端子に所定時間オン信号を出力する。また、タイマ回路３０５は、クロック生成回路１０６により生成されたクロックのカウントを開始する。さらに、ＣＰＵ３０１は、同期要求信号を受信し、モジュール側同期状態フラグをオンにする。そして、ＣＰＵ１０１は、モジュール側同期状態フラグがオンになると、ホスト側同期状態フラグをオンにする。さらにＣＰＵ３０１は、ホスト側同期状態フラグがオンになると、ＶＣＯＭの極性を反転させる。以後、ＣＰＵ３０１は、タイマ回路３０５が８カウントするたびに、ＶＣＯＭの極性を反転させる。

図６に、マイクロコンピュータ１０と表示モジュール３０の間における秒調整が発生したときの同期処理のタイムチャートの一例を示す。図６に示すように、ホスト側同期状態フラグ及びモジュール側同期状態フラグがともにオンの状態から、時刻ｔ＝ｔａに秒調整が発生したことにより、クロック生成回路１０６により生成されるクロックのタイミングが調整されると、ＣＰＵ１０１は、ホスト側同期状態フラグをオフにする。また、ＣＰＵ３０１は、ホスト側同期状態フラグがオフになったことを所定のタイミングで検知すると、モジュール側同期状態フラグをオフにする。そして、ＣＰＵ１０１は、ｔ＝ｔｂにおいて、ホスト側同期状態フラグ及びモジュール側同期状態フラグがオフであるとき、同期要求信号として、同期専用端子に所定時間オン信号を出力する。また、ＣＰＵ３０１は、同期要求信号を受信し、モジュール側同期状態フラグをオンにする。さらに、ＣＰＵ３０１は、新たにカウントを開始するようにタイマ回路３０５を設定する。そして、ＣＰＵ１０１は、モジュール側同期状態フラグがオンになると、ホスト側同期状態フラグをオンにする。さらにＣＰＵ３０１は、ホスト側同期状態フラグがオンになると、ＶＣＯＭの極性を反転させる。以後、ＣＰＵ３０１は、図５に示すタイムチャートのように、タイマ回路３０５が８カウントする度に、ＶＣＯＭの極性を反転させる。

図７は、電子時計１のマイクロコンピュータ１０のＣＰＵ１０１が実行するホスト側表示制御処理の制御手順を示すフローチャートである。ＣＰＵ１０１は、例えば操作受付部５０を介して本処理を開始する指示を受け付けると、オールクリアした後、以下の処理を実行する。

まずＣＰＵ１０１は、クロック生成回路１０６によるクロックの出力を開始する（ステップＳ１０１）。そして、ＣＰＵ１０１は、ホスト側同期状態フラグをオフにする（ステップＳ１０２）。

そしてＣＰＵ１０１は、計時回路１０５からの出力信号に基づいて秒計時のタイミングか否かを判定する（ステップＳ１０３）。ＣＰＵ１０１は、秒計時のタイミングであると判定するまで待機する（ステップＳ１０３；Ｎｏ）。

ＣＰＵ１０１は、秒計時のタイミングであると判定すると（ステップＳ１０３；Ｙｅｓ）、同期要求信号出力フラグがオンか否かを判定する（ステップＳ１０４）。ＣＰＵ１０１は、同期信号出力フラグがオンであると判定すると（ステップＳ１０４；Ｙｅｓ）、同期要求信号出力フラグをオフにし（ステップＳ１０５）、後述する同期起点出力処理を実行する（ステップＳ１０６）。

ＣＰＵ１０１は、同期要求信号出力フラグがオフである判定したとき（ステップＳ１０４；Ｎｏ）、または同期起点出力処理を実行した後（ステップＳ１０６）、後述するホスト側同期状態確認処理を実行する（ステップＳ１０７）。

そして、ＣＰＵ１０１は、計時処理を実行し（ステップＳ１０８）、ＣＰＵ３０１との通信処理を実行した後（ステップＳ１０９）、ステップＳ１０３に戻ってステップＳ１０３～Ｓ１０９の各処理を繰り返し実行する。

次に、図７のステップＳ１０６における同期起点出力処理について説明する。図８は、電子時計１のマイクロコンピュータ１０のＣＰＵ１０１が実行する同期起点出力処理の制御手順を示すフローチャートである。

まずＣＰＵ１０１は、同期要求信号として、同期専用端子にオン信号の出力を開始する（ステップＳ２０１）。そして、ＣＰＵ１０１は、３０［ｍｓｅｃ］待機した後（ステップＳ２０２）、同期専用端子へのオン信号の出力を停止する（ステップＳ２０３）。

そして、ＣＰＵ１０１は、モジュール側同期状態フラグがオンか否かを判定する（ステップＳ２０４）。ＣＰＵ１０１は、モジュール側同期状態フラグがオンであるとき（ステップＳ２０４；Ｙｅｓ）、ホスト側同期状態フラグをオンにする（ステップＳ２０５）。ＣＰＵ１０１は、モジュール側同期状態フラグがオフのとき（ステップＳ２０４；Ｎｏ）、またはホスト側同期状態フラグをオンにした後（ステップＳ２０５）、図７のホスト側表示制御処理に戻り、ステップＳ１０７の処理に進む。

次に、図７のステップＳ１０７におけるホスト側同期状態確認処理について説明する。図９は、電子時計１のマイクロコンピュータ１０のＣＰＵ１０１が実行するホスト側同期状態確認処理の制御手順を示すフローチャートである。

まずＣＰＵ１０１は、ホスト側同期状態フラグがオンか否かを判定する（ステップＳ３０１）。ＣＰＵ１０１は、ホスト側同期状態フラグがオンであるとき（ステップＳ３０１；Ｙｅｓ）、モジュール側同期状態フラグがオンか否かを判定する（ステップＳ３０２）。ＣＰＵ１０１は、モジュール側同期状態フラグがオフの場合（ステップＳ３０２；Ｎｏ）、ホスト側同期状態フラグをオフにする（ステップＳ３０３）。また、ＣＰＵ１０１は、ホスト側同期状態フラグがオフのとき（ステップＳ３０１；Ｎｏ）、モジュール側同期状態フラグがオンのとき（ステップＳ３０２；Ｙｅｓ）、またはホスト側同期状態フラグをオフにした後（ステップＳ３０３）、図７のホスト側表示制御処理に戻り、ステップＳ１０８の処理に進む。

図１０は、電子時計１の表示モジュール３０のＣＰＵ３０１が実行するモジュール側表示制御処理の制御手順を示すフローチャートである。ＣＰＵ３０１は、例えば操作受付部５０を介して本処理を開始する指示を受け付けると、設定を初期化した後、以下の処理を実行する。

まずＣＰＵ３０１は、タイマ回路３０５から割り込み信号を受信したか否かを判定する（ステップＳ４０１）。ＣＰＵ３０１は、タイマ回路３０５から割り込み信号を受信したと判定するまで待機する（ステップＳ４０１；Ｎｏ）。

ＣＰＵ３０１は、割り込み信号を受信したと判定したとき（ステップＳ４０１；Ｙｅｓ）、後述するモジュール側同期状態確認処理を実行する（ステップＳ４０２）。

次に、ＣＰＵ３０１は、ＣＰＵ１０１との通信処理を実行し（ステップＳ４０３）、受信した画像データをＲＡＭ３０２に展開する（ステップＳ４０４）。

そして、ＣＰＵ３０１は、画像データ出力中フラグをオンに設定する（ステップＳ４０５）。そして、ＣＰＵ３０１は、ステップＳ４０４においてＲＡＭ３０２に展開された画像データを液晶パネル３０７に出力する（ステップＳ４０６）。そして、ＣＰＵ３０１は、画像データの出力が終わると、画像データ出力中フラグをオフに設定する（ステップＳ４０７）。

次に、ＣＰＵ３０１は、極性未変更フラグがオンか否かを判別する（ステップＳ４０８）。極性未変更フラグがオフである場合（ステップＳ４０８；Ｎｏ）、ＣＰＵ３０１は、ステップＳ４０１の処理に戻る。

極性未変更フラグがオンである場合（ステップＳ４０８；Ｙｅｓ）、ＣＰＵ３０１は、液晶駆動回路３０６に交流電圧の極性の反転を指示する（ステップＳ４０９）。その後、ＣＰＵ３０１は、極性未変更フラグをオフに設定し（ステップＳ４１０）、ステップＳ４０１の処理に戻る。

次に、図１０のステップＳ４０２におけるモジュール側同期状態確認処理について説明する。図１１は、電子時計１の表示モジュール３０のＣＰＵ３０１が実行するモジュール側同期状態確認処理の制御手順を示すフローチャートである。

まずＣＰＵ３０１は、モジュール側同期状態フラグがオンか否かを判定する（ステップＳ５０１）。ＣＰＵ３０１は、モジュール側同期状態フラグがオンであるとき（ステップＳ５０１；Ｙｅｓ）、ホスト側同期状態フラグがオンか否かを判定する（ステップＳ５０２）。ＣＰＵ３０１は、ホスト側同期状態フラグがオフの場合（ステップＳ５０２；Ｎｏ）、モジュール側同期状態フラグをオフにする（ステップＳ５０３）。また、ＣＰＵ３０１は、モジュール側同期状態フラグがオフのとき（ステップＳ５０１；Ｎｏ）、ホスト側同期状態フラグがオンのとき（ステップＳ５０２；Ｙｅｓ）、またはモジュール側同期状態フラグをオフにした後（ステップＳ５０３）、図１０のモジュール側表示制御処理に戻り、ステップＳ４０３の処理に進む。

次に、ＶＣＯＭ出力制御処理について説明する。図１２は、電子時計１の表示モジュール３０のＣＰＵ３０１が実行するＶＣＯＭ出力制御処理の制御手順を示すフローチャートである。ＣＰＵ１０１は、例えば、操作受付部５０から本処理の開始の指示を受け付けたことを契機として、ＶＣＯＭ出力制御処理を開始する。

まず、ＣＰＵ３０１は、初期の極性でＶＣＯＭの出力を開始するよう液晶駆動回路３０６に指示する（ステップＳ６０１）。

次に、ＣＰＵ３０１は、タイマ回路３０５から割り込み信号を受信したか否かを判別する（ステップＳ６０２）。ＣＰＵ１０１は、割り込み信号を受信するまで待機する（ステップＳ６０２；Ｎｏ）。

ＣＰＵ３０１は、割り込み信号を受信したと判別すると（ステップＳ６０２；Ｙｅｓ）、画像データ出力中フラグがオンか否かを判別する（ステップＳ６０３）。

ＣＰＵ３０１は、画像データ出力中フラグがオンであると判別した場合（ステップＳ６０３；Ｙｅｓ）、極性未変更フラグをオンに設定する（ステップＳ６０４）。そして、ＣＰＵ３０１は、ステップＳ６０２の処理に戻る。

ＣＰＵ３０１は、画像データ出力中フラグがオフであると判別した場合（ステップＳ６０３；Ｎｏ）、液晶駆動回路３０６にＶＣＯＭの極性の反転を指示する（ステップＳ６０５）。その後、ステップＳ６０２の処理に戻る。

図１３は、電子時計１の表示モジュール３０のＣＰＵ３０１が実行する同期処理の制御手順を示すフローチャートである。ＣＰＵ３０１は、同期要求信号を受信したときに以下の同期処理を開始する。

まずＣＰＵ３０１は、モジュール側同期状態フラグをオンにする（ステップＳ７０１）。そして、ＣＰＵ３０１は、新たにクロックのカウントを開始するようにタイマ回路３０５を設定する（ステップＳ７０２）。

そして、ＣＰＵ３０１は、ホスト側同期状態フラグがオンか否かを判定する（ステップＳ７０３）。ホスト側同期状態フラグがオフであるとき（ステップＳ７０３；Ｎｏ）、ＣＰＵ３０１は、モジュール側同期状態フラグをオフにし（ステップＳ７０４）、本処理を終了する。

そして、ＣＰＵ３０１は、ホスト側同期状態フラグがオンであるとき（ステップＳ７０３；Ｙｅｓ）、画像データ出力中フラグがオンか否かを判別する（ステップＳ７０５）。

ＣＰＵ３０１は、画像データ出力中フラグがオンであると判別した場合（ステップＳ７０５；Ｙｅｓ）、極性未変更フラグをオンに設定する（ステップＳ７０６）。そして、ＣＰＵ３０１は、本処理を終了する。

ＣＰＵ３０１は、画像データ出力中フラグがオフであると判別した場合（ステップＳ７０５；Ｎｏ）、液晶駆動回路３０６にＶＣＯＭの極性の反転を指示する（ステップＳ７０７）。そして、ＣＰＵ３０１は、本処理を終了する。

以上のように、本実施形態に係る電子時計１において、ＣＰＵ１０１は、計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいてＣＰＵ３０１に再同期を要求する同期要求信号を出力する。そして、ＣＰＵ３０１は、ＣＰＵ１０１から同期要求信号を受信すると、新たにクロックのカウントを開始するようタイマ回路３０５を設定する。そのため、時刻調整等により計時回路１０５が計時するタイミングが変化しても、ＶＣＯＭ反転のタイミングを制御するためのタイマ回路３０５のカウントタイミングも計時回路１０５の計時タイミングと同期するように設定される。従って、計時タイミングの変化に伴って画像データ出力期間のタイミングが変化しても、ＶＣＯＭの極性反転のタイミングも合わせて調整され、定常的に画像データ出力期間とＶＣＯＭの極性反転のタイミングとが重ならないようにすることができる。これにより、液晶パネルの信頼性の低下を防止することができる。

また、本実施形態に係る電子時計１において、ＣＰＵ１０１は、計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて、ホスト側同期状態フラグが同期していないことを示すとき、ＣＰＵ３０１に同期要求信号を出力する。従って、ＣＰＵ３０１は、ホスト側同期状態フラグを参照することにより、同期状態を確認し、同期要求信号を出力すべきか否かを判定することができる。

また、本実施形態に係る電子時計１において、ＣＰＵ３０１は、ホスト側同期状態フラグが同期していないことを示すとき、モジュール側同期状態フラグをオフにする。そして、ＣＰＵ３０１は、ＣＰＵ１０１から同期要求信号を受信すると、新たにクロックのカウントを開始するようタイマ回路を設定するとともに、同期していることを示すモジュール同期状態フラグを設定する。また、ＣＰＵ１０１は、モジュール側同期状態フラグが同期していることを示すとき、同期していることを示すホスト側同期状態フラグを設定する。そして、ＣＰＵ３０１は、ホスト側同期状態信号が同期していることを示すとき、ＶＣＯＭＣＯＭの極性を反転して出力するよう液晶駆動回路３０６に指示する。そのためＣＰＵ１０１及びＣＰＵ３０１の両方において計時部による計時タイミングとタイマ回路３０５によるカウントタイミングとが同期したことを確認した上で、ＶＣＯＭの極性を反転することができる。

また、本実施形態に係る電子時計１において、ＶＣＯＭの極性を反転すべきタイミングが、画像データ出力期間内である場合、そのタイミングを画像データ出力期間後のタイミングに変更する。そのため、交流電圧の極性が画像データ出力期間内に反転したことによって画像データが画素３４０に含まれるメモリ素子３４１に正常に記録されず、書き換えエラーが生じることを防ぐことができる。これにより、液晶パネル３０７の信頼性の低下を防ぐことができる。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。

例えば、上記の実施形態では、液晶駆動回路３０６が、複数の画素３４０のそれぞれに含まれるメモリ素子３４１に、画像データを記録する例、すなわち液晶パネル３０７がＭＩＰ液晶である例について説明した。しかし、本発明に係る電子時計に適用可能な液晶パネルの種類はこれに限られない。例えば、液晶パネル３０７は、ＴＦＴ液晶であってもよい。なお、ＭＩＰ液晶は、ＴＦＴ液晶と比較して、画像の書き換え頻度が低いため、交流電圧の極性を反転するタイミングと画像データを出力するタイミングとが重なり、書き換えエラーが生じた場合、その表示状態がＴＦＴ液晶よりも長く続く可能性がある。従って、本発明に係る電子時計にＭＩＰ液晶に適用することにより、書き換えエラーが生じにくくなるため、ＭＩＰ液晶の信頼性を向上することができる。

また、以上の説明では、本発明の各種処理に係るプログラム２１，３１５を記憶するコンピュータ読み取り可能な媒体としてフラッシュメモリなどの不揮発性メモリからなるＲＯＭ２０，３０３を例に挙げて説明した。しかし、コンピュータ読み取り可能な媒体は、これらに限定されず、ＨＤＤ（Hard Disk Drive）、ＣＤ－ＲＯＭ（Compact Disc Read Only Memory）やＤＶＤ（Digital Versatile Disc）などの可搬型記録媒体を適用してもよい。また、本発明に係るプログラムのデータを通信回線を介して提供する媒体として、キャリアウェーブ（搬送波）も本発明に適用される。

その他、上記実施の形態で示した構成、制御手順や表示例などの具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。

本発明のいくつかの実施形態を説明したが、本発明の範囲は、上述の実施の形態に限定するものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記の番号は、この出願の願書に最初に添付した特許請求の範囲の通りである。

（付記１）
時刻を計時する計時部と、
第１制御部と、
液晶パネルを駆動する液晶駆動回路と、
前記液晶駆動回路を制御する第２制御部と、
前記計時部による計時タイミングに基づいて所定周波数のクロックを出力するクロック生成回路と、
前記クロック生成回路から出力された前記クロックを、前記所定周波数に対応する所定数カウントするタイマ回路と、
を備え、
前記第１制御部は、
前記計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて前記第２制御部に再同期を要求する同期要求信号を出力し、
前記第２制御部は、
前記タイマ回路が前記クロックを前記所定数カウントするたびに、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示し、
前記第１制御部から前記同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定する、
ことを特徴とする電子時計。

（付記２）
前記第１制御部は、
前記計時部による計時タイミングが変化したとき、前記計時部による計時タイミングと前記タイマ回路によるカウントタイミングとが同期していないことを示す第１同期状態信号を出力し、
前記変化後の計時タイミングにおいて、同期していないことを示す前記第１同期状態信号を出力しているとき、前記同期要求信号を出力する、
ことを特徴とする付記１に記載の電子時計。

（付記３）
前記第２制御部は、
前記第１制御部により出力されている前記第１同期状態信号が同期していないことを示すとき、前記計時部による計時タイミングと前記タイマ回路によるカウントタイミングとが同期していないことを示す第２同期状態信号を出力し、
前記第１制御部から前記同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定するとともに、同期していることを示す前記第２同期状態信号を出力し、
前記第１制御部は、前記第２制御部により出力されている前記第２同期状態信号が同期していることを示すとき、同期していることを示す前記第１同期状態信号を出力し、
前記第２制御部は、前記第１制御部により出力されている前記第１同期状態信号が同期していることを示すとき、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示する、
ことを特徴とする付記２に記載の電子時計。

（付記４）
前記極性を反転すべきタイミングが、前記液晶パネルに画像データが出力されている期間内である場合、当該タイミングを当該期間の後のタイミングに変更する、
ことを特徴とする付記１乃至３のいずれか１つに記載の電子時計。

（付記５）
時刻を計時する計時部と、第１制御部と、液晶パネルを駆動する液晶駆動回路と、前記液晶駆動回路を制御する第２制御部と、前記計時部による計時タイミングに基づいて所定周波数のクロックを出力するクロック生成回路と、前記クロック生成回路から出力された前記クロックを、前記所定周波数に対応する所定数カウントするタイマ回路と、を備える電子時計が実行する表示制御方法であって、
前記第１制御部が、前記計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて前記第２制御部に再同期を要求する同期要求信号を出力する第１同期制御ステップと、
前記第２制御部が、前記タイマ回路が前記クロックを前記所定数カウントするたびに、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示する交流電圧出力制御ステップと、
前記第２制御部が、前記第１制御部から前記同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定する第２同期制御ステップと、
を備えることを特徴とする表示制御方法。

（付記６）
時刻を計時する計時部と、第１制御部と、液晶パネルを駆動する液晶駆動回路と、前記液晶駆動回路を制御する第２制御部と、前記計時部による計時タイミングに基づいて所定周波数のクロックを出力するクロック生成回路と、前記クロック生成回路から出力された前記クロックを、前記所定周波数に対応する所定数カウントするタイマ回路と、を備える電子時計の前記第２制御部を、
前記タイマ回路が前記クロックを前記所定数カウントするたびに、前記液晶パネルに印加される交流電圧の極性を反転して出力するよう前記液晶駆動回路に指示する交流電圧出力制御手段、
前記第１制御部が、前記計時部による計時タイミングが変化したとき、変化後の計時タイミングにおいて出力した、前記第２制御部に再同期を要求する同期要求信号を受信すると、新たに前記クロックのカウントを開始するよう前記タイマ回路を設定する同期制御手段、
として機能させることを特徴とするプログラム。

１…電子時計、１０…マイクロコンピュータ、２０…ＲＯＭ、２１…プログラム、３０…表示モジュール、４０…振動子、５０…操作受付部、６０…通信部、７０…ＧＰＳ受信部、８０…電力供給部、１０１…ＣＰＵ、１０２…ＲＡＭ、１０３…発振回路、１０４…分周回路、１０５…計時回路、１０６…クロック生成回路、１２１…ホスト側同期制御部、１２２…表示制御部、３０１…ＣＰＵ、３０２…ＲＡＭ、３０３…ＲＯＭ、３０４…通信部、３０５…タイマ回路、３０６…液晶駆動回路、３０７…液晶パネル、３１５…プログラム、３２１…モジュール側同期制御部、３２２…画像データ出力制御部、３２３…交流電圧出力制御部、３３１…データドライバ、３３２…ゲートドライバ、３３３…ＶＣＯＭドライバ、３３４…データバスライン、３３５…ゲートバスライン、３４０…画素、３４１…メモリ素子、３４２…表示電圧供給回路、３４３…表示素子、３４４…画素電極、３４５…共通電極、３４６…液晶

Claims (4)

1. 時刻を計時する計時手段と、
   前記計時手段が秒を計時するタイミングに基づいて所定周波数のクロックを出力するクロック生成手段と、
   前記クロック生成手段から出力された前記クロックをカウントし、１秒分の前記クロックをカウントするごとに、液晶パネルに印加される交流電圧の極性を反転させるタイミングであることを通知する通知信号を制御手段に出力するカウント手段と、
   前記カウント手段によって出力された通知信号に基づいて、前記液晶パネルに印加される交流電圧の極性を反転させる信号を液晶駆動手段に出力する前記制御手段と、
   を備え、
   前記制御手段は、前記計時手段が秒を計時するタイミングが変化したとき、前記カウント手段に前記クロックのカウントをリセットさせ、新たに１秒分の前記クロックのカウントを開始させる、
   ことを特徴とする電子時計。
2. 前記クロック生成手段は、
   前記計時手段が秒を計時するタイミングと前記クロックの１周期の開始タイミングとが重なるように前記クロックを出力する、
   ことを特徴とする請求項１に記載の電子時計。
3. 電子時計が実行する表示制御方法であって、
   時刻を計時する計時ステップと、
   前記計時ステップが秒を計時するタイミングに基づいて所定周波数のクロックを出力するクロック生成ステップと、
   前記クロック生成ステップから出力された前記クロックをカウントし、１秒分の前記クロックをカウントするごとに、液晶パネルに印加される交流電圧の極性を反転させるタイミングであることを通知する通知信号を出力するカウントステップと、
   前記カウントステップで出力された通知信号に基づいて、前記液晶パネルに印加される交流電圧の極性を反転させる信号を出力する第１制御ステップと、
   前記計時ステップが秒を計時するタイミングが変化したとき、前記カウントステップに前記クロックのカウントをリセットさせ、新たに１秒分の前記クロックのカウントを開始させる第２制御ステップと、
   を有することを特徴とする表示制御方法。
4. 電子時計のコンピュータを、
   時刻を計時する計時手段、
   前記計時手段が秒を計時するタイミングに基づいて所定周波数のクロックを出力するクロック生成手段、
   前記クロック生成手段から出力された前記クロックをカウントし、１秒分の前記クロックをカウントするごとに、液晶パネルに印加される交流電圧の極性を反転させるタイミングであることを通知する通知信号を制御手段に出力するカウント手段、
   前記カウント手段によって出力された通知信号に基づいて前記液晶パネルに印加される交流電圧の極性を反転させる信号を液晶駆動手段に出力する前記制御手段、
   として機能させ、
   前記制御手段は、前記計時手段が秒を計時するタイミングが変化したとき、前記カウント手段に前記クロックのカウントをリセットさせ、新たに１秒分の前記クロックのカウントを開始させる、
   ことを特徴とするプログラム。

Images