CN109716282B - 用于编程存储器系统的方法 - Google Patents

用于编程存储器系统的方法 Download PDF

Info

Publication number
CN109716282B
CN109716282B CN201880002854.XA CN201880002854A CN109716282B CN 109716282 B CN109716282 B CN 109716282B CN 201880002854 A CN201880002854 A CN 201880002854A CN 109716282 B CN109716282 B CN 109716282B
Authority
CN
China
Prior art keywords
memory block
program
threshold voltage
programming
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880002854.XA
Other languages
English (en)
Other versions
CN109716282A (zh
Inventor
李海波
汤强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of CN109716282A publication Critical patent/CN109716282A/zh
Application granted granted Critical
Publication of CN109716282B publication Critical patent/CN109716282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Abstract

存储器系统包括多块存储块，每个存储块包括多个存储单元。用于编程存储器系统的方法包括：在编程过程期间，执行第一编程操作以编程第一存储块，在完成第一编程操作之后等待延迟时间，在等待了延迟时间之后，执行全级别阈值电压测试，以确定第一存储块的阈值电压是否大于对应的阈值电压，并根据全级别阈值电压测试的结果执行第二编程操作以编程第一存储块。

Description

用于编程存储器系统的方法
技术领域
本发明涉及一种用于编程存储器系统的方法，并且更具体而言，本发明涉及一种用于编程存储器系统以减少保持误差的方法。
背景技术
NAND闪存是一种非易失性储存介质，已广泛应用于包括笔记本电脑、移动电话和硬盘驱动器等许多领域。但是，存储在NAND闪存中的数据可能并不总是稳定和固定的。例如，随着闪存单元随时间丢失电荷，存储在闪存单元中的数据可能会改变并变为无效。当闪存单元是多层单元(MLC)时，保持误差甚至将更加棘手。
导致保持误差的原因之一被称为瞬时(或初始)阈值电压(Vt)偏移(IVS)，这表示编程操作引起的阈值电压可能在编程操作后的短时间段内下降。有时，IVS可以大到200mV至300mV。在这种情况下，读取余量将减小，并且存储在一些闪存单元中的数据可能变为无效。
发明内容
本发明的一个实施例公开了一种用于编程存储器系统的方法。存储器系统包括多个存储块，每个存储块包括多个存储单元。
该方法包括在编程过程期间，执行第一编程操作以编程多个存储块中的第一存储块，在完成第一编程操作之后等待延迟时间，在等待了所述延迟时间之后，执行全级别阈值电压测试，以确定第一存储块中的存储单元的阈值电压是否大于对应的阈值电压，以及根据全级别阈值电压测试的结果执行第二编程操作以编程第一存储块。
在阅读了对各个图和附图中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的无疑将对本领域普通技术人员变得显而易见。
附图说明
图1示出了根据本发明一个实施例的存储器系统。
图2示出了根据本发明的一个实施例用于操作图1中的存储器系统的方法。
图3示出了根据本发明一个实施例的编程操作的流程图。
具体实施方式
图1示出了根据本发明一个实施例的存储器系统100。存储器系统100包括多个存储块B1至BK，并且每个存储块B1至BK包括多个存储单元。在本发明的一些实施例中，存储器系统100可以是闪存，例如NAND型闪存。
在图1中，每个存储块B1至BK可以包括相同数量的存储单元。例如，存储块B1可以包括M×N个存储单元MCA(1,1)至MCA(M,N)，其中，每N个存储单元耦合到M条字线WLA1至WLAM中的相同对应字线，其中，M和N是大于1的正整数。
在一些实施例中，存储单元MCA(1,1)至MCA(M,N)可以是多层单元(MLC)，包括四层单元(QLC)和三层单元(TLC)。即，存储单元MCA(1,1)至MCA(M,N)中的每一个可以存储多位状态的数据。
例如，存储单元MCA(1,1)至MCA(M,N)中的每一个可以包括浮栅晶体管FT。在存储单元MCA(1,1)至MCA(M,N)的编程操作期间，存储单元MCA(1,1)至MCA(M,N)的浮栅晶体管FT的栅极端子可以从字线WLA1至WLAM接收编程电压，并且存储单元MCA(1,1)至MCA(M,N)的浮栅晶体管FT的第一端子可以接收参考电压。在一些实施例中，编程电压可以大于参考电压，并因此浮栅晶体管FT的栅极端子和第一端子之间的高跨接电压(cross voltage)将向浮栅晶体管FT的栅极结构注入电子，从而增大浮栅晶体管FT的阈值电压。
通过向浮栅晶体管FT的栅极结构注入足够的电子，浮栅晶体管FT的阈值电压将升高到所需的电平。因此，可以根据存储单元MCA(1,1)至MCA(M,N)的浮栅晶体管FT的阈值电压的电平来识别存储在存储单元MCA(1,1)至MCA(M,N)中的数据的状态。
然而，在存储单元MCA(1,1)至MCA(M,N)被编程为具有期望电平的阈值电压之后，存储单元MCA(1,1)至MCA(M,N)的阈值电压可以在短时间段内下降，这就是所谓的瞬时阈值电压偏移(或初始阈值电压偏移)。瞬时阈值电压偏移可以导致存储单元MCA(1,1)至MCA(M,N)中的一些存储单元的阈值电压下降到验证电压以下，从而导致存储在存储单元MCA(1,1)至MCA(M,N)中的一些存储单元中的数据无效。
为了解决由瞬时阈值电压偏移引起的问题，可以采用具有重新编程方案的编程过程。图2示出了根据本发明的一个实施例的用于操作存储器系统100的方法200。在图2中，方法200可以包括步骤S210至S250。
S210：开始；
S220：执行后台介质扫描，以确定先前已被编程的每个存储块B1至BK的数据有效比；
S230：如果确定存储块BK的数据有效比小于阈值，则执行步骤S232，否则执行步骤S210；
S232：复制存储在存储块BK中的有效数据；
S234：从先前未被编程的至少一个存储块中选择存储块B1；
S240：启动编程过程；
S242：执行第一编程操作以编程存储块B1；
S244：在第一编程操作完成后等待延迟时间；
S246：在等待了延迟时间后，执行全级别阈值电压测试，以确定存储块B1中的存储单元的阈值电压是否大于对应的阈值电压；
S248：根据全级别阈值电压测试的结果，执行第二编程操作，以编程存储块B1；
S250：执行擦除操作以擦除存储块BK。
在步骤S220中，可以执行后台介质扫描以确定先前已被编程的每个存储块B1至BK的数据有效比。如果存储块(例如，存储块BK)的数据有效比小于阈值，则这可能意味着瞬时阈值电压偏移已经开始影响存储块BK中存储的数据的稳定性。在这种情况下，可以执行步骤S232至S240以将存储块BK中的有效数据移动到尚未被编程的另一存储块。
在一些实施例中，可以周期性地执行后台介质扫描，以在存储器系统不忙时检查每个存储块B1至BK的健康状况。而且，在一些实施例中，可能存在多于一个被确定具有不良健康状况的块。在这种情况下，具有最小数据有效比的块将首先被重新编程到另一个块。
在步骤232中，可以复制存储在存储块BK中的有效数据，并且在步骤S234中选择先前未被编程的存储块，例如存储块B1。在这种情况下，将在步骤S240中启动编程过程，以将从存储块BK复制的数据编程到存储块B1。
在图2中，在编程过程期间执行步骤S242至S248。在步骤S242中，可以执行第一编程操作以将存储在存储块BK中的有效数据编程到存储块B1。可以利用多个编程电压脉冲执行第一编程操作，以使存储块B1中的存储单元MCA(1,1)至MCA(M,N)的阈值电压达到期望的电平。
在已经将存储块B1中的存储单元MCA(1,1)至MCA(M,N)编程为使其阈值电压达到期望的电平之后，存储器系统100可以在步骤S244中等待预定的延迟时间，以便可以观察瞬时阈值电压偏移。在一些实施例中，延迟时间可以是例如但不限于1秒。
在步骤S246中，在等待了延迟时间之后，存储器系统可以执行全级别阈值电压测试，以确定存储块B1中的存储单元的阈值电压是否大于对应的阈值电压。即，全级别阈值电压测试可以检查存储在存储块B1中的存储单元中的数据是否仍然有效。
在步骤S248中，可以根据在步骤S246中得到的全级别阈值电压测试的结果执行第二编程操作以编程存储块B1。即，在第二编程操作期间，将再次编程存储块B1中阈值电压降低到期望电平以下的存储单元。然而，在第二编程操作期间，可以禁用存储块B1中其阈值电压保持在期望电平以上的存储单元。
通过利用第二编程操作对其阈值电压下降到期望电平以下的存储单元进行重新编程，可以减小由瞬时阈值电压偏移引起的保持误差。此外，在被重新编程之后，存储单元将对瞬时阈值电压偏移具有更好的耐久性。因此，存储在存储块B1中的数据可以保持更长时间，并且在步骤S250中可以擦除存储在存储块BK中的数据。
尽管在图2中根据后台介质扫描的结果启动编程过程，但是编程过程也可以用于完成公共编程命令，并且不限于在后台介质扫描之后执行编程过程。由于包括步骤S424至S248的编程过程可以帮助减小由瞬时阈值电压偏移引起的保持误差，所以无论何时出现编程命令都可以采用它。但是，由于图2所示的编程过程可能需要延迟时间，因此在一些实施例中，仅当编程时间的长度对存储器系统100不重要时，存储器系统100才可以启动编程过程。
在一些实施例中，在第一编程操作和第二编程操作期间，存储器系统100可以生成多个编程电压脉冲以编程存储单元并增大存储单元的阈值电压。图3示出了根据本发明一个实施例的编程操作的流程图。在图3中，编程操作可以包括步骤S310至S350。
S310：生成第一编程电压脉冲，以编程存储块B1；
S320：执行第一级阈值电压测试，以确定存储块B1中的存储单元MCA(M,1)至MCA(M,N)的阈值电压是否大于第一阈值电压；
S330：根据第一级阈值电压测试的结果，生成第二编程电压脉冲，以编程第一存储块；
S340：执行第二级阈值电压测试，以确定存储块B1中的存储单元MCA(M,1)至MCA(M,N)的阈值电压是否大于第二阈值电压；
S350：根据第二级阈值电压测试的结果，生成第三编程电压脉冲，以编程第一存储块。
在步骤S310中，存储器系统100可以生成通过字线WLA1至WLAM第一编程电压脉冲，以顺序地编程存储块B1中的存储单元。在一些实施例中，可以在第一编程操作期间同时编程耦合到存储块B1中的相同字线的存储单元。例如，当字线WLA1接收到第一编程电压脉冲时，可以同时编程耦合到字线WLA1的存储单元MCA(1,1)到MCA(1，N)，并且当字线WLAM接收到第一编程电压脉冲时，可以同时编程耦合到字线WLAM的存储单元MCA(M,1)到MCA(M,N)。
在步骤S310中发出第一编程电压脉冲之后，可以在步骤S320中执行第一级阈值电压测试以确定存储块B1中的存储单元MCA(M,1)至MCA(M,N)的阈值电压是否大于第一阈值电压。即，可以使用第一级阈值电压测试来检查是否已经成功地将存储单元MCA(M,1)至MCA(M,N)编程为具有第一数据状态。因此，在步骤S330中，当生成第二编程电压脉冲以编程存储块B1时，将禁用已经被成功地编程为具有第一数据状态的存储单元，而将再次编程未被成功地编程为具有第一数据状态的存储单元。
在步骤S330中以第二编程电压脉冲进行编程之后，一些存储单元的阈值电压可以变得大于第一阈值电压。在一些实施例中，一些存储单元的阈值电压甚至可以变得大于第二阈值电压，这表示第二数据状态。在这种情况下，除了重复第一级阈值电压测试之外，还可以在步骤S340中执行第二级阈值电压测试以进一步确定存储块B1中的存储单元MCA(M,1)至MCA(M,N)的阈值电压是否大于第二阈值电压。
因此，在步骤S350中，当生成第三编程电压脉冲以编程存储块B1时，将禁用已经被编程为达到期望电平的阈值电压的存储单元，而将再次编程未被编程为达到期望电平的阈值电压的存储单元。
此外，在一些实施例中，为了进一步提高编程操作的效率，第二编程电压脉冲可以大于第一编程电压脉冲，并且第三编程电压脉冲可以大于第二编程电压脉冲。即，可以应用递增的步进脉冲编程。
在本发明的一些实施例中，编程操作可以包括甚至更多与步骤S340和S350类似的步骤，以进一步编程存储单元MCA(M,1)至MCA(M,N)以达到更高电平的阈值电压。
综上所述，本发明实施例提供的用于编程存储器系统的方法可以执行其间具有预定延迟时间的两次编程操作，因此可以减小瞬时阈值电压偏移引起的保持误差。
本领域技术人员将容易地观察到，可以在牢记本发明的教导的同时对设备和方法进行多种修改和变更。因此，上述公开内容应被解释为仅受所附权利要求的范围和界限的限制。

Claims (12)

1.一种用于编程存储器系统的方法，所述存储器系统包括多个存储块，每个存储块包括多个存储单元，所述方法包括：
在编程过程期间：
执行利用多个编程电压脉冲的第一编程操作以编程所述多个存储块中的第一存储块；
在完成所述第一编程操作之后等待针对瞬时阈值电压偏移而预定的一延迟时间；
在等待了所述延迟时间之后，执行全级别阈值电压测试，以确定所述第一存储块中的存储单元的阈值电压是否大于对应的阈值电压；以及
根据所述全级别阈值电压测试的结果执行利用多个编程电压脉冲的第二编程操作以编程所述第一存储块，
其中，执行所述第一编程操作以编程所述第一存储块包括：
生成第一编程电压脉冲以编程所述第一存储块；
执行第一级阈值电压测试以确定所述第一存储块的阈值电压是否大于第一阈值电压；
根据所述第一级阈值电压测试的结果生成第二编程电压脉冲以编程所述第一存储块；
执行第二级阈值电压测试以确定所述第一存储块的阈值电压是否大于比所述第一阈值电压大的第二阈值电压；以及
根据所述第二级阈值电压测试的结果生成第三编程电压脉冲以编程所述第一存储块，所述第三编程电压脉冲大于所述第二编程电压脉冲，并且所述第二编程电压脉冲大于所述第一编程电压脉冲。
2.根据权利要求1所述的方法，还包括：
执行后台介质扫描以确定先前已被编程的第二存储块的数据有效比；以及
当确定所述第二存储块的数据有效比小于阈值时：
复制存储在所述第二存储块中的有效数据；
从先前未被编程的至少一个存储块中选择所述第一存储块；以及
启动所述编程过程。
3.根据权利要求2所述的方法，其中，执行所述第一编程操作以编程所述多个存储块中的所述第一存储块包括将存储在所述第二存储块中的所述有效数据编程到所述第一存储块。
4.根据权利要求2所述的方法，还包括执行擦除操作以擦除所述第二存储块。
5.根据权利要求2所述的方法，其中，周期性地执行所述后台介质扫描。
6.根据权利要求1所述的方法，其中，根据所述全级别阈值电压测试的结果执行所述第二编程操作以编程所述第一存储块包括：
在所述第二编程操作期间，禁用第二块中通过所述全级别阈值电压测试的存储单元。
7.根据权利要求1所述的方法，其中，根据所述全级别阈值电压测试的结果执行所述第二编程操作以编程所述第一存储块包括：
生成第一编程电压脉冲以编程所述第一存储块；
执行第一级阈值电压测试以确定所述第一存储块的阈值电压是否大于第一阈值电压；以及
根据所述第一级阈值电压测试的结果生成第二编程电压脉冲以编程所述第一存储块。
8.根据权利要求7所述的方法，其中，根据所述全级别阈值电压测试的结果执行所述第二编程操作以编程所述第一存储块还包括：
执行第二级阈值电压测试以确定所述第一存储块的阈值电压是否大于比所述第一阈值电压大的第二阈值电压；以及
根据所述第二级阈值电压测试的结果生成大于所述第二编程电压脉冲的第三编程电压脉冲以编程所述第一存储块。
9.根据权利要求8所述的方法，其中，所述第三编程电压脉冲大于所述第二编程电压脉冲，并且所述第二编程电压脉冲大于所述第一编程电压脉冲。
10.根据权利要求1所述的方法，其中，当编程时间的长度对于所述存储器系统不重要时，启动所述编程过程。
11.根据权利要求1所述的方法，其中，所述第一存储块耦合到不同字线，且在所述第一编程操作和所述第二编程操作期间同时编程所述第一存储块中的耦合到相同字线的存储单元。
12.根据权利要求1所述的方法，其中，所述存储器系统是NAND闪存系统。
CN201880002854.XA 2018-12-07 2018-12-07 用于编程存储器系统的方法 Active CN109716282B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/119801 WO2020113560A1 (en) 2018-12-07 2018-12-07 Method for programming memory system

Publications (2)

Publication Number Publication Date
CN109716282A CN109716282A (zh) 2019-05-03
CN109716282B true CN109716282B (zh) 2020-06-26

Family

ID=66260142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880002854.XA Active CN109716282B (zh) 2018-12-07 2018-12-07 用于编程存储器系统的方法

Country Status (7)

Country Link
US (2) US10998062B2 (zh)
EP (1) EP3864655B1 (zh)
JP (1) JP7313444B2 (zh)
KR (1) KR20210075175A (zh)
CN (1) CN109716282B (zh)
TW (1) TWI700699B (zh)
WO (1) WO2020113560A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210003633A (ko) * 2019-07-02 2021-01-12 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
CN110908826B (zh) * 2019-10-16 2021-04-20 长江存储科技有限责任公司 数据处理方法及相关产品
CN111937073A (zh) 2020-07-03 2020-11-13 长江存储科技有限责任公司 用于对三维FeRAM中的存储单元进行读取和写入的方法
CN112289358B (zh) * 2020-11-02 2022-10-28 长江存储科技有限责任公司 三维存储器系统和对三维存储器进行编程的方法
US11742029B2 (en) * 2021-08-13 2023-08-29 Micron Technology, Inc. Adjusting read-level thresholds based on write-to-write delay

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308703A (zh) * 2007-05-17 2008-11-19 旺宏电子股份有限公司 非易失性存储器阵列字线重试擦除及阈值电压恢复的方法
CN101351849A (zh) * 2005-12-29 2009-01-21 桑迪士克股份有限公司 在非易失性存储器写入操作中的持续检验
CN101673229A (zh) * 2008-09-10 2010-03-17 创惟科技股份有限公司 自动备份闪存存储数据的存储系统和方法
CN102298966A (zh) * 2010-05-31 2011-12-28 三星电子株式会社 非易失性存储器设备、系统及编程方法
CN103488579A (zh) * 2012-06-11 2014-01-01 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器储存装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602789A (en) * 1991-03-12 1997-02-11 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile and multi-level memory systemn with write-verify controller
KR960002006B1 (ko) * 1991-03-12 1996-02-09 가부시끼가이샤 도시바 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
JPH07235193A (ja) * 1993-12-28 1995-09-05 Toshiba Corp 半導体記憶装置
JP2000339977A (ja) * 1999-05-28 2000-12-08 Nec Corp データ設定方法および装置、データ記憶装置、情報記憶媒体
US6778442B1 (en) 2003-04-24 2004-08-17 Advanced Micro Devices, Inc. Method of dual cell memory device operation for improved end-of-life read margin
US7583087B2 (en) * 2005-02-22 2009-09-01 Integrated Device Technology, Inc. In-situ monitor of process and device parameters in integrated circuits
US7227783B2 (en) * 2005-04-28 2007-06-05 Freescale Semiconductor, Inc. Memory structure and method of programming
JP2007035214A (ja) * 2005-07-29 2007-02-08 Renesas Technology Corp 不揮発性半導体記憶装置
US7471562B2 (en) * 2006-05-08 2008-12-30 Macronix International Co., Ltd. Method and apparatus for accessing nonvolatile memory with read error by changing read reference
US7474561B2 (en) 2006-10-10 2009-01-06 Sandisk Corporation Variable program voltage increment values in non-volatile memory program operations
KR101343597B1 (ko) * 2007-08-09 2013-12-20 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
US7577034B2 (en) * 2007-09-26 2009-08-18 Sandisk Corporation Reducing programming voltage differential nonlinearity in non-volatile storage
US7738296B2 (en) * 2007-12-13 2010-06-15 Macronix International Co., Ltd. Method for reading nonvolatile memory at power-on stage
US8238166B2 (en) * 2009-10-12 2012-08-07 Macronix International Co., Ltd. Methods of programming and reading single-level trapped-charge memory cells using second-bit threshold detection
JP2012119019A (ja) 2010-11-30 2012-06-21 Toshiba Corp 不揮発性半導体記憶装置
KR101281706B1 (ko) * 2011-02-28 2013-07-03 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법
US8514624B2 (en) * 2011-06-21 2013-08-20 Micron Technology, Inc. In-field block retiring
US10319460B2 (en) 2013-08-14 2019-06-11 Infineon Technologies Ag Systems and methods utilizing a flexible read reference for a dynamic read window
US9389956B2 (en) * 2014-01-10 2016-07-12 International Business Machines Corporation Implementing ECC control for enhanced endurance and data retention of flash memories
US9875805B2 (en) 2015-01-23 2018-01-23 Sandisk Technologies Llc Double lockout in non-volatile memory
US9811462B2 (en) 2015-04-30 2017-11-07 Toshiba Memory Corporation Memory system executing garbage collection
US9996268B2 (en) 2015-12-18 2018-06-12 Toshiba Memory Corporation Memory system and control method of the same
US10107854B2 (en) * 2016-08-17 2018-10-23 Atomera Incorporated Semiconductor device including threshold voltage measurement circuitry

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101351849A (zh) * 2005-12-29 2009-01-21 桑迪士克股份有限公司 在非易失性存储器写入操作中的持续检验
CN101308703A (zh) * 2007-05-17 2008-11-19 旺宏电子股份有限公司 非易失性存储器阵列字线重试擦除及阈值电压恢复的方法
CN101673229A (zh) * 2008-09-10 2010-03-17 创惟科技股份有限公司 自动备份闪存存储数据的存储系统和方法
CN102298966A (zh) * 2010-05-31 2011-12-28 三星电子株式会社 非易失性存储器设备、系统及编程方法
CN103488579A (zh) * 2012-06-11 2014-01-01 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器储存装置

Also Published As

Publication number Publication date
US20200185046A1 (en) 2020-06-11
TW202022874A (zh) 2020-06-16
US10998062B2 (en) 2021-05-04
KR20210075175A (ko) 2021-06-22
US11475964B2 (en) 2022-10-18
EP3864655A1 (en) 2021-08-18
EP3864655B1 (en) 2024-03-27
JP2022510412A (ja) 2022-01-26
TWI700699B (zh) 2020-08-01
CN109716282A (zh) 2019-05-03
US20210183457A1 (en) 2021-06-17
JP7313444B2 (ja) 2023-07-24
EP3864655A4 (en) 2022-05-04
WO2020113560A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
CN109716282B (zh) 用于编程存储器系统的方法
KR100865830B1 (ko) 메모리 소자의 독출 방법
JP4874566B2 (ja) 半導体記憶装置
KR100683858B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
KR100683856B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
US8270215B2 (en) Nonvolatile memory device and method of programming the same
US7796439B2 (en) Semiconductor memory device and write method thereof
KR100805840B1 (ko) 캐시를 이용한 플래시 메모리 장치 및 그것의 프로그램방법
KR100739967B1 (ko) 플래시 메모리 장치의 프로그램 방법
EP1720168A1 (en) Integrated circuit device, flash memory array, nonvolatile memory device and operating method
JP4510072B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
JP7414921B2 (ja) メモリシステムをプログラムする方法
JP2018137006A (ja) 半導体記憶装置及びメモリシステム
KR100673026B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
JP2008027511A (ja) 半導体記憶装置およびその制御方法
JP2012226806A (ja) 不揮発性半導体記憶装置
US7796438B2 (en) Flash memory device and method of programming the same
JP2010160873A (ja) 半導体記憶装置と半導体記憶システム
KR100841336B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템
JP2013127828A (ja) 半導体記憶装置
KR100733952B1 (ko) 플래그 셀들 사이의 커플링을 최소화시킬 수 있는멀티-비트 플래시 메모리 장치 및 그것의 프로그램 방법
KR100673025B1 (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
CN110140174B (zh) 用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
KR101184830B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
JP2010123211A (ja) 半導体記憶装置の書き込み方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant