CN109690703B

CN109690703B - 芯片电阻器及其制造方法

Info

Publication number: CN109690703B
Application number: CN201780053815.8A
Authority: CN
Inventors: 木下泰治; 田村隆明
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2016-12-16
Filing date: 2017-11-30
Publication date: 2021-06-04
Anticipated expiration: 2037-11-30
Also published as: JPWO2018110288A1; US10622122B2; US20200051716A1; WO2018110288A1; CN109690703A

Abstract

本公开的目的在于，提供一种能够抑制长期可靠性的恶化的芯片电阻器及其制造方法。本公开的芯片电阻器具备：由金属构成的电阻体(11)、和在电阻体(11)的第1主面(11a)的两端部形成的一对电极(12)。进一步地，具备：第1保护膜(13)，形成于位于电阻体(11)的第1主面(11a)的背侧的第2主面(11b)；第2保护膜(14)，在电阻体(11)的第1主面(11a)形成于一对电极(12)之间；和第3保护膜，形成于与流过电阻体(11)的一对电极(12)之间的电流的方向平行的侧面。在电阻体(11)的侧面设置从电流的流过方向观察向外侧突出的突出部。

Description

芯片电阻器及其制造方法

技术领域

本公开涉及将各种电子设备中使用的金属板设为电阻体的芯片电阻器及其制造方法。

背景技术

现有的这种芯片电阻器如图8以及图9所示，具备：包含金属的电阻体1、形成于电阻体1的一面1a的两端部的一对电极2、形成于与电阻体1的一面1a相反的一侧的另一面1b的第1保护膜3、形成于电阻体1的一面1a的一对电极2之间的第2保护膜4、和从一对电极2的露出面到电阻体1的端面形成的镀覆层5。此外，在电阻体1的侧面1c设置有第3保护膜6。

此外，该芯片电阻器的制造方法在棒状电阻体的一面整面形成第1保护膜3，在棒状电阻体的另一面等间隔地形成多个电极，在相邻的电极间形成第2保护膜4之后，在露出的棒状电阻体的侧面形成第3保护膜6，然后，切断并分割为单片状。

另外，作为与本申请的发明有关的在先技术文献信息，例如已知专利文献1。

在先技术文献

专利文献

专利文献1：JP特开2004-186541号公报

发明内容

上述现有的芯片电阻器的第3保护膜6形成于电阻体1的平整的侧面1c。因此，第3保护膜6与电阻体1的粘合性较差。此外，在露出的棒状电阻体的侧面单独形成第3保护膜6之后，切断棒状电阻。这些的结果，第3保护膜6容易从电阻体1剥离。因此，电阻体1从第3保护膜6露出。由此，具有长期可靠性可能恶化的课题。

本公开解决上述课题，其目的在于，提供一种能够抑制长期可靠性的恶化的芯片电阻器。

为了实现上述目的，本公开在与一对电极间流过的电流的方向平行的电阻体的侧面，设置在电阻体的侧面从电流的流动方向观察向外侧突出的突出部，通过第3保护膜来覆盖该突出部的侧面。

此外，对片状电阻体的一主面和处于其相反侧的背面的两方进行蚀刻从而在片状电阻体设置多个槽部，进一步地，在该多个槽部的内部和片状电阻体的一主面一体地形成保护部件之后，在相邻的槽部间等间隔地形成多个电极。

由于在电阻体的侧面设置突出部，因此第3保护膜与电阻体的侧面的接触面积变广。此外，由于将作为第1保护膜、第3保护膜的保护部件从电阻体的一主面形成到槽部内部，因此能够使保护部件填充于槽部内部。由此，第3保护膜难以剥离。因此，能够防止电阻体从第3保护膜露出，由此，起到能够维持长期可靠性的优良效果。

附图说明

图1是本公开的一实施方式中的芯片电阻器的侧视图。

图2是该芯片电阻器的剖视图。

图3A是关于该芯片电阻器的制造方法并表示抗蚀剂镀敷工序的俯视图。

图3B是表示该抗蚀剂镀敷工序的剖视图。

图3C是关于该芯片电阻器的制造方法来表示蚀刻工序的俯视图。

图3D是表示该蚀刻工序的剖视图。

图4A是关于该芯片电阻器的制造方法来表示保护部件形成工序的俯视图。

图4B是表示该保护部件形成工序的剖视图。

图4C是关于该芯片电阻器的制造方法来表示镀覆工序的俯视图。

图4D是表示该镀覆工序的剖视图。

图5A是关于该芯片电阻器的制造方法来表示研磨工序的俯视图。

图5B是表示该研磨工序的剖视图。

图5C是关于该芯片电阻器的制造方法来表示单片化工序的俯视图。

图5D是表示该单片化工序的剖视图。

图6是表示该芯片电阻器的第1变形例的侧视图。

图7是表示该芯片电阻器的第2变形例的剖视图。

图8是表示现有的芯片电阻器的侧视图。

图9是该芯片电阻器的剖视图。

图10是表示本公开的一实施方式所涉及的芯片电阻器的另一例的剖视图。

图11A是本公开的一实施方式的芯片电阻器的另一变形例所涉及的突起部附近的剖视图。

图11B是该芯片电阻器的另一变形例所涉及的突起部附近的剖视图。

图11C是该芯片电阻器的另一变形例所涉及的突起部附近的剖视图。

图12A是该芯片电阻器的另一变形例所涉及的凹部附近的剖视图。

图12B是该芯片电阻器的另一变形例所涉及的凹部附近的剖视图。

图12C是该芯片电阻器的另一变形例所涉及的凹部附近的剖视图。

图13是表示本公开的一实施方式所涉及的芯片电阻器的制造方法的流程图。

具体实施方式

以下，使用附图来对本公开所涉及的芯片电阻器及其制造方法的实施方式进行详述。

(1)芯片电阻器

图1是本公开的一实施方式中的芯片电阻器的侧视图，图2是沿着图1的II-II线切开的剖视图。

如图1以及图2所示，本公开的一实施方式中的芯片电阻器具备：电阻体11、电极12、第1保护膜13、第2保护膜14、镀覆层15、第3保护膜16。电阻体11包含CuMnNi等的合金。此外，电阻体11具有：第1主面11a、从第1主面观察相当于电阻体11的背面的第2主面11b、处于电阻体11的侧方的端面11c、侧面11d。电极12形成一对，包含Cu，并且在电阻体11的第1主面11a上的两端部形成。形成一对的电极12分别被配置于2个端面11c的各自的附近。侧面11d与将形成一对的电极12连结的线平行地配置。

第1保护膜13形成于电阻体11的第2主面11b。第2保护膜14在电阻体11的第1主面11a形成于一对电极12之间。镀覆层15形成为从电极12的各自的上表面到电阻体11的端面11c。第3保护膜16覆盖侧面11d。

图1中，X轴被设置为从纸面右向左的方向为正，Z轴被设置为从下向上的方向为正。此外，Y轴被设置为朝向观察该纸面的人的方向为正。图2中，Y轴被设置为从纸面左向右的方向为正，Z轴被设置为从下向上的方向为正。此外，图2中，Z轴被设置为朝向观察该纸面的人的方向为正。

在动作时，在电阻体11的一对电极12之间流过电流。即，图1中，电流在与X轴平行的方向流过电阻体11中。

此外，端面11c与YZ平面平行，侧面11d与X轴平行。

电阻体11具有在沿着电流的方向(X轴方向)较长的大致柱状的形状。进一步地，从沿着电流的方向观察的(从图2的纸面上方观察的)电阻体11的剖面形状为六边形状。即，电阻体11在其侧面11d侧设置突出部17，在与电流的方向正交的方向(Y轴方向)为较长的六边形状。因此，电阻体11是大致六棱柱的形状。

突出部17是从电流的方向观察，电阻体11的侧面11d侧的、比其他部分更向外侧突出的部分。换句话说，突出部17从将第1主面11a的边缘与第2主面11b的边缘连结的平面(与XZ平面平行的面)，在与电流的方向正交的方向(Y轴方向)向外侧突出。图2中，突出部17相当于比点划线更靠外侧的部分。另外，该点划线是前面所述的将第1主面11a的边缘与第2主面11b的边缘连结的平面的一部分。并且，具有突出部17的电阻体11的侧面11d被第3保护膜16覆盖。

另外，突出部17可以如图2那样成为尖状，也可以如图10所示的变形例那样，侧面11d的一部分具有与电流的方向平行的平面。

此外，作为突出部17，也可以如图11A所示的变形例那样，具有半球的侧面形状，也可以如图11B所示的变形例那样设置有多个三角锥状的突起，也可以如图11C所示的变形例那样设置有多个半球状的突起。作为突出部17，也可以是取代上述半球的侧面形状而具有圆柱状的侧面形状的突出部。作为突出部17，多个突起的形状可以是四角锥等的多角锥，也可以是圆锥，也可以是多棱柱，也可以是圆柱。这些多个突起的间隔能够适当地选择。此外，在突出部17存在多个的情况下，其形状、大小不必一致，也可以随机。另外，图11A、图11B以及图11C是电阻体11的另一变形例所涉及的突起部17附近的放大剖视图。

此外，构成电阻体11的金属也能够是单体金属，但优选是电阻温度系数(Temperature Coefficient of resistance，TCR)接近于0的、珀耳帖(Peltier)效应小的CuMnNi合金或者CuMnSn合金。

这里，形成有一对电极12(镀覆层15)的面被安装于安装用基板(以下，未图示)。另外，为了方便，将安装于安装用基板的方向(一对电极12侧)设为“上方”。

以下，参照图1来对完成的芯片电阻器的尺寸进行说明。芯片电阻器的大小是，纵(Y方向)为0.8mm、横(X方向)为1.56mm、高度(Z方向)为0.3mm。此外，电阻体11的大小是，纵(Y方向)为0.6mm、横(X方向)为1.56mm、高度(Z方向)为0.2mm，包含CuMnNi合金而成。电阻体11的突出部从将第1主面11a的边缘与第2主面11b的边缘连结的平面在Y方向突出0.02mm。一对电极12包含Cu而成，大小是纵(Y方向)为0.33mm，横(X方向)为0.5mm，厚度(Z方向)为0.05mm。此外，一对电极12的相向的两端间的间隔是0.56mm。此外，第1保护膜13、第2保护膜14、第3保护膜16分别包含环氧树脂而成，厚度分别是0.05mm、0.05mm、0.1mm。此外，镀覆层15从接近于电阻体11的一侧起包含Cu、Ni、Sn这3层而成，厚度合计为0.018mm。

另外，这些尺寸、材料是一个例子，本公开的芯片电阻器不必限定于这些尺寸、材料。

(2)芯片电阻器的制造方法

以下，参照附图来对本公开的一实施方式中的芯片电阻器的制造方法进行说明。

另外，该芯片电阻器的制造方法如图13的流程图所示，按照抗蚀剂镀敷工序、蚀刻工序、保护部件形成工序、镀覆工序、研磨工序以及单片化形成工序的顺序而被进行。

(抗蚀剂镀敷工序)

关于芯片电阻器的制造方法，图3A中表示对抗蚀剂镀敷工序进行表示的俯视图，图3B中表示剖视图。具体而言，图3A是刚刚镀敷抗蚀剂22之后的片状电阻体21的俯视图，图3B是沿着图3A的IIIB-IIIB线切开的剖视图。

首先，如图3A以及图3B所示，准备将包含CuMnNi等的合金构成为板状的片状电阻体21，在该片状电阻体21的上表面和下表面的两方贴附抗蚀剂22。该抗蚀剂22形成为其开口部以等间隔相互平行。此外，在上面的抗蚀剂22和下表面的抗蚀剂22，在俯视下相同的位置形成开口部。

另外，片状电阻体21的上表面与电阻体11的第1主面11a对应。此外，片状电阻体21的下表面与电阻体11的第2主面11b对应。即，片状电阻体21的上表面和下表面对应于片状电阻体21的表面和背面。

(蚀刻工序)

关于芯片电阻器的制造方法，图3C中表示对蚀刻工序进行表示的俯视图，图3D中表示剖视图。另外，图3D是图3C的IIID-IIID线剖视图。

接下来，如图3C以及图3D所示，对片状电阻体21的上下表面进行蚀刻从而在片状电阻体21形成多个槽部23，然后，去除抗蚀剂22。片状电阻体21的槽部23间的部分对应于成为单片状时的芯片电阻器的电阻体11。

此时，由于从上表面和下表面的两方被蚀刻，因此如图2以及图3D所示，在电阻体11的侧面(槽部23内表面)形成突出部17。此时，突出部17的上下是蚀刻时被切口的部分。此外，由于从上表面和下表面的两方被蚀刻，因此在电阻体11较厚的情况下也能够高精度地加工其形状，因此电阻值精度也提高。

(保护部件形成工序)

关于芯片电阻器的制造方法，在图4A中表示对保护部件形成工序进行表示的俯视图，在图4B中表示剖视图。另外，图4B是图4A的IVB-IVB线剖视图。

接下来，如图4A以及图4B所示，在片状电阻体21的下表面和槽部23的内部同时形成保护部件24。保护部件24使用通过包含环氧类树脂的薄膜，利用真空热压从而流动性增加的部件，形成于片状电阻体21的下表面，并且也填充于槽部23的内部。然后，使保护部件24固化。另外，作为保护部件24的材料，例如能够将环氧树脂中含有二氧化硅、炭黑的物质设为主原料。

另外，该保护部件24为片状电阻体21的下表面的部分成为单片状时的芯片电阻器的第1保护膜13，被填充于槽部23的内部的部分为第3保护膜16。并且，第1保护膜13与第3保护膜16被一体地形成。

(镀覆工序)

关于芯片电阻器的制造方法，图4C中表示对镀覆工序进行表示的俯视图，图4D中表示剖视图。图4D是图4C的IVD-IVD线剖视图。

接下来，如图4C以及图4D所示，在片状电阻体21的上表面贴附另外的抗蚀剂25，在片状电阻体21的上表面进行镀覆。此时，在将抗蚀剂25图案化为在片状电阻体21的槽部23间的部分露出的位置成为岛状之后，进行Cu镀覆，去除抗蚀剂25。其结果，在相邻的槽部23间的部分以等间隔形成包含Cu镀覆的多个电极26。

(研磨工序)

关于芯片电阻器的制造方法，图5A中表示对研磨工序进行表示的俯视图，图5B中表示剖视图。图5B是图5A的VB-VB线剖视图。

接下来，如图5A以及图5B所示，在多个电极26之间形成第2保护膜14。该第2保护膜14包含环氧树脂。即，将第2保护膜14形成为覆盖多个电极26之间和多个电极26的上表面并使其固化。然后，研磨第2保护膜14直到多个电极26露出。

(单片化工序)

关于芯片电阻器的制造方法，图5C中表示对单片化工序进行表示的俯视图，图5D中表示剖视图。图5D是图5C的VD-VD线剖视图。

接下来，如图5C以及图5D所示，将槽部23以及多个电极26的中央部(图5C以及图5D的虚线部)切断来分割为单片状。多个电极26为单片状的一个芯片电阻器的一对电极12。

最后，从被分割为单片状的芯片电阻器的一对电极12的上表面到电阻体11的端面11c进行Cu镀覆、Ni镀覆、Sn镀覆，形成镀覆层15，得到图1以及图2所示的单片状的芯片电阻器。

另外，为了使说明简单，在图3A～图5D中表示槽部23为12根、单片状的芯片电阻器形成为纵5列、横4列的片状的部分。

进一步地，也可以适当地调整电阻值。在调整电阻值的情况下，与电阻体11同时地通过激光器来切削第1保护膜13并形成裁剪槽。由此，能够抑制毛边的产生。然后，通过另外的保护膜来至少覆盖裁剪槽。

(3)效果

本公开的一实施方式中的芯片电阻器在电阻体11的侧面11d设置从电流的方向观察向外侧突出的突出部17。因此，覆盖该突出部17的第3保护膜16与电阻体11的侧面11d的接触面积变广。由此，第3保护膜16难以剥离，因此能够防止电阻体11从第3保护膜16露出。此外，由此，可得到能够维持长期可靠性的效果。

即，通过突出部17，电阻体11的侧面11d的面积增加，此外，上下方向的应力也变强。

进一步地，由于将作为第3保护膜16的保护部件24填充到片状电阻体21的槽部23内部，因此能够使第3保护膜16可靠地填充到槽部23内部。由此，第3保护膜16难以剥离。

即，由于第3保护膜16咬入到槽部23(电阻体11的侧面11d)，因此容易完全覆盖第3保护膜16。

并且，由于将第3保护膜16与第1保护膜13同时一体地形成，因此切断时第3保护膜16难以从电阻体11剥离。

此外，在电阻体11的侧面11d形成突出部17、在电阻体11的侧面11d形成第3保护膜16之后，形成一对电极12(26)。因此，在一对电极12形成时，能够防止镀覆在电阻体11的侧面11d侧生长，电阻值稳定。

并且，通过使第3保护膜16填充于槽部23，从而形成于槽部23的第3保护膜16上表面与电阻体11的上表面之间的阶梯差变小。因此，能够减小第2保护膜14的形成位置的阶梯差，能够防止电阻体11的露出。

(4)芯片电阻器的第1变形例

另外，在上述一实施方式中，在电阻体11的侧面11d形成突出部17，但也可以如图6所示，从电流的流动方向观察(X方向，横向)，形成比电阻体11的侧面11d之中的其他部分更加凹陷的凹部18。换句话说，凹部18从将第1主面11a的边缘与第2主面11b的边缘连结的平面(与XZ平面平行的面)，在与电流的方向正交的方向(Y方向、纵向)向内侧凹陷。具有凹部18的电阻体11的侧面11d被第3保护膜16覆盖。

在形成凹部18的情况下，也与突出部17同样地，覆盖凹部18的第3保护膜16与电阻体11的侧面11d的接触面积变广，由此，第3保护膜16难以剥离。因此，能够防止电阻体11从第3保护膜16露出，由此，能够维持长期可靠性。

该凹部18通过在对图3C以及图3D所示的片状电阻体21的上下表面进行蚀刻时，使蚀刻的时间比形成突出部17的时间长而形成。若使蚀刻时间长，则突出部17中的突出的部分被切削，进一步地暴露于来自上表面和下表面的两方的蚀刻液的侧面11d的中央部被切削。

该第1变形例所涉及的芯片电阻器的尺寸、材料与图1所示的芯片电阻器相同。另外，凹部18从将第1主面11a的边缘与第2主面11b的边缘连结的平面在Y方向凹陷0.02mm。图6中，凹部18对应于比点划线(将第1主面11a的边缘与第2主面11b的边缘连结的平面的一部分)更靠内侧的部分。

另外，本公开的芯片电阻器不必限定于这些尺寸、材料。

另外，作为凹部18，也可以如图12A所示的变形例那样，是具有半球的侧面形状的凹部，也可以如图12B所示的变形例那样设置有多个三角锥状的凹部，也可以如图12C所示的变形例那样设置有多个半球形状的凹部。作为凹部18，也可以是取代上述半球的侧面形状而具有圆柱状的侧面形状的凹部。作为凹部18，多个凹部的形状也可以是四角锥等的多角锥，也可以是圆锥，也可以是多棱柱，也可以是圆柱。这些多个凹部的间隔能够适当地选择。此外，在凹部18存在多个的情况下，其形状、大小不必一致，也可以随机。另外，图12A、图12B以及图12C是电阻体11的另一变形例所涉及的凹部18附近的放大剖视图。

(5)芯片电阻器的第2变形例

此外，在上述一实施方式中，在电阻体11的第2主面11b形成第1保护膜13，但也可以如图7所示，在电阻体11的第2主面11b不贴附第1保护膜13而贴附树脂基板19。此外，也可以在第1保护膜13的上表面形成树脂基板19。

该树脂基板19的厚度比第1保护膜13厚，包含与用于安装用基板的材料相同的玻璃环氧。在电阻体11直接形成树脂基板19的情况下，通过热压来将两者粘合。

通过树脂基板19针对弯曲应力而增强，在生产工序内容易搬运。此外，能够防止与安装后的安装用基板的热膨胀率的不同所导致的焊料裂缝。另外，也可以在树脂基板19的上表面进一步形成第1保护膜13。

产业上的可利用性

本公开所涉及的芯片电阻器及其制造方法具有能够抑制长期可靠性的恶化的效果。本公开通过应用于特别是将各种电子设备中使用的金属板设为电阻体的芯片电阻器等而有用。

-符号说明-

11 电阻体

11a 第1主面

11b 第2主面

11c 端面

11d 侧面

12、26 电极

13 第1保护膜

14 第2保护膜

15 镀覆层

16 第3保护膜

17 突出部

18 凹部

19 树脂基板

Claims

1.一种芯片电阻器，具备电阻体、一对电极、第1保护膜、第2保护膜和第3保护膜，

所述电阻体具备：第1主面、和位于所述第1主面的相反侧的第2主面，并且具备从将所述第1主面的边缘与所述第2主面的边缘连结的平面向外侧突出的突出部，

所述一对电极各自分别形成于所述电阻体的所述第1主面上的两端部，并且将所述一对电极彼此连结的方向是沿着所述第1主面的边缘以及所述第2主面的边缘的方向，

所述第1保护膜形成在所述电阻体的所述第2主面上，

所述第2保护膜形成在所述电阻体的所述第1主面上并且所述一对电极之间，

所述第3保护膜形成在所述电阻体的所述突出部上。

2.一种芯片电阻器，具备电阻体、一对电极、第1保护膜、第2保护膜和第3保护膜，

所述电阻体具备：第1主面、和位于所述第1主面的相反侧的第2主面，并且具备从将所述第1主面的边缘与所述第2主面的边缘连结的平面向内侧凹陷的凹部，

所述第1保护膜形成在所述电阻体的所述第2主面上，

所述第3保护膜形成在所述电阻体的所述凹部上。

3.根据权利要求1或者2所述的芯片电阻器，

所述第1保护膜包含树脂基板。

4.一种芯片电阻器的制造方法，具备：

在片状电阻体的主面、和从所述主面观察处于片状电阻体的相反侧的背面形成多个槽部的工序；

在所述片状电阻体的所述主面和所述多个槽部的内部一体地形成保护膜的工序；

在所述片状电阻体的所述背面贴附抗蚀剂，在所述片状电阻体的所述背面进行镀覆，从而在相邻的所述槽部间以等间隔形成多个电极的工序；和

将所述多个槽部以及所述多个电极的中央部切断来分割为单片状的工序。

5.根据权利要求4所述的芯片电阻器的制造方法，

在形成所述多个电极的工序中，

在所述片状电阻体的所述主面和所述背面贴附抗蚀剂，对所述片状电阻体的所述主面和所述背面的双方进行蚀刻之后，通过去除所述抗蚀剂，从而在所述片状电阻体设置多个槽部。