CN109643661B - 功率半导体装置 - Google Patents

功率半导体装置 Download PDF

Info

Publication number
CN109643661B
CN109643661B CN201780046968.XA CN201780046968A CN109643661B CN 109643661 B CN109643661 B CN 109643661B CN 201780046968 A CN201780046968 A CN 201780046968A CN 109643661 B CN109643661 B CN 109643661B
Authority
CN
China
Prior art keywords
power semiconductor
semiconductor device
layer
sintered metal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780046968.XA
Other languages
English (en)
Other versions
CN109643661A (zh
Inventor
曾田真之介
横山吉典
小林浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109643661A publication Critical patent/CN109643661A/zh
Application granted granted Critical
Publication of CN109643661B publication Critical patent/CN109643661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供即使在功率半导体元件的可动作温度充分高的情况下，仍具有高的可靠性的功率半导体装置。具备：功率半导体元件(1)，包括形成于第1面(1A)上的电极(2)；第1应力缓和部(6)，与电极(2)经由第1接合部(5)连接；以及布线部(8)，与第1应力缓和部(6)经由第2接合部(7)电连接。第1接合部(5)的接合强度高于第2接合部(7)的接合强度。

Description

功率半导体装置
技术领域
本发明涉及功率半导体装置，特别涉及具备高温动作的功率半导体元件的功率半导体装置。
背景技术
在面向电动汽车/混合动力车的逆变器、铁路车辆用逆变器等的功率电子设备中，作为核心零件的功率半导体装置(功率模块)被要求小型化以及低成本化。实现这些的方法之一是提高功率半导体元件的可动作温度。
通过提高功率半导体元件的可动作温度，可投入到元件的每单位面积的电流值增加。其结果，能够使功率半导体元件以及功率半导体装置小型化，并且伴随小型化能够降低功率半导体装置的制造成本。
另一方面，在提高功率半导体元件的可动作温度时，起因于功率半导体元件和布线部的热膨胀率系数的差而在功率半导体装置内产生的热应力增加。其结果，存在热应力集中到连接功率半导体元件与布线部之间的连接部(芯片上接合部)而该连接部的热疲劳耐久性劣化这样的问题。
作为用于提高这样的芯片上接合部的热疲劳耐久性的技术，已知例如以下的技术。
在日本特开2010-10502号公报中，公开了用银(Ag)系接合层接合功率半导体元件的电极和布线部的半导体模块。
在日本特开2005-19694号公报中，公开了在芯片的电极部与端子部(布线部)之间插入有层叠体的功率模块。该层叠体包括作为应力缓冲材料发挥作用的2个低变形电阻体、和配设于2个低变形电阻体彼此之间且比低变形电阻体的热膨胀系数低的热膨胀系数的低热膨胀体。电极部与该层叠体的一方的低变形电阻体、和该层叠体的另一方的低变形电阻体与端子部都经由将Sn以及Ni作为主成分含有的金属间化合物层而接合。各金属间化合物层具有等同的结构。
现有技术文献
专利文献
专利文献1：日本特开2010-10502号公报
专利文献2：日本特开2005-19694号公报
发明内容
然而，以往的功率半导体装置的热疲劳耐久性根据功率半导体元件的动作温度并不充分。因此，以往的功率半导体装置存在不具有高的可靠性这样的问题。日本特开2010-10502号公报记载的半导体模块在根据上述小型化的观点使功率半导体元件的可动作温度充分高的情况下，功率半导体元件的电极易于受到损伤。日本特开2005-19694号公报记载的功率模块在根据上述小型化的观点使功率半导体元件的可动作温度充分高的情况下，接合电极部和该层叠体的金属间化合物层或者电极部易于受到损伤。
本发明是为了解决如上述的课题而完成的。本发明的主要的目的在于提供一种即使在功率半导体元件的可动作温度充分高的情况下，仍具有高的可靠性的功率半导体装置。
本发明的功率半导体装置具备：功率半导体元件，具有第1面，包括形成于第1面上的电极；第1应力缓和部，与电极经由第1接合部连接；以及布线部，与第1应力缓和部经由第2接合部电连接。第1接合部的接合强度高于第2接合部的接合强度。
根据本发明，能够提供即使在功率半导体元件的可动作温度充分高的情况下，仍具有高的可靠性的功率半导体装置。
附图说明
图1是示出实施方式1所涉及的功率半导体装置的剖面图。
图2是示出实施方式4所涉及的功率半导体装置的剖面图。
图3是示出实施方式5所涉及的功率半导体装置的剖面图。
图4是用于说明实施方式6所涉及的功率半导体装置的电极以及第1接合部的俯视图。
图5是用于说明实施方式7所涉及的功率半导体装置的电极以及第1接合部的俯视图。
图6是示出实施方式8所涉及的功率半导体装置的剖面图。
图7是示出实施方式9所涉及的功率半导体装置的剖面图。
图8是用于说明实施方式9所涉及的功率半导体装置的电极以及第1接合部的俯视图。
图9是示出实施方式10所涉及的功率半导体装置的剖面图。
图10是示出实施方式10所涉及的功率半导体装置的变形例的剖面图。
图11是示出实施方式10所涉及的功率半导体装置的另一变形例的剖面图。
图12是示出实施方式10所涉及的功率半导体装置的又一变形例的剖面图。
图13是示出实施方式10所涉及的功率半导体装置的又一变形例的剖面图。
图14是示出实施方式10所涉及的功率半导体装置的又一变形例的剖面图。
图15是示出实施方式10所涉及的功率半导体装置的又一变形例的剖面图。
图16是示出实施方式10所涉及的功率半导体装置的又一变形例的剖面图。
图17是示出实施方式1所涉及的功率半导体装置的变形例的剖面图。
(附图标记说明)
1：功率半导体元件；1A：第1面；2：电极；3：绝缘基板；4：管芯接合材料；5：烧结金属层(第1接合部)；5A、5B、5C、5D：部分；6：应力缓和部(第1应力缓和部)；7：焊料层(第2接合部)；8：母线(布线部)；8A：薄壁区域；8B：厚壁区域；8C、8D、8E：凹部；9：界面(第1接合部)；10：第2应力缓和部；11：焊料层(第3接合部)；100、101、102、103、104、105、106、107：功率半导体装置。
具体实施方式
以下，参照附图，说明本发明的实施方式。此外，在以下的附图中，对同一或者相当的部分，附加同一参照编号，不反复其说明。
实施方式1.
<功率半导体装置的结构>
参照图1，实施方式1所涉及的功率半导体装置100主要具备功率半导体元件1、绝缘基板3、作为第1接合部的烧结金属层5、应力缓和部6、作为第2接合部的焊料层7、以及母线8。
功率半导体元件1是任意的功率半导体元件即可，例如是IGBT(Insulated GateBipolar Transitor，绝缘栅双极晶体管)。功率半导体元件1具有第1面1A、和位于与第1面1A相反的一侧的面。在功率半导体元件1的第1面1A上，形成有电极2。电极2形成于第1面1A的一部分上。功率半导体元件1的位于与第1面1A相反的一侧的面例如经由管芯接合(diebonding)材料4与绝缘基板3接合。功率半导体元件1能够高温动作。其动作界限温度为例如175℃以上、优选为200℃以上。
构成电极2的材料是具有导电性的任意的材料即可，包括例如铝(Al)、镍(Ni)、铜(Cu)、以及金(Au)中的至少1个。在对第1面1A俯视时，电极2的平面形状是任意的形状即可，例如是矩形形状。电极2例如形成为与第1面1A相接的第1层、形成于第1层上的第2层、以及形成于第2层上的第3层的层叠体。另外，电极2也可以不构成为层叠体而形成为单一层。在该情况下，构成电极2的材料是例如Cu。这样的电极2能够通过将在功率半导体元件1的第1面1A上形成的Cu薄膜作为种子(seed)层的电解镀敷形成。
构成电极2的第1层的材料包含例如Al，既可以是纯铝，也可以是铝合金。构成第1层的材料除了Al以外，也可以包含从硅(Si)、铜(Cu)、锰(Mn)、镁(Mg)、锌(Zn)、以及镍(Ni)等的群选择的至少1个。如果第1层由铝合金构成，则第1层的强度增加，所以即使在高温动作时也能够抑制电极2的损伤。上述第1层的厚度是例如5μm。
构成电极2的第2层的材料包含例如Ni。第2层能够通过例如非电解镀敷形成。在该情况下，在第2层中能够形成磷(P)浓化层(concentrated layer)。另外，能够降低功率半导体装置100的制造成本。第2层能够通过例如电解镀敷形成。在该情况下，在第2层中抑制磷(P)浓化层的形成。上述第2层的厚度是例如1μm以上10μm以下。处于第2层的厚度越厚，第1层的损伤越抑制的倾向。但是，在第2层的厚度过厚时，由于在第2层中产生的膜应力而易于发生电极2的剥离或者功率半导体元件1的翘曲等异常。因此，在构成材料中包含Ni的上述第2层的厚度优选为10μm以下。更优选地，上述第2层的厚度是例如3μm以上7μm以下。
或者，构成电极2的第2层的材料包含例如Cu。这样的第2层能够通过例如非电解镀敷形成。在构成材料中包含Cu的第2层的厚度优选为30μm以下。更优选地，上述第2层的厚度是例如3μm以上10μm以下。
构成电极2的第3层的材料包含例如Au。第3层能够通过例如薄镀形成。上述第3层的厚度为例如0.01μm以上1μm以下，更优选为0.05μm以上0.5μm以下。上述第3层的厚度为例如0.1μm。
此外，第3层也可以不形成。在电极2的第2层和作为后述第1接合部的烧结金属层5的接合在高温动作时也维持而能够担保功率半导体装置100的可靠性的情况下，第3层也可以不形成。
另外，构成第3层的材料也可以包含例如Cu。在该情况下，第3层能够通过例如将在第2层上形成的Cu薄膜作为种子层的镀敷形成。该情况下的第3层的厚度是例如1μm以上30μm以下。由此，能够抑制电极2的损伤。由Cu构成的第3层的膜应力小于由Ni构成的第2层的膜应力，所以该第3层的厚度能够比第2层的厚度厚。
绝缘基板3是隔着绝缘陶瓷板33层叠第1导体31和第2导体32而构成的。第1导体31搭载有功率半导体元件1。在第1导体31中位于和与功率半导体元件1接合的面相反的一侧的面(整个面)与绝缘陶瓷板33接合。在绝缘陶瓷板33中位于和与第1导体31接合的面相反的一侧的面与第2导体32接合。构成第1导体31以及第2导体32的材料成为具有导电性且具有高的热导率的任意的材料即可，例如是铜(Cu)或者铝(Al)。构成绝缘陶瓷板33的材料是具有电绝缘性并且具有高的导热性的任意的材料即可，例如是包含氮化硅(SiN)、氮化铝(AlN)、以及氧化铝(Al2O3)的至少某一个的材料。
管芯接合材料4成为能够接合功率半导体元件1和第1导体31的任意的材料即可，例如是焊料、或者使用银纳米粒子的低温烧结材料等。
烧结金属层5对功率半导体元件1的电极2与应力缓和部6之间进行电连接。烧结金属层5与例如电极2的上述第2层或者上述第3层接合、并且与应力缓和部6接合。在对上述第1面1A俯视时，烧结金属层5的外形线形成为与电极2的外形线重叠。烧结金属层5与例如电极2的上表面(位于和与第1面1A相接的面相反的一侧的面)的整体接合。在对第1面1A俯视时，烧结金属层5的平面形状是任意的形状即可，例如是矩形形状。
构成烧结金属层5的材料是烧结金属。构成烧结金属层5的材料包含例如银(Ag)以及Cu的至少某一个。从不同的观点而言，构成烧结金属层5的材料包含构成电极2的材料以及构成应力缓和部6的材料以外的其他材料。烧结金属层5是对例如使Ag或者Cu等的金属粉末在树脂中分散而得到的膏状的混制物进行加热以及加压而得到的烧结物。该金属粉的粒径是例如几nm以上几μm以下。上述膏状的混制物能够通过使用例如分配器的印刷法涂敷到电极2上。另外，烧结金属层5也可以是对预先成形为片材状的上述混制物进行加压以及加热而烧结的物体。在使用分配器涂敷膏状的混制物的情况下，担心起因于利用分配器的涂敷量的偏差等而该混制物比预定的区域向外润湿扩展，在功率半导体元件1上形成金属残渣。相对于此，通过上述混制物被成形而得到的片材状材料形成的烧结金属层5相比于通过利用分配器涂敷的上述混制物形成的烧结金属层5，抑制上述混制物的量的偏差，所以能够抑制上述金属残渣的形成。
烧结金属层5在被加热到功率半导体元件1高温动作时的动作温度域以及接近后述焊料层7的熔点的温度域时，相比于焊料层7，硬度、剪切强度、以及屈服强度更高。在功率半导体元件1的温度是175℃以上230℃以下的温度域(第1温度域)中的一个点的温度时，烧结金属层5的硬度、剪切强度、以及屈服强度比焊料层7的硬度、剪切强度、以及屈服强度高。在功率半导体元件1的温度是200℃时，烧结金属层5的硬度、剪切强度、以及屈服强度比焊料层7的硬度、剪切强度、以及屈服强度高。
烧结金属层5的温度是175℃以上230℃以下的温度域(第1温度域)中的一个点的温度时的烧结金属层5的硬度比焊料层7的温度是该第1温度域中的一个点的温度时的焊料层7的硬度高。烧结金属层5的温度是上述第1温度域中的一个点的温度时的烧结金属层5的剪切强度比焊料层7的温度是上述第1温度域中的一个点的温度时的焊料层7的剪切强度高。烧结金属层5的温度是上述第1温度域中的一个点的温度时的烧结金属层5的屈服强度比焊料层7的温度是上述第1温度域中的一个点的温度时的焊料层7的屈服强度高。
优选地，烧结金属层5的温度处于室温以上且焊料层7的熔点以下的温度域(第2温度域)时的烧结金属层5的硬度比焊料层7的温度处于该第2温度域时的焊料层7的硬度高。烧结金属层5的温度处于上述第2温度域时的烧结金属层5的剪切强度比焊料层7的温度处于上述第2温度域时的焊料层7的剪切强度高。烧结金属层5的温度处于上述第2温度域时的烧结金属层5的屈服强度比焊料层7的温度处于上述第2温度域时的焊料层7的屈服强度高。
关于烧结金属层5以及焊料层7的硬度，例如针对通过在与第1面1A垂直的方向(烧结金属层5的厚度方向)上对功率半导体装置100进行研磨而露出的剖面，使用纳米压头(nanoindenter)测定。关于烧结金属层5以及焊料层7的屈服强度，例如针对通过在与第1面1A垂直的方向(烧结金属层5的厚度方向)上对功率半导体装置100进行研磨而露出的剖面，使用纳米压头测定。烧结金属层5以及焊料层7的剪切强度通过例如拉伸剪切试验测定。例如，通过固定功率半导体装置100的绝缘基板3并针对布线部8在沿着第1面1A的方向上施加剪切载荷而测定。在这些测定中，例如功率半导体装置100的绝缘基板3配置于具有调温功能的样品载置台上，通过样品载置台将功率半导体元件1加热到上述温度域1中的一个点的温度。功率半导体元件1的温度能够通过任意的温度计测定。
应力缓和部6形成于功率半导体元件1的电极2与母线8之间。应力缓和部6经由烧结金属层5与电极2连接。应力缓和部6的热膨胀率系数为功率半导体元件1的热膨胀率系数以上且母线8的热膨胀率系数以下，优选为超过功率半导体元件1的热膨胀率系数且小于母线8的热膨胀率系数。例如，在功率半导体元件1主要由Si(热膨胀率系数α＝2ppm/K)构成，母线8由Cu(热膨胀率系数α＝17ppm/K)构成的情况下，应力缓和部6的热膨胀率系数α是例如11ppm/K。
这样的应力缓和部6构成为例如包括殷钢、形成于殷钢的一侧的第1Cu层、以及形成为与第1Cu层隔着殷钢的第2Cu层的层叠体(第1Cu层/殷钢/第2Cu层)(参照图17)。在该情况下，第1Cu层的层叠方向上的厚度等于例如殷钢的层叠方向上的厚度、以及第2Cu层的层叠方向上的厚度。构成应力缓和部6的材料包含例如从由Cu、Al、Ag、Ni、以及Cu构成的群选择的至少1个。应力缓和部6也可以由例如Cu合金或者Al合金构成。应力缓和部6也可以构成为例如包含铁(Fe)以及Ni的殷钢、和Cu的包层材料。在对上述第1面1A俯视时，应力缓和部6的外形线形成为与电极2的外形线以及烧结金属层5的外形线重叠。应力缓和部6与例如烧结金属层5的上表面(位于和与电极2相接的面相反的一侧的面)的整体接合。在对第1面1A俯视时，应力缓和部6的平面形状是任意的形状即可，例如是矩形形状。
焊料层7对应力缓和部6与母线8之间进行电连接。构成焊料层7的材料包含Sn，还包含例如Ag以及Cu。
母线8经由烧结金属层5、应力缓和部6、以及焊料层7与功率半导体元件1的电极2电连接。母线8在对第1面1A俯视时，具有与焊料层7重叠的第1区域、和不与焊料层7重叠的第2区域。构成母线8的材料包含例如Cu以及Al的至少某一个。母线8也可以由例如Cu合金或者Al合金构成。母线8也可以构成为例如包含铁(Fe)以及Ni的殷钢、和Cu的包层材料。如果母线8构成为该包层材料，则通过调整例如Cu以及殷钢的厚度，能够调整母线8的热膨胀率系数，能够抑制焊料层7的损伤。优选地，在对上述第1面1A俯视时，与焊料层7重叠的上述第1区域构成为上述包层材料，不与焊料层7重叠的上述第2区域由Cu以及Al的至少某一个构成。由此，相比于母线8的整体由包含殷钢的包层材料构成的情况，能够增加母线8的额定电流密度。
<功率半导体装置100的制造方法>
功率半导体装置100的制造方法例如具备：准备包括电极2的功率半导体元件1、绝缘基板3、应力缓和部6、母线8的工序；经由烧结金属层5接合电极2和应力缓和部6的工序(第1接合工序)；经由焊料层7接合应力缓和部6和母线8的工序(第2接合工序)；以及经由管芯接合材料4接合功率半导体元件1和绝缘基板3的工序(第3接合工序)。在第1接合工序中，在经由上述混制物层叠电极2和应力缓和部6的状态下，混制物被加压以及加热而烧结。这样，制造功率半导体装置100。
<功率半导体装置100的作用效果>
功率半导体装置100具备：功率半导体元件1，具有第1面1A，包括形成于第1面1A上的电极2；应力缓和部6，与电极2经由作为第1接合部的烧结金属层5连接；以及作为布线部的母线8，与应力缓和部6经由作为第2接合部的焊料层7电连接。在功率半导体元件1的温度是175℃以上230℃以下的温度域中的至少一个点的温度(例如200℃)时，烧结金属层5的硬度、剪切强度以及屈服强度的至少某一个比焊料层7的硬度、剪切强度以及屈服强度的至少某一个高。
在功率半导体元件1的高温动作时，施加到烧结金属层5的热应力大于施加到焊料层7的热应力。烧结金属层5在功率半导体元件1的温度是175℃以上230℃以下的温度域中的至少一个点的温度时、即功率半导体元件1的高温动作时，相比于焊料层7，硬度、剪切强度以及屈服强度更高。即，根据功率半导体装置100，能够对比焊料层7更坚固的烧结金属层5，施加比施加到焊料层7的热应力大的热应力。其结果，功率半导体装置100相比于功率半导体元件的电极和应力缓和部的接合部与应力缓和部和布线部的接合部同样地由焊料接合构成的以往的功率半导体装置，热疲劳耐久性更高，即使在高温动作时，仍抑制烧结金属层5以及焊料层7的损伤。因此，功率半导体装置100具有比以往的功率半导体装置高的可靠性。
此外，在功率半导体装置100的动作时，功率半导体元件1的温度高于烧结金属层5的温度以及焊料层7的温度。因此，如果例如烧结金属层5的温度处于上述第2温度域时的烧结金属层5的硬度、剪切强度、以及屈服强度比焊料层7的温度处于该第2温度域时的焊料层7的硬度、剪切强度、以及屈服强度高，则关于功率半导体元件1的温度是175℃以上230℃以下时的硬度、剪切强度以及屈服强度，第1接合部的值比第2接合部的值高。
另外，功率半导体装置100相比于功率半导体元件的电极和布线部仅通过烧结Ag层接合的以往的功率半导体装置，能够防止热应力向电极2的集中，所以能够抑制电极2的损伤。其结果，功率半导体装置100具有比该以往的功率半导体装置高的可靠性。
在上述功率半导体装置100中，构成电极2的材料优选包含Cu。电极2优选包含Cu镀敷层。由此，电极2相比于构成电极2的材料包含Ni但不包含Cu的情况，其膜应力更小，所以即使在高温动作时也不易受到损伤。其结果，该功率半导体装置100具有比上述以往的功率半导体装置高的可靠性。
在上述功率半导体装置100中，第2接合部是焊料层7。焊料层7能够吸收应力缓和部6相对功率半导体元件1的相对的位置(沿着第1面1A的方向以及与第1面1A垂直的方向上的位置)的偏差。因此，功率半导体装置100的生产性与以往的功率半导体装置的生产性等同。
此外，应力缓和部6的热膨胀率系数能够根据功率半导体元件1的高温动作时的电极2、作为第1接合部的烧结金属层5以及作为第2接合部的焊料层7各自的损伤的程度调整。在功率半导体元件1的高温动作时电极2或者烧结金属层5大幅损伤的情况下，优选使应力缓和部6的热膨胀率系数接近功率半导体元件1的热膨胀率系数。在功率半导体元件1的高温动作时焊料层7大幅损伤的情况下，优选使应力缓和部6的热膨胀率系数接近母线8的热膨胀率系数。
实施方式2.
接下来，说明实施方式2所涉及的功率半导体装置。实施方式2所涉及的功率半导体装置具备基本上与实施方式1所涉及的功率半导体装置100同样的结构，但第2接合部代替焊料层7而成为第2烧结金属层这一点不同。
接合电极2和应力缓和部6的第1接合部是具备与功率半导体装置100中的烧结金属层5等同的结构的第1烧结金属层。即，第1烧结金属层是例如对使Ag或者Cu等的金属粉末分散而得到的膏状的混制物进行加热以及加压而得到的烧结物。第2烧结金属层是例如对使Ag或者Cu等的金属粉末分散而得到的膏状的混制物不加压而进行加热而得到的烧结物。第1烧结金属层的孔隙率(porosity)低于第2烧结金属层的孔隙率。即，第1烧结金属层的烧结密度高于第2烧结金属层的烧结密度。
第1烧结金属层在175℃以上230℃以下的温度域中，即在功率半导体元件1的高温动作时，相比于第2烧结金属层，硬度、剪切强度以及屈服强度更高。其结果，实施方式2所涉及的功率半导体装置能够起到与实施方式1所涉及的功率半导体装置100同样的效果。
第2烧结金属层是对上述混制物无加压地进行烧结而形成的。即，在实施方式2所涉及的功率半导体装置的制造方法中，代替上述功率半导体装置100的制造方法中的上述第2接合工序，在经由上述混制物层叠应力缓和部6和母线8的状态下，对混制物不加压而进行加热来烧结。因此，实施方式2所涉及的功率半导体装置的生产性与功率半导体装置100以及以往的功率半导体装置的生产性等同。
实施方式3.
接下来，说明实施方式3所涉及的功率半导体装置。实施方式3所涉及的功率半导体装置具备基本上与实施方式1所涉及的功率半导体装置100同样的结构，但第1接合部代替烧结金属层5而成为液相扩散接合层这一点不同。
液相扩散接合层是通过液相扩散接合形成的层。具体而言，首先，准备由熔点比构成作为被接合材料的电极2以及应力缓和部6的材料低的材料构成的接合材料。构成接合材料的材料包含例如Sn。接下来，隔着该接合材料而层叠电极2和应力缓和部6。接合材料通过例如回流法涂敷到电极2上。接下来，接合材料被加热到小于构成电极2以及应力缓和部6的材料的熔点且构成接合材料的材料的熔点以上的温度。由此，仅接合材料被熔融而成为液相。直至液相的接合材料等温凝固，保持接合材料的温度。由此，形成接合电极2和应力缓和部6的液相扩散接合层。液相扩散接合层包含例如接合材料中的Sn和电极2或者应力缓和部6中的Cu合金化而成的Cu3Sn、以及接合材料中的Sn和电极2或者应力缓和部6中的Ni合金化而成的Ni3Sn4。
关于这样的液相扩散接合层，在175℃以上230℃以下的温度域中，相比于通过焊料接合形成的焊料层7，硬度、剪切强度以及屈服强度更高。其结果，实施方式3所涉及的功率半导体装置能够起到与实施方式1所涉及的功率半导体装置100同样的效果。
另外，如上述的液相扩散接合层相比于功率半导体装置100中的烧结金属层5，抑制空隙的发生，并且抑制残留应力的发生，所以具有高的热疲劳耐久性。其结果，实施方式3所涉及的功率半导体装置具有比功率半导体装置100高的可靠性。
此外，在实施方式3所涉及的功率半导体装置中，第2接合部也可以是液相扩散接合层。这样的第2接合部与功率半导体装置100中的焊料层7以及实施方式2所涉及的功率半导体装置中的第2烧结金属层同样地，能够无加压地形成。因此，实施方式3所涉及的功率半导体装置与功率半导体装置100以及以往的功率半导体装置的生产性等同。
实施方式4.
接下来，参照图2，说明实施方式4所涉及的功率半导体装置101。实施方式4所涉及的功率半导体装置101具备基本上与实施方式1所涉及的功率半导体装置100同样的结构，但第1接合部是电极2和应力缓和部6直接接合的界面9这一点不同。
即，在功率半导体装置101中，界面9在被加热到功率半导体元件1高温动作时的动作温度域以及接近后述焊料层7的熔点的温度域时，相比于焊料层7，剪切强度更高。在界面9中，构成电极2的原子或者分子、和构成应力缓和部6的原子或者分子直接结合(例如共价键)。这样的界面9能够通过公知的直接接合方法形成。例如，通过在电极2中应与应力缓和部6接合的面、和在应力缓和部6中应与电极2接合的面被清洁化之后，使这些面直接接触，形成界面9。
由此，在上述温度域中，界面9的剪切强度比焊料层7的剪切强度高。因此，功率半导体装置101能够起到与功率半导体装置100同样的效果。
此外，界面9的剪切强度和焊料层7的剪切强度的高低能够通过例如针对功率半导体装置101的拉伸剪切试验确认。
另外，在功率半导体装置101中，电极2和热容量比其他部件大的应力缓和部6直接接合，抑制在界面9中发生空隙。因此，功率半导体装置101相比于经由在内部形成有空隙的烧结金属层5连接电极2和应力缓和部6的功率半导体装置100，提高短路耐量。
实施方式5.
接下来，参照图3，说明实施方式5所涉及的功率半导体装置102。实施方式5所涉及的功率半导体装置102具备基本上与实施方式1所涉及的功率半导体装置100同样的结构，但除了应力缓和部6(第1应力缓和部)以外还具备第2应力缓和部10这一点不同。
第2应力缓和部10经由作为第2接合部的焊料层7与第1应力缓和部6连接。第2应力缓和部10经由作为第3接合部的焊料层11与母线8连接。母线8经由烧结金属层5、第1应力缓和部6、焊料层7、第2应力缓和部10、以及焊料层11与电极2电连接。
第2应力缓和部10的热膨胀率系数为第1应力缓和部6的热膨胀率系数以上且母线8的热膨胀率系数以下，优选为超过第1应力缓和部6的热膨胀率系数且小于母线8的热膨胀率系数。第1应力缓和部6的热膨胀率系数如上所述优选为超过功率半导体元件1的热膨胀率系数且小于母线8的热膨胀率系数。例如，在功率半导体元件1主要由Si(热膨胀率系数α＝2ppm/K)构成，母线8由Cu(热膨胀率系数α＝17ppm/K)构成的情况下，第1应力缓和部6的热膨胀率系数α是例如8ppm/K，第2应力缓和部10的热膨胀率系数α是例如12ppm/K。
具有这样的热膨胀率系数的第1应力缓和部6构成为例如由殷钢、形成于殷钢的一侧的第1Cu层、以及以与第1Cu层隔着殷钢的方式形成的第2Cu层构成的层叠体(第1Cu层/殷钢/第2Cu层)。在该情况下，例如第1Cu层的层叠方向上的厚度等于第2Cu层的层叠方向上的厚度。另外，殷钢的层叠方向上的厚度等于例如第1Cu层的层叠方向上的厚度与第2Cu层的层叠方向上的厚度之和。第1Cu层的上述厚度、殷钢的上述厚度、以及第2Cu层的上述厚度的比例是例如1：2：1。
另外，具有如上述的热膨胀率系数的第2应力缓和部10构成为例如由所谓42合金(在构成材料中包含Ni以及Fe的合金)、形成于42合金的一侧的第3Cu层、以及以与第3Cu层隔着42合金的方式形成的第4Cu层构成的层叠体(第3Cu层/殷钢/第4Cu层)。
在这样的功率半导体装置102中施加到烧结金属层5以及焊料层7的热应力能够比在功率半导体装置100中施加到烧结金属层5以及焊料层7的热应力降低。因此，功率半导体装置102具有比功率半导体装置100更高的可靠性。
此外，在功率半导体装置102中，第1接合部也可以是液相扩散接合层，第2接合部也可以是第2烧结金属层或者液相扩散接合层。
实施方式6.
接下来，参照图4，说明实施方式6所涉及的功率半导体装置103。实施方式6所涉及的功率半导体装置103具备基本上与实施方式1所涉及的功率半导体装置100同样的结构，但对第1面1A俯视时，第1接合部的外形的角部是曲线状这一点不同。此外，图4是仅示出在功率半导体装置103中与第1接合部相比位于功率半导体元件1侧的部件的俯视图。
第1接合部是例如烧结金属层5。在对第1面1A俯视时，烧结金属层5的平面形状是例如圆角矩形形状。在对第1面1A俯视时，第1接合部的外形的所有角部是曲线状。在对第1面1A俯视时，在烧结金属层5的外形中，不存在形成锐角的角部。
由此，能够防止应力集中到烧结金属层5的外形的角部。因此，在功率半导体元件1的高温动作时，能够抑制烧结金属层5的损伤。其结果，功率半导体装置103具有比功率半导体装置100更高的可靠性。
此外，第1接合部也可以是上述液相扩散接合层。另外，第1接合部也可以是界面9。在第1接合部是界面9的情况下，在对第1面1A俯视时电极2以及应力缓和部6的至少某一个的外形的角部是曲线状即可。
实施方式7.
接下来，参照图5，说明实施方式7所涉及的功率半导体装置104。实施方式7所涉及的功率半导体装置104具备基本上与实施方式1所涉及的功率半导体装置100同样的结构，但对第1面1A俯视时第1接合部包括分散配置的多个部分这一点不同。此外，图5是仅示出在功率半导体装置104中与第1接合部相比位于功率半导体元件1侧的部件的俯视图。
第1接合部是例如烧结金属层5。在对第1面1A俯视时，烧结金属层5包括分散配置的多个部分5A、5B、5C、5D。多个部分5A、5B、5C、5D是例如在沿着第1面1A的第1方向上相互隔开间隔而配置的。烧结金属层5例如还包括在与第1方向交叉并且沿着第1面1A的第2方向上，与多个部分5A、5B、5C、5D的各个相互隔开间隔而配置的多个部分。即，烧结金属层5具有例如在第1方向以及与第1方向交叉的第2方向上分散配置的多个部分。在对第1面1A俯视时，在电极2中未与烧结金属层5接合的区域的平面形状是例如格子状。在对第1面1A俯视时，多个部分的平面形状是任意的形状即可，例如是矩形形状。
电极2的上述上表面(位于和与第1面1A相接的面相反的一侧的面)具有未与烧结金属层5接合的区域。另外，在应力缓和部6中与电极2的上述上表面面对的下表面具有未与烧结金属层5接合的区域。
由此，烧结金属层5的多个部分在沿着第1面1A的方向上分散配置。因此，即使在例如烧结金属层5中产生破裂的情况下，该破裂在沿着第1面1A的方向上的发展被抑制。另外，即使在例如烧结金属层5中产生在第1方向上延伸的破裂的情况下，该破裂在第2方向上的发展被抑制。其结果，功率半导体装置104具有比功率半导体装置100更高的可靠性。
优选地，在对第1面1A俯视时，多个部分的外形的角部是曲线状。根据这样的功率半导体装置104，能够起到与功率半导体装置103同样的效果。此外，第1接合部也可以是上述液相扩散接合层。
在对第1面1A俯视时的多个部分的平面形状不限于矩形形状，也可以是例如圆形形状、或者顶点数为3以上的多边形形状。
在图5所示的功率半导体装置104中，烧结金属层5的多个部分的各外周端部与比电极2的外周端部在电极2中位于内侧的区域接合，但不限于此。也可以形成为烧结金属层5的多个部分中的位于最外侧的部分的外周端部的一部分与电极2的外周端部重叠。
实施方式8.
接下来，参照图6，说明实施方式8所涉及的功率半导体装置105。实施方式8所涉及的功率半导体装置105具备基本上与实施方式1所涉及的功率半导体装置100同样的结构，但应力缓和部6(第1应力缓和部)具有与第1接合部连接的第2面6A、和位于第2面6A的相反侧且与第2接合部连接的第3面6B，第3面6B的面积大于第2面6A的面积这一点不同。
第1接合部是例如烧结金属层5。第2接合部是例如焊料层7。第2面6A经由烧结金属层5与电极2连接。第3面6B经由焊料层7与母线8连接。
第2面6A的面积小于第3面6B的面积。即，在应力缓和部6中与焊料层7接合的面的整体(第3面6B)的面积大于在应力缓和部6中与烧结金属层5接合的面的整体(第2面6A)的面积。
本发明人潜心研究的结果，发现通过使应力缓和部6的第3面6B的面积大于第2面6A的面积，能够提高第2接合部的热疲劳寿命(热疲劳耐久性)。本发明人确认作为第2接合部由于热疲劳而破坏时的破坏模式，在对第1面1A俯视时的从第2接合部的外周端部在沿着第1面1A的方向上延伸的裂纹所致的破坏模式是支配性的。因此，第3面6B的面积越大，在第2接合部中产生的该裂纹发展至引起第2接合部的热疲劳寿命降低的程度而所需的时间越长。其结果，功率半导体装置105能够比功率半导体装置100提高第2接合部的热疲劳寿命，所以具有高的可靠性。
实施方式9.
接下来，参照图7以及图8，说明实施方式9所涉及的功率半导体装置106。功率半导体装置106具备基本上与实施方式1所涉及的功率半导体装置100同样的结构，但对第1面1A俯视时，烧结金属层5的外周端部与比电极2的外周端部在电极2中位于内侧的区域接合这一点不同。此外，图8是仅示出在功率半导体装置106中与第1接合部相比位于功率半导体元件1侧的部件的俯视图。
由此，即使在功率半导体元件1的高温动作时，也能够防止起因于功率半导体元件1和母线8的热膨胀率系数的差而产生的应力集中到电极2的上述外周端部。因此，能够抑制在电极2的上述外周端部发生剥离、裂纹等损伤。
电极2的外周端部与烧结金属层5(第1接合部)的外周端部之间的设计上的距离能够根据在电极2上涂敷(例如印刷)应成为烧结金属层5的上述混制物时的对位精度决定。例如，在该对位精度是±50μm的情况下，电极2的外周端部与烧结金属层5(第1接合部)的外周端部之间的设计上的距离优选为100μm。根据抑制与电极2和烧结金属层5的接合面积的降低相伴的电阻的增加或者过电流破坏等异常的发生的观点，能够决定电极2的外周端部与烧结金属层5(第1接合部)的外周端部之间的设计上的距离的上限值。在该情况下，在功率半导体装置106中电极2与烧结金属层5的外周端部之间的实际的距离成为50μm以上150μm以下。
此外，在图5所示的实施方式7所涉及的功率半导体装置104中，烧结金属层5的多个部分的各外周端部与比电极2的外周端部在电极2中位于内侧的区域接合。
实施方式10.
接下来，参照图9，说明实施方式10所涉及的功率半导体装置107。功率半导体装置107具备基本上与实施方式1所涉及的功率半导体装置100同样的结构，但在母线8中与第2接合部相接的区域的至少一部分的厚度比其他区域的厚度更薄地设置这一点不同。
母线8具有薄壁区域8A和厚壁区域8B。薄壁区域8A是在母线8中与作为第2接合部的焊料层7相接的区域的至少一部分。优选地，薄壁区域8A仅设置于在母线8中与焊料层7相接的区域内。更优选地，在对第1面1A俯视时，薄壁区域8A的外形以与焊料层7的外形一致的方式设置。薄壁区域8A的厚度小于厚壁区域8B的厚度，优选设定为能够抑制与薄壁化所引起的电阻的增加或者机械强度的降低相伴的异常的发生的厚度以上。厚壁区域8B的厚度是与例如上述实施方式1～9所涉及的各半导体装置100～106的母线8的厚度相同的程度。
上述薄壁区域8A配置为例如在母线8的延伸方向上介于多个上述厚壁区域8B之间。上述薄壁区域8A被设置为在例如沿着第1面1A的、且与母线8的延伸方向交叉的方向(图9的与纸面垂直的方向)上，在母线8的两端部之间延伸。
在具有薄壁区域8A以及厚壁区域8B的母线8中，设置有例如相对朝向与应力缓和部6相反的一侧配置的面凹陷的凹部8C。凹部8C的底面与例如母线8的朝向应力缓和部6侧配置的面平行地设置。凹部8C的侧壁面被设置成连接例如凹部8C的底面、和厚壁区域8B的朝向与应力缓和部6相反的一侧配置的面之间。凹部8C的侧壁面以相对厚壁区域8B的朝向与应力缓和部6相反的一侧配置的面形成钝角的方式锥形形状地设置。在该情况下，薄壁区域8A包括具有凹部8C的底面的部分、和具有凹部8C的侧壁面的部分。薄壁区域8A的具有凹部8C的底面的部分的厚度恒定。薄壁区域8A的具有凹部8C的侧壁面的部分的厚度被设置成随着从厚壁区域8B朝向凹部8C的底面侧而逐渐变薄。
构成作为第2接合部的焊料层7的材料是将例如锑(Sb)包含5％以上10％以下的Sn-Cu系焊料。
这样，在上述功率半导体装置107中母线8具有薄壁区域8A和厚壁区域8B，并且薄壁区域8A与焊料层7接合。因此，上述功率半导体装置107相比于将母线8的整体按照与厚壁区域8B相同的程度较厚地设置的情况，能够降低施加到焊料层7的热应力，能够提高焊料层7的热疲劳寿命(热疲劳耐久性)。另外，上述功率半导体装置107相比于将母线8的整体按照与薄壁区域8A相同的程度较薄地设置的情况，能够增加母线8的容许电流值。
在功率半导体装置107中，母线8不限于图9所示的结构，也可以例如如以下所述构成。如图10所示，母线8也可以以使凹部8C的侧壁面与厚壁区域8B的朝向与应力缓和部6相反的一侧配置的面正交的方式设置。另外，也可以如图10所示，除了薄壁区域8A以外，在厚壁区域8B中位于薄壁区域8A侧的一部分也与焊料层7接合。
也可以如图11所示，在母线8中，还设置相对凹部8C的底面凹陷的凹部8D。凹部8D的侧壁面以例如与凹部8C的底面正交的方式设置。此外，凹部8D的侧壁面也可以以例如相对凹部8C的底面形成钝角的方式锥形形状地设置。母线8也可以具有由2以上的任意的数量的凹部构成的阶段形状。
也可以如图12以及图13所示，上述薄壁区域8A设置于母线8的延伸方向上的一端。上述厚壁区域8B也可以在母线8的延伸方向上，相对上述薄壁区域8A仅设置于一侧。也可以如图13所示，以在母线8的延伸方向上，从构成母线8的一端的薄壁区域8A的一端至与厚壁区域8B相接的上述薄壁区域8A的另一端，使薄壁区域8A的厚度逐渐变厚的方式设置。另外，也可以如图13所示，在薄壁区域8A中仅厚度相对地薄的部分与焊料层7接合。
另外，在图9～图13所示的功率半导体装置107中，以使薄壁区域8A以及厚壁区域8B各自的朝向应力缓和部6侧配置的面形成同一平面的方式设置，但不限于此。功率半导体装置107也可以具有例如图9～图13所示的各母线8被上下反转的结构。也可以例如如图14所示，在母线8中设置相对朝向应力缓和部6侧配置的面凹陷的凹部8E。在该情况下，也可以仅凹部8E的底面与焊料层7接合，也可以凹部8E的底面以及侧壁面与焊料层7接合。
另外，功率半导体装置107也可以具有例如组合图9～图13所示的母线8中的任意母线、和图9～图13所示的母线8中的任意母线被上下反转的结构的结构。也可以例如如图15所示，以在对第1面1A俯视时使上述凹部8C和上述凹部8E重叠的方式设置。薄壁区域8A配置于例如上述凹部8C的底面以及侧壁面、与上述凹部8E的底面以及侧壁面之间。
能够通过在应成为母线8的板状部件中，对于应成为薄壁区域8A的部分实施冲压、蚀刻、或者切削等任意的加工，而形成图9～图15所示的母线8。
图10～图15所示的各功率半导体装置107也具备基本上与图9所示的功率半导体装置107同样的结构，所以能够起到与图9所示的功率半导体装置107同样的效果。
另外，图9～图15所示的上述薄壁区域8A以在沿着第1面1A的、且与母线8的延伸方向交叉的方向(图9～15的与纸面垂直的方向)上在母线8的两端部之间延伸的方式设置，但不限于此。在设置成在上述交叉的方向上仅母线8的一部分与焊料层7相接的情况下，在上述交叉的方向上仅母线8的一部分构成为薄壁区域8A即可。在母线8中与焊料层7相接的区域在上述交叉的方向上比母线8的两端部配置于内侧的情况下，厚壁区域8B例如以包围薄壁区域8A的周围的方式设置。这样的功率半导体装置107也具备基本上与图9所示的功率半导体装置107同样的结构，所以能够起到与图9所示的功率半导体装置107同样的效果。
另外，如图16所示，功率半导体装置107也可以与实施方式5所涉及的功率半导体装置102同样地，除了应力缓和部6(第1应力缓和部)以外还具备第2应力缓和部10。薄壁区域8A是在母线8中与作为第3接合部的焊料层11相接的区域的至少一部分。这样的功率半导体装置107也能够起到与上述功率半导体装置107同样的效果。
实施方式11.
接下来，说明实施方式11所涉及的功率半导体装置。实施方式11所涉及的功率半导体装置具备基本上与实施方式1所涉及的功率半导体装置100同样的结构，但第2接合部代替焊料层而成为由烧结金属和树脂构成的复合层这一点不同。
构成复合层的材料是烧结金属以及树脂。构成复合层的材料例如包含银(Ag)以及Cu的至少某一个、和环氧树脂。从不同的观点而言，复合层在包含树脂这一点上与烧结金属层5不同。如上所述，烧结金属层5是对使金属粉末在树脂中分散而得到的膏状的混制物进行加热以及加压而得到的烧结层。相对于此，复合层是对使金属粉末在树脂中分散而得到的膏状的混制物进行加热而得到的烧结金属和树脂的复合层。复合层能够通过对上述膏状的混制物无加压地进行烧结而形成。复合层的烧结密度比烧结金属层5的烧结密度低。在复合层中，在烧结金属间的空间(间隙)中填充有树脂。因此，复合层的空隙率比烧结金属层5的空隙率少。
在实施方式11所涉及的功率半导体装置中，也与功率半导体装置100同样地，在功率半导体元件1的温度是175℃以上230℃以下的温度域(第1温度域)中的一个点的温度时，烧结金属层5的硬度、剪切强度、以及屈服强度比焊料层7的硬度、剪切强度、以及屈服强度高。其结果，实施方式11所涉及的功率半导体装置能够起到与实施方式1所涉及的功率半导体装置100同样的效果。
在实施方式1～11所涉及的功率半导体装置100～107中，作为功率半导体元件1的一个例子，举出IGBT，但不限于此。另外，功率半导体元件1的半导体材料没有特别限制。另一方面，在功率半导体装置100～107中，功率半导体元件1的半导体材料的硬度越高，施加到功率半导体元件1的电极2和应力缓和部6的接合部的热应力越大。因此，功率半导体装置100～107特别适合于具备将硬度比Si高的碳化硅(SiC)作为半导体材料的功率半导体元件的功率半导体装置。
如上所述，实施方式1～11所涉及的功率半导体装置100～107的应力缓和部6能够构成为包层材料。图17是示出这样的应力缓和部6的部分剖面图。如图17所示，应力缓和部6也可以构成为由例如殷钢62(第2层)、形成于殷钢62的一侧的第1Cu层61(第1层)、以及以与第1Cu层61隔着殷钢62的方式形成的第2Cu层63(第3层)构成的层叠体。
另外，实施方式1～11所涉及的功率半导体装置100～107具备绝缘基板3，但不限于此。功率半导体装置100～107至少具备功率半导体元件1、与功率半导体元件1的电极2经由第1接合部连接的应力缓和部6(第1应力缓和部)、以及与应力缓和部6经由第2接合部连接的母线8(布线部)即可。
如以上所述说明了本发明的实施方式，但还能够使上述实施方式各种各样地变形。另外，从当初还预定了适宜地组合上述各实施方式的结构。例如实施方式5～10的各结构不仅能够与实施方式1组合，而且还能够与实施方式2～4以及11中的任意结构组合。本发明的范围不限定于上述实施方式。本发明的范围基于权利要求书示出，而意图包括与权利要求书均等的意义以及范围内的所有变更。
产业上的可利用性
本发明特别有利地适用于使用于面向电动汽车/混合动力车的逆变器、铁路车辆用逆变器等的功率电子设备的功率半导体装置。

Claims (14)

1.一种功率半导体装置，具备：
功率半导体元件，具有第1面，包括形成于所述第1面上的电极；
第1应力缓和部，经由第1接合部与所述电极连接；以及
布线部，经由第2接合部与所述第1应力缓和部连接，
所述第1接合部的接合强度高于所述第2接合部的接合强度，
所述布线部具有薄壁区域和厚壁区域，所述薄壁区域是在所述布线部中与所述第2接合部相接的区域，所述厚壁区域是所述布线部中的其他区域，所述薄壁区域的厚度比所述厚壁区域的厚度薄，
以使所述薄壁区域以及所述厚壁区域各自的朝向所述第1应力缓和部侧配置的面形成同一平面的方式设置。
2.根据权利要求1所述的功率半导体装置，其中，
所述第1接合部是与所述电极以及所述第1应力缓和部接合的接合层，
关于所述功率半导体元件的温度为175℃以上且230℃以下的温度域中的一个点的温度时的硬度、剪切强度以及屈服强度中的至少某一个，所述第1接合部的值高于所述第2接合部的值。
3.根据权利要求2所述的功率半导体装置，其中，
所述第1接合部是烧结金属层，所述第2接合部是焊料层。
4.根据权利要求2所述的功率半导体装置，其中，
所述第1接合部是第1烧结金属层，所述第2接合部是第2烧结金属层，
所述第1烧结金属层的孔隙率低于所述第2烧结金属层的孔隙率。
5.根据权利要求2所述的功率半导体装置，其中，
所述第1接合部是液相扩散接合层。
6.根据权利要求2所述的功率半导体装置，其中，
所述第1接合部是烧结金属层，
构成所述第2接合部的材料包含烧结金属以及树脂。
7.根据权利要求1所述的功率半导体装置，其中，
所述第1接合部是所述电极和所述第1应力缓和部直接接合的界面，
关于所述功率半导体元件的温度为175℃以上且230℃以下的温度域中的一个点的温度时的硬度、剪切强度以及屈服强度中的至少某一个，所述第1接合部的值高于所述第2接合部的值。
8.根据权利要求1～7中的任意一项所述的功率半导体装置，其中，
所述第1应力缓和部的热膨胀率处于所述功率半导体元件的热膨胀率与所述布线部的热膨胀率之间。
9.根据权利要求8所述的功率半导体装置，其中，
构成所述电极的材料包含铜，
构成所述布线部的材料包含铜，
所述第1应力缓和部包括依次层叠的第1层、第2层以及第3层，
构成所述第1层以及所述第3层的材料包含铜，
构成所述第2层的材料包含镍以及铁。
10.根据权利要求1～7中的任意一项所述的功率半导体装置，其中，
还具备第2应力缓和部，该第2应力缓和部经由所述第2接合部与所述第1应力缓和部连接，并且经由第3接合部与所述布线部连接，
所述布线部经由所述第2接合部、所述第2应力缓和部以及所述第3接合部与所述第1应力缓和部连接，所述薄壁区域是在所述布线部中与所述第3接合部相接的区域，所述厚壁区域是所述布线部中的其他区域。
11.根据权利要求1～7中的任意一项所述的功率半导体装置，其中，
构成所述电极的材料包含铜。
12.根据权利要求1～7中的任意一项所述的功率半导体装置，其中，
在俯视所述第1面时，所述第1接合部的外形的角部是曲线状。
13.根据权利要求1～7中的任意一项所述的功率半导体装置，其中，
在俯视所述第1面时，所述第1接合部包括分散配置的多个部分。
14.根据权利要求1～7中的任意一项所述的功率半导体装置，其中，
所述第1应力缓和部具有：
第2面，与所述第1接合部连接；以及
第3面，位于所述第2面的相反侧且与所述第2接合部连接，
所述第3面的面积大于所述第2面的面积。
CN201780046968.XA 2016-08-05 2017-07-06 功率半导体装置 Active CN109643661B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016154316 2016-08-05
JP2016-154316 2016-08-05
PCT/JP2017/024840 WO2018025571A1 (ja) 2016-08-05 2017-07-06 パワー半導体装置

Publications (2)

Publication Number Publication Date
CN109643661A CN109643661A (zh) 2019-04-16
CN109643661B true CN109643661B (zh) 2022-09-09

Family

ID=61072668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780046968.XA Active CN109643661B (zh) 2016-08-05 2017-07-06 功率半导体装置

Country Status (5)

Country Link
US (1) US10727186B2 (zh)
JP (1) JP6765426B2 (zh)
CN (1) CN109643661B (zh)
DE (1) DE112017003925B4 (zh)
WO (1) WO2018025571A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6991885B2 (ja) * 2018-02-21 2022-01-13 株式会社豊田中央研究所 半導体装置およびその製造方法
KR102338480B1 (ko) * 2018-12-20 2021-12-13 한국전자기술연구원 소자실장방법
JP7180392B2 (ja) * 2019-01-11 2022-11-30 株式会社デンソー 半導体装置及びその製造方法
JP7484097B2 (ja) * 2019-07-18 2024-05-16 株式会社レゾナック 半導体装置
JP7495225B2 (ja) * 2019-12-16 2024-06-04 株式会社デンソー 半導体装置
EP3923321A1 (de) * 2020-06-08 2021-12-15 CeramTec GmbH Modul mit anschlusslaschen für zuleitungen
JP7301805B2 (ja) 2020-09-24 2023-07-03 株式会社東芝 半導体モジュール
JPWO2023119438A1 (zh) * 2021-12-21 2023-06-29

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815648B1 (en) * 2013-04-01 2014-08-26 Texas Instruments Incorporated Multi-step sintering of metal paste for semiconductor device wire bonding
JP2015023183A (ja) * 2013-07-19 2015-02-02 三菱電機株式会社 パワーモジュール
CN104756250A (zh) * 2012-11-20 2015-07-01 丰田自动车株式会社 半导体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525274B (en) * 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
JP4244723B2 (ja) 2003-06-26 2009-03-25 三菱マテリアル株式会社 パワーモジュール及びその製造方法
JP4262672B2 (ja) * 2004-12-24 2009-05-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4770533B2 (ja) 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
DE102005047566C5 (de) 2005-10-05 2011-06-09 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
JP2008211166A (ja) * 2007-01-31 2008-09-11 Shin Kobe Electric Mach Co Ltd 配線板
JP5135079B2 (ja) 2008-06-30 2013-01-30 株式会社日立製作所 半導体装置及び接合材料
WO2011007442A1 (ja) * 2009-07-16 2011-01-20 株式会社応用ナノ粒子研究所 ２種金属成分型複合ナノ金属ペースト、接合方法及び電子部品
JP5449958B2 (ja) * 2009-09-30 2014-03-19 株式会社日立製作所 半導体装置と接続構造及びその製造方法
JP5316602B2 (ja) * 2010-12-16 2013-10-16 株式会社日本自動車部品総合研究所 熱拡散部材の接合構造、発熱体の冷却構造、及び熱拡散部材の接合方法
EP2709149A4 (en) * 2011-05-13 2015-08-05 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP2013070011A (ja) * 2011-09-06 2013-04-18 Honda Motor Co Ltd 半導体装置
CN104126226B (zh) * 2012-02-14 2018-05-04 三菱综合材料株式会社 焊接结构、功率模块、带散热器的功率模块用基板及其制造方法以及焊料基底层形成用膏
JP6120704B2 (ja) * 2013-07-03 2017-04-26 三菱電機株式会社 半導体装置
JP6384894B2 (ja) * 2013-11-11 2018-09-05 新日鐵住金株式会社 金属ナノ粒子を用いた金属接合構造及び金属接合方法並びに金属接合材料
JP6287789B2 (ja) * 2014-12-03 2018-03-07 三菱電機株式会社 パワーモジュール及びその製造方法
CN106899379B (zh) * 2015-12-18 2020-01-17 华为技术有限公司 用于处理极化码的方法和通信设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756250A (zh) * 2012-11-20 2015-07-01 丰田自动车株式会社 半导体装置
US8815648B1 (en) * 2013-04-01 2014-08-26 Texas Instruments Incorporated Multi-step sintering of metal paste for semiconductor device wire bonding
JP2015023183A (ja) * 2013-07-19 2015-02-02 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
JPWO2018025571A1 (ja) 2019-06-13
CN109643661A (zh) 2019-04-16
DE112017003925B4 (de) 2022-12-22
JP6765426B2 (ja) 2020-10-07
WO2018025571A1 (ja) 2018-02-08
DE112017003925T5 (de) 2019-04-18
US20190279943A1 (en) 2019-09-12
US10727186B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
CN109643661B (zh) 功率半导体装置
KR102459745B1 (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및, 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법
CN107534033B (zh) 接合体、自带散热器的功率模块用基板、散热器及接合体的制造方法、自带散热器的功率模块用基板的制造方法、散热器的制造方法
KR102154882B1 (ko) 파워 모듈
KR102300413B1 (ko) 접합체, 파워 모듈용 기판, 파워 모듈 및 접합체의 제조 방법
KR20170044105A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
US20160152004A1 (en) Composite laminate and electronic device
CN112753101B (zh) 半导体装置
CN107427954B (zh) 接合体的制造方法、自带散热器的功率模块用基板的制造方法及散热器的制造方法
WO2007142261A1 (ja) パワー素子搭載用基板、その製造方法、パワー素子搭載用ユニット、その製造方法、およびパワーモジュール
KR20170046649A (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
JP2018110149A (ja) 半導体装置の製造方法
CN109075159B (zh) 半导体装置及其制造方法
KR20230066578A (ko) 반도체 디바이스의 접합 부재
WO2021033622A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP2019149460A (ja) 絶縁回路基板及びその製造方法
CN108701659B (zh) 接合体、功率模块用基板、功率模块、接合体的制造方法及功率模块用基板的制造方法
JP7512863B2 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
KR102409815B1 (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법
JP2017135374A (ja) 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法
CN109075135B (zh) 接合体、功率模块用基板、接合体的制造方法及功率模块用基板的制造方法
US10461050B2 (en) Bonding pad structure of a semiconductor device
EP2738805A1 (en) Aluminium bonding wire, connection structure, semiconductor device and manufacturing method of same
WO2023204054A1 (ja) セラミックス回路基板、半導体装置、セラミックス回路基板の製造方法、及び半導体装置の製造方法
JP2019087608A (ja) 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant