CN109637933B - 薄膜晶体管及其制作方法 - Google Patents
薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN109637933B CN109637933B CN201811589145.4A CN201811589145A CN109637933B CN 109637933 B CN109637933 B CN 109637933B CN 201811589145 A CN201811589145 A CN 201811589145A CN 109637933 B CN109637933 B CN 109637933B
- Authority
- CN
- China
- Prior art keywords
- film
- source
- doped semiconductor
- metal
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 253
- 229910052751 metal Inorganic materials 0.000 claims abstract description 151
- 239000002184 metal Substances 0.000 claims abstract description 151
- 239000004065 semiconductor Substances 0.000 claims abstract description 137
- 238000000034 method Methods 0.000 claims abstract description 110
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 50
- 239000011733 molybdenum Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 47
- 238000000151 deposition Methods 0.000 claims abstract description 43
- 239000000203 mixture Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- 238000001312 dry etching Methods 0.000 claims description 19
- 238000001039 wet etching Methods 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 25
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical class [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种薄膜晶体管及其制作方法。该制作方法包括如下步骤：在基板上沉积栅极金属薄膜，通过第一构图工艺，得到栅极的图形；在形成栅极图形的基板上依次沉积栅极绝缘膜、半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜，通过第二构图工艺得到沟道区域和源极、漏极的图形；其中，在掺杂半导体薄膜上沉积源漏极金属薄膜的步骤包括：在掺杂半导体薄膜上依次沉积第一金属钼薄膜、金属铝薄膜和第二金属钼薄膜。解决了在第二次构图工艺中由于源漏极金属薄膜过刻蚀导致掺杂半导体层相对于源漏极金属层具有突出部，降低薄膜晶体管性能的问题。
Description
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种薄膜晶体管及其制作方法。
背景技术
在薄膜晶体管制备工艺中，通常采用4次光刻工艺，其中，在第二次光刻得到沟道区域、源极和漏极图形的过程中，通常要经过两次干法蚀刻和两次湿法蚀刻，由于干法蚀刻和湿法蚀刻的工艺特性不同，刻蚀时容易导致源漏极金属薄膜过刻蚀，使得半导体层和掺杂半导体层相对于源极、漏极的突出部较长，影响了薄膜晶体管的电学性能。
发明内容
本发明要解决的技术问题是提供一种能降低源漏极金属层过刻蚀的薄膜晶体管及其制作方法。
为了实现本发明的目的，本发明采用如下技术方案：
一种薄膜晶体管的制作方法，包括如下步骤：
在基板上沉积栅极金属薄膜，通过第一构图工艺，得到栅极的图形；
在形成所述栅极图形的基板上依次沉积栅极绝缘膜、半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜，通过第二构图工艺得到沟道区域和源极、漏极的图形；
其中，在所述掺杂半导体薄膜上沉积源漏极金属薄膜的步骤包括：在所述掺杂半导体薄膜上依次沉积第一金属钼薄膜、金属铝薄膜和第二金属钼薄膜。
在其中一个实施例中，所述第一金属钼薄膜的厚度为240～260埃，所述金属铝薄膜的厚度为2640～2660埃，所述第二金属钼薄膜的厚度为440～460埃。
在其中一个实施例中，所述得到沟道区域和源极、漏极的图形的步骤包括：
在形成所述栅极图形的基板上沉积栅极绝缘膜；
在所述栅极绝缘膜上依次沉积半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜；
采用半色调掩模板通过所述第二构图工艺对半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜进行处理，得到所述沟道区域和源极、漏极的图形。
在其中一个实施例中，所述采用半色调掩模板通过所述第二构图工艺对半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜进行处理，得到所述沟道区域和源极、漏极的图形的步骤包括：
在所述源漏极金属薄膜上涂抹一层光刻胶；
采用半色调掩模板进行曝光显影处理；
通过刻蚀工艺刻蚀所述光刻胶完全去除区域的源漏极金属薄膜、掺杂半导体薄膜和半导体薄膜，露出栅极绝缘层，及刻蚀掉沟道区域的光刻胶、源漏极金属薄膜和掺杂半导体薄膜，露出半导体层；
剥离剩余的光刻胶，露出该区域的源极、漏极的图形。
在其中一个实施例中，所述通过刻蚀工艺刻蚀所述光刻胶完全去除区域的源漏极金属薄膜、掺杂半导体薄膜和半导体薄膜，露出栅极绝缘层，及刻蚀掉沟道区域的光刻胶、源漏极金属薄膜和掺杂半导体薄膜，露出半导体层的步骤包括：
通过第一次湿刻工艺蚀掉所述光刻胶完全去除区域的源漏极金属薄膜，露出所述掺杂半导体层；
通过第一次干刻工艺蚀掉所述露出的掺杂半导体层、半导体层和沟道区域的光刻胶，露出沟道区域的源漏极金属层；
通过第二次湿刻工艺蚀掉所述沟道区域的源漏极金属层，并露出所述沟道区域的掺杂半导体层；
通过第二次干刻工艺蚀掉所述沟道区域的掺杂半导体层，得到所述沟道区域的半导体层。
在其中一个实施例中，所述在形成所述栅极图形的基板上依次沉积栅极绝缘膜、半导体薄膜和掺杂半导体薄膜的方法包括化学气相沉积法。
在其中一个实施例中，在所述掺杂半导体薄膜上沉积源漏极金属薄膜的方法包括物理气相沉积法。
在其中一个实施例中，所述在所述掺杂半导体薄膜上沉积源漏极金属薄膜的步骤之前，所述制作方法还包括：去除所述栅极绝缘膜、半导体薄膜和掺杂半导体薄膜表面的杂质。
为了实现本发明的目的，本发明还采用了如下技术方案：
一种薄膜晶体管的制作方法，包括如下步骤：
在基板上沉积栅极金属薄膜，通过第一构图工艺，得到栅极的图形；
通过化学气相沉积法在形成所述栅极图形的基板上依次沉积栅极绝缘膜、半导体薄膜和掺杂半导体薄膜；
通过物理气相沉积法在所述掺杂半导体薄膜上沉积源漏极金属薄膜，通过第二构图工艺得到沟道区域和源极、漏极的图形；
其中，在所述掺杂半导体薄膜上沉积源漏极金属薄膜的步骤包括：在所述掺杂半导体薄膜上依次沉积第一金属钼薄膜、金属铝薄膜和第二金属钼薄膜，且所述第一金属钼薄膜的厚度为240～260埃，所述金属铝薄膜的厚度为2640～2660埃，所述第二金属钼薄膜的厚度为440～460埃。
为了实现本发明的目的，本发明还采用了如下技术方案：
一种薄膜晶体管，所述薄膜晶体管采用如上所述的薄膜晶体管的制作方法制成。
上述的薄膜晶体管的制作方法，将依次沉积在掺杂半导体薄膜上的源漏极金属薄膜成分由传统的第一氮化钼薄膜、金属铝薄膜和第二氮化钼薄膜变成第一金属钼薄膜、金属铝薄膜和第二金属钼薄膜，即在沉积第一金属钼薄膜和第二金属钼薄膜时，不通入氮气，将掺杂氮气的金属钼薄膜替换成纯的金属钼薄膜，可以有效地解决在第二次构图工艺形成沟道区域、源极和漏极的过程中，由于两次干刻和蚀刻的工艺特性不同，导致源漏极金属薄膜过刻蚀，使掺杂半导体层相对于源漏极金属层具有突出部，影响薄膜晶体管性能的问题。
附图说明
图1为一实施例中薄膜晶体管的制作方法的流程图；
图2为一实施例中步骤S11制备得到的结构示意图；
图3为一实施例中步骤S12制备得到的结构示意图；
图4为一实施例中步骤S13制备得到的结构示意图；
图5为一实施例中源漏极金属薄膜过刻蚀的结构示意图；
图6为一实施例中步骤S12的流程图；
图7为一实施例中步骤S120制备得到的结构示意图；
图8为一实施例中步骤S121制备得到的结构示意图；
图9为一实施例中步骤S122的流程图；
图10为一实施例中步骤S1220制备得到的结构示意图；
图11为一实施例中步骤S1221制备得到的结构示意图；
图12为一实施例中步骤S1222制备得到的结构示意图；
图13为一实施例中步骤S1222的流程图；
图14为一实施例中步骤S2220制备得到的结构示意图；
图15为一实施例中步骤S2221制备得到的结构示意图；
图16为一实施例中步骤S2222制备得到的结构示意图；
图17为另一实施例中薄膜晶体管的制作方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
参见图1，图1为一实施例中薄膜晶体管的制作方法的流程图。
一种薄膜晶体管的制作方法，包括步骤S11、S12和S13，详述如下：
在步骤S11中，在基板100上沉积栅极金属薄膜，通过第一构图工艺，得到栅极200的图形。参见图2，图2为一实施例中步骤S11制备得到的结构示意图。
在本实施例中，基板100可以为柔性基板或玻璃基板，例如聚合物基板；栅极金属薄膜可以为铝、铝镍合金、钼钨合金或铜等金属，也可以使用上述几种金属的组合结构。沉积栅极金属薄膜的工艺可以采用溅射沉积法，也可以为物理气相沉积法，但也不限于这两种方法，沉积栅极金属薄膜后再经过曝光机曝光，刻蚀液刻蚀得到栅极200的图形。
在步骤S12中，在形成栅极200图形的基板100上依次沉积栅极绝缘膜、半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜，通过第二构图工艺得到沟道区域700和源极、漏极的图形。
参见图3，图3为一实施例中步骤S12制备得到的结构示意图，其中，栅极绝缘膜经过第二构图工艺得到了栅极绝缘层300，半导体薄膜经过第二构图工艺得到了半导体层400，掺杂半导体薄膜经过第二构图工艺得到了掺杂半导体层500，源漏极金属薄膜经过第二构图工艺得到了源漏极金属层600。
在本实施例中，栅极绝缘膜的材料可以采用氧化物、氮化物或氧氮化合物；半导体薄膜的材料为非晶硅(a-si)；掺杂半导体薄膜的材料为N+掺杂的非晶硅(N+a-si)，沉积掺杂半导体薄膜的主要目的是为了降低接触电阻。
在步骤S13中，其中，在掺杂半导体薄膜上沉积源漏极金属薄膜的步骤包括：在掺杂半导体薄膜上依次沉积第一金属钼薄膜610、金属铝薄膜620和第二金属钼薄膜630。参见图4，图4为一实施例中步骤S13制备得到的结构示意图。
在本实施例中，沉积第一金属钼薄膜610、金属铝薄膜620和第二金属钼薄膜630的方法可以采用溅射法或物理气相沉积法，但也不限于这两种方法。
本实施提供的薄膜晶体管的制作方法，将依次沉积在掺杂半导体薄膜上的源漏极金属薄膜成分由传统的第一氮化钼薄膜、金属铝薄膜和第二氮化钼薄膜变成第一金属钼薄膜610、金属铝薄膜620和第二金属钼薄膜630，即在沉积第一金属钼薄膜610和第二金属钼薄膜630时，不通入氮气，将掺杂氮气的金属钼薄膜替换成纯的金属钼薄膜，可以有效地解决在第二次构图工艺形成沟道区域、源极和漏极的过程中，由于两次干刻和蚀刻的工艺特性不同，导致源漏极金属薄膜过刻蚀，使掺杂半导体层500相对于源漏极金属层600具有突出部，影响薄膜晶体管性能的问题。
在一个实施例中，第一金属钼薄膜610的厚度为240～260埃，金属铝薄膜620的厚度为2640～2660埃，第二金属钼薄膜630的厚度为440～460埃。
其中，参见图5，图5为一实施例中源漏极金属薄膜过刻蚀的结构示意图，在源漏金属薄膜过刻蚀中，会导致刻蚀得到的掺杂半导体层500相对于源漏极金属层600具有突出部50，刻蚀时间越长，突出部50的长度最长，因此，将远离掺杂半导体层500上的第二金属钼薄膜630的厚度设置为大于靠近掺杂半导体层500的第一金属钼薄膜610的厚度，可以有效地减小该突出部50的长度。
在一个实施例中，参见图6，图6为一实施例中步骤S12的流程图，得到沟道区域700和源极、漏极的图形的步骤包括步骤S120、S121和S122，具体如下：
步骤S120：在形成栅极200图形的基板100上沉积栅极绝缘膜。参见图7，图7为一实施例中步骤S120制备得到的结构示意图。
步骤S121：在栅极绝缘膜上依次沉积半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜。参见图8，图8为一实施例中步骤S121制备得到的结构示意图。
在本实施例中，在形成栅极200图形的基板100上依次沉积栅极绝缘膜3、半导体薄膜和掺杂半导体薄膜的方法包括化学气相沉积法；在掺杂半导体薄膜上沉积源漏极金属薄膜的方法包括物理气相沉积法。
步骤S122：采用半色调掩模板80通过第二构图工艺对半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜进行处理，得到沟道区域700和源极、漏极的图形。
在本实施例中，参见图9，图9为一实施例中步骤S122的流程图，采用半色调掩模板80通过第二构图工艺对半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜进行处理，得到沟道区域700和源极、漏极的图形的步骤包括步骤S1220、S1221、S1222和1223，具体如下：
步骤S1220：在源漏极金属薄膜上涂抹一层光刻胶900。参见图10，图10为一实施例中步骤S1220制备得到的结构示意图。其中，光刻胶为光阻物质，可以为正向光阻或负向光阻，本实施例采用正向光阻。
步骤S1221：采用半色调掩模板80进行曝光显影处理。参见图11，图11为一实施例中步骤S1221制备得到的结构示意图。具体地，通过半色调掩模板80对完全去除区域80a的光刻胶900进行曝光、显影处理后，得到光刻胶图形层910。
在本实施例中，光刻胶900包括完全去除区域80a，完全保留区域80b和半保留区域80c，半色调掩模板80包括全透光区域，不透光区域和半透光区域，半色调掩模板80的全透光区域对应光刻胶90的完全去除区域80a，半色调掩模板80的不透光区域对应光刻胶90的完全保留区域80b，半色调掩模板80的半透光区域对应光刻胶90的半保留区域80c。
步骤S1222：通过刻蚀工艺刻蚀光刻胶完全去除区域80a的源漏极金属薄膜、掺杂半导体薄膜和半导体薄膜，露出栅极绝缘层300，及刻蚀掉沟道区域80c的光刻胶900、源漏极金属薄膜和掺杂半导体薄膜，露出半导体层400。参见图12，图12为一实施例中步骤S1222制备得到的结构示意图。
在本实施例中，利用半色调掩模板80对光刻胶完全去除区域80a曝光、显影后，形成完全去除区80a，对应源极、漏极的完全保留区80b以及对应沟道区域700的半保留区80c，之后刻蚀掉完全去除区80a的源漏极金属薄膜、掺杂半导体薄膜和半导体薄膜，刻蚀掉半保留区80c的源漏极金属薄膜和掺杂半导体薄膜，形成薄膜晶体管的沟道区域700。
步骤S1223：剥离剩余的光刻胶，露出该区域的源极、漏极的图形。具体地，利用光阻剥膜液将剩余的光刻胶去除。
具体地，参见图13，图13为一实施例中步骤S1222的流程图，通过刻蚀工艺刻蚀光刻胶完全去除区域80a的源漏极金属薄膜、掺杂半导体薄膜和半导体薄膜，露出栅极绝缘层300，及刻蚀掉沟道区域700的光刻胶900、源漏极金属薄膜和掺杂半导体薄膜，露出半导体层400的步骤包括步骤S2220、S2221、S2222和S2223，具体如下：
步骤S2220：通过第一次湿刻工艺蚀掉光刻胶完全去除区域80a的源漏极金属薄膜，露出掺杂半导体层500。参见图14，图14为一实施例中步骤S2220制备得到的结构示意图。
在本实施例中，湿法刻蚀是通过化学刻蚀液与被刻蚀物质之间的化学反应将被刻蚀物质剥离的刻蚀方法，干法刻蚀适应性强、表面均匀性好、对硅片损伤少，适用于所有的金属、玻璃和塑料等材料。上述的第一次湿刻工艺刻蚀液包括H3PO4、CH3COOH和HNO3。
步骤S2221：通过第一次干刻工艺蚀掉露出的掺杂半导体层500、半导体层400和沟道区域700的光刻胶，露出沟道区域700的源漏极金属层。参见图15，图15为一实施例中步骤S2221制备得到的结构示意图。
在本实施例中，干法刻蚀的刻蚀剂是等离子体，是利用等离子体和表面薄膜反应，形成挥发性物质，或直接轰击薄膜表面使之被蚀掉的工艺，干法刻蚀能够实现各向异性刻蚀，从而保证细小图形转移后的保真性。湿法刻蚀和干法刻蚀的结合既可以保证刻蚀图形的保真和最小线宽值，又可以减少成本。上述的第一次干刻工艺的刻蚀气体为SF6和Cl2。
步骤S2222：通过第二次湿刻工艺蚀掉沟道区域700的源漏极金属层600，并露出沟道区域700的掺杂半导体层500。参见图16，图16为一实施例中步骤S2222制备得到的结构示意图。上述的第二次湿刻工艺刻蚀液包括H3PO4、CH3COOH和HNO3。
步骤S2223：通过第二次干刻工艺蚀掉沟道区域700的掺杂半导体层500，得到沟道区域700的半导体层400。参见图12，图12为一实施例中步骤S2223制备得到的结构示意图。其中，第二次干刻工艺的刻蚀气体为SF6和He。
在一个实施例中，在掺杂半导体薄膜上沉积源漏极金属薄膜的步骤之前，薄膜晶体管的制作方法还包括：去除栅极绝缘膜、半导体薄膜和掺杂半导体薄膜表面的杂质。
具体地，通过一定手段去除薄膜表面的有机物或微粒，防止薄膜表面残留的杂质影响薄膜晶体管的性能，其中一定的手段为本领域技术人员常用的技术手段。
参见图17，图17为另一实施例中薄膜晶体管的制作方法的流程图，一种薄膜晶体管的制作方法，包括步骤S20、S21、S22、S23和S24，详述如下：
步骤S20：在基板100上沉积栅极金属薄膜，通过第一构图工艺，得到栅极200的图形。
步骤S21：通过化学气相沉积法在形成栅极200图形的基板上依次沉积栅极绝缘膜、半导体薄膜和掺杂半导体薄膜。
步骤S23：通过物理气相沉积法在掺杂半导体薄膜上沉积源漏极金属薄膜，通过第二构图工艺得到沟道区域700和源极、漏极的图形。
步骤S24：其中，在掺杂半导体薄膜上沉积源漏极金属薄膜的步骤包括：在掺杂半导体薄膜上依次沉积第一金属钼薄膜610、金属铝薄膜620和第二金属钼薄膜630，且第一金属钼薄膜610的厚度为240～260埃，金属铝薄膜620的厚度为2640～2660埃，第二金属钼薄膜630的厚度为440～460埃。
本实施提供的薄膜晶体管的制作方法，将依次沉积在掺杂半导体薄膜上的源漏极金属薄膜成分由传统的第一氮化钼薄膜、金属铝薄膜和第二氮化钼薄膜变成第一金属钼薄膜610、金属铝薄膜620和第二金属钼薄膜630，即在沉积第一金属钼薄膜610和第二金属钼薄膜630时，不通入氮气，将掺杂氮气的金属钼薄膜替换成纯的金属钼薄膜，且第一金属钼薄膜的厚度为240～260埃，金属铝薄膜的厚度为2640～2660埃，第二金属钼薄膜的厚度为440～460埃，可以有效地解决在第二次构图工艺形成沟道区域、源极和漏极的过程中，由于两次干刻和蚀刻的工艺特性不同，导致源漏极金属薄膜过刻蚀，使掺杂半导体层500相对于源漏极金属层600具有突出部50，影响薄膜晶体管性能的问题。
一种薄膜晶体管，薄膜晶体管采用如上所述的薄膜晶体管的制作方法制成。
上述的薄膜晶体管，采用如上所述的薄膜晶体管的制作方法制成，可以降低源漏金属薄膜过刻蚀，提高薄膜晶体管的性能。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种薄膜晶体管的制作方法，其特征在于，包括如下步骤：
在基板上沉积栅极金属薄膜，通过第一构图工艺，得到栅极的图形；
在形成所述栅极图形的基板上依次沉积栅极绝缘膜、半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜，通过第二构图工艺得到沟道区域和源极、漏极的图形；
其中，在所述掺杂半导体薄膜上沉积源漏极金属薄膜的步骤包括：在所述掺杂半导体薄膜上依次沉积第一金属钼薄膜、金属铝薄膜和第二金属钼薄膜；在沉积第一金属钼薄膜和第二金属钼薄膜时，不通入氮气；
通过第二构图工艺得到沟道区域和源极、漏极的图形包括：通过第一次湿刻工艺蚀掉源漏极金属薄膜，露出掺杂半导体层，通过第一次干刻工艺蚀掉露出的掺杂半导体层以及半导体层。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述第一金属钼薄膜的厚度为240～260埃，所述金属铝薄膜的厚度为2640～2660埃，所述第二金属钼薄膜的厚度为440～460埃。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述得到沟道区域和源极、漏极的图形的步骤包括：
在形成所述栅极图形的基板上沉积栅极绝缘膜；
在所述栅极绝缘膜上依次沉积半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜；
采用半色调掩模板通过所述第二构图工艺对半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜进行处理，得到所述沟道区域和源极、漏极的图形。
4.根据权利要求3所述的薄膜晶体管的制作方法，其特征在于，所述采用半色调掩模板通过所述第二构图工艺对半导体薄膜、掺杂半导体薄膜和源漏极金属薄膜进行处理，得到所述沟道区域和源极、漏极的图形的步骤包括：
在所述源漏极金属薄膜上涂抹一层光刻胶；
采用半色调掩模板进行曝光显影处理；
通过刻蚀工艺刻蚀所述光刻胶完全去除区域的源漏极金属薄膜、掺杂半导体薄膜和半导体薄膜，露出栅极绝缘层，及刻蚀掉沟道区域的光刻胶、源漏极金属薄膜和掺杂半导体薄膜，露出半导体层；
剥离剩余的光刻胶，露出该区域的源极、漏极的图形。
5.根据权利要求4所述的薄膜晶体管的制作方法，其特征在于，所述通过刻蚀工艺刻蚀所述光刻胶完全去除区域的源漏极金属薄膜、掺杂半导体薄膜和半导体薄膜，露出栅极绝缘层，及刻蚀掉沟道区域的光刻胶、源漏极金属薄膜和掺杂半导体薄膜，露出半导体层的步骤包括：
通过第一次湿刻工艺蚀掉所述光刻胶完全去除区域的源漏极金属薄膜，露出所述掺杂半导体层；
通过第一次干刻工艺蚀掉所述露出的掺杂半导体层、半导体层和沟道区域的光刻胶，露出沟道区域的源漏极金属层；
通过第二次湿刻工艺蚀掉所述沟道区域的源漏极金属层，并露出所述沟道区域的掺杂半导体层；
通过第二次干刻工艺蚀掉所述沟道区域的掺杂半导体层，得到所述沟道区域的半导体层。
6.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在形成所述栅极图形的基板上依次沉积栅极绝缘膜、半导体薄膜和掺杂半导体薄膜的方法包括化学气相沉积法。
7.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在所述掺杂半导体薄膜上沉积源漏极金属薄膜的方法包括物理气相沉积法。
8.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在所述掺杂半导体薄膜上沉积源漏极金属薄膜的步骤之前，所述制作方法还包括：去除所述栅极绝缘膜、半导体薄膜和掺杂半导体薄膜表面的杂质。
9.一种薄膜晶体管的制作方法，其特征在于，包括如下步骤：
在基板上沉积栅极金属薄膜，通过第一构图工艺，得到栅极的图形；
通过化学气相沉积法在形成所述栅极图形的基板上依次沉积栅极绝缘膜、半导体薄膜和掺杂半导体薄膜；
通过物理气相沉积法在所述掺杂半导体薄膜上沉积源漏极金属薄膜，通过第二构图工艺得到沟道区域和源极、漏极的图形；
其中，在所述掺杂半导体薄膜上沉积源漏极金属薄膜的步骤包括：在所述掺杂半导体薄膜上依次沉积第一金属钼薄膜、金属铝薄膜和第二金属钼薄膜，且所述第一金属钼薄膜的厚度为240～260埃，所述金属铝薄膜的厚度为2640～2660埃，所述第二金属钼薄膜的厚度为440～460埃；在沉积第一金属钼薄膜和第二金属钼薄膜时，不通入氮气；
通过第二构图工艺得到沟道区域和源极、漏极的图形包括：通过第一次湿刻工艺蚀掉源漏极金属薄膜，露出掺杂半导体层，通过第一次干刻工艺蚀掉露出的掺杂半导体层以及半导体层。
10.一种薄膜晶体管，其特征在于，所述薄膜晶体管采用如权利要求1～9任意一项所述的薄膜晶体管的制作方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811589145.4A CN109637933B (zh) | 2018-12-25 | 2018-12-25 | 薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811589145.4A CN109637933B (zh) | 2018-12-25 | 2018-12-25 | 薄膜晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109637933A CN109637933A (zh) | 2019-04-16 |
| CN109637933B true CN109637933B (zh) | 2021-03-19 |
Family
ID=66077280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811589145.4A Active CN109637933B (zh) | 2018-12-25 | 2018-12-25 | 薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109637933B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113113475B (zh) * | 2021-04-08 | 2023-06-02 | 合肥京东方显示技术有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| CN113421916B (zh) * | 2021-05-27 | 2024-03-01 | 重庆惠科金渝光电科技有限公司 | 金属导电薄膜的制备方法、薄膜晶体管以及显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI245426B (en) * | 2004-01-07 | 2005-12-11 | Hannstar Display Corp | Shielded-junction TFT structure |
| CN104681632A (zh) * | 2015-03-26 | 2015-06-03 | 重庆京东方光电科技有限公司 | 薄膜晶体管及其制作方法、显示器件 |
| CN105552114A (zh) * | 2015-12-14 | 2016-05-04 | 华南理工大学 | 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法 |
| CN106601689B (zh) * | 2016-12-08 | 2019-04-09 | 惠科股份有限公司 | 主动开关阵列基板及其制备方法 |
| CN107579006B (zh) * | 2017-09-13 | 2019-08-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制备方法 |
-
2018
- 2018-12-25 CN CN201811589145.4A patent/CN109637933B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109637933A (zh) | 2019-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7432212B2 (en) | Methods of processing a semiconductor substrate | |
| US20140011329A1 (en) | Method for manufacturing self-aligned thin film transistor | |
| WO2015096416A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| CN108198756B (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法 | |
| US9666727B2 (en) | Display device | |
| TW201222676A (en) | Thin film transistors and methods for manufacturing the same | |
| EP3373337A1 (en) | Carbon nanotube semiconductor device and preparation method therefor | |
| CN109637933B (zh) | 薄膜晶体管及其制作方法 | |
| CN109075204A (zh) | 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法 | |
| CN107564803B (zh) | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 | |
| US20190006490A1 (en) | Thin film transistor and method for fabricating the same, display device, exposure device | |
| JP3183929B2 (ja) | 半導体装置の製造方法 | |
| US9147607B1 (en) | Method of fabricating ultra short gate length thin film transistors using optical lithography | |
| US9082794B1 (en) | Metal oxide thin film transistor fabrication method | |
| JP5040170B2 (ja) | 半導体装置の製造方法 | |
| CN110737171A (zh) | 纳米图形及其制备方法、纳米结构的制备方法 | |
| US20100055888A1 (en) | Semiconductor device fabrication method | |
| CN116133495B (zh) | 一种碳基传感芯片的制备方法 | |
| CN117215148B (zh) | 阵列基板的制备方法、阵列基板及显示面板 | |
| EP2985798A1 (en) | Method for manufacturing an organic electronic device and organic electronic device | |
| WO2009062147A1 (en) | Patterned electrodes with reduced residue | |
| TWI230461B (en) | Method for manufacturing thin film transistor panel | |
| WO2010058825A1 (ja) | 表示装置用Ａｌ合金膜、薄膜トランジスタ基板およびその製造方法、並びに表示装置 | |
| JP2001093805A (ja) | 半導体集積回路装置の製造方法 | |
| TW200418188A (en) | Manufacturing method of low-temperature polysilicon thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |