CN109586691A - 时钟校准方法、装置、系统、存储介质及计算机设备 - Google Patents

时钟校准方法、装置、系统、存储介质及计算机设备 Download PDF

Info

Publication number
CN109586691A
CN109586691A CN201811376877.5A CN201811376877A CN109586691A CN 109586691 A CN109586691 A CN 109586691A CN 201811376877 A CN201811376877 A CN 201811376877A CN 109586691 A CN109586691 A CN 109586691A
Authority
CN
China
Prior art keywords
frequency
module
clock
real time
division value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811376877.5A
Other languages
English (en)
Other versions
CN109586691B (zh
Inventor
李龙杰
许飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Jieli Technology Co Ltd
Original Assignee
Zhuhai Jieli Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Jieli Technology Co Ltd filed Critical Zhuhai Jieli Technology Co Ltd
Priority to CN201811376877.5A priority Critical patent/CN109586691B/zh
Publication of CN109586691A publication Critical patent/CN109586691A/zh
Application granted granted Critical
Publication of CN109586691B publication Critical patent/CN109586691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请涉及一种时钟校准方法、装置、系统、存储介质及计算机设备，通过计算芯片内部的振荡时钟信号的实时时钟频率，并判断该实时时钟频率与预设目标频率的频率差是否在预设阈值范围内，即可判断芯片内部的振荡时钟信号是否达到预设精度的要求，当完成对芯片内部的时钟信号的校准后，即可通过芯片内部锁相环输出满足精度要求及频率要求的时钟信号，从而可以满足不同通讯方式的时钟频率要求，适用范围更广；另外，在时钟校准完成后，可以直接根据对应的后分频值直接配置锁相环，从而无需重新计算配置信息，使用更加便捷。

Description

时钟校准方法、装置、系统、存储介质及计算机设备
技术领域
本申请涉及芯片测试技术领域，特别是涉及一种时钟校准方法、装置、系统、存储介质及计算机设备。
背景技术
芯片，又称微电路(microcircuit)，是指内含集成电路的硅片，是计算机或其他电子设备的重要组成部分。对于包含时序逻辑电路的芯片来说，准确的时钟信号是非常重要的。
现有技术通常采用芯片内置锁相环的方式来为芯片提供时钟信号，即在芯片内部设置锁相环，通过对内部锁相环进行配置使得锁相环输出对应的时钟信号(时钟校准)。然而，现有技术在进行时钟校准时只能针对特定频率的通讯方式进行校准；并且，不同芯片对应的时钟信号不同，其对应的锁相环配置也不同，当多个芯片组合使用时，每次都需要计算芯片的锁相环配置，使用过程繁琐。
发明内容
基于此，有必要针对现有技术存在的问题，提供一种适用范围更广、且只需首次校准即可提供精准时钟信号的时钟校准方法、装置、系统、存储介质及计算机设备。
一种时钟校准方法，包括：
获取内部振荡时钟信号对应的脉冲参数及外部时钟信号运行的时间参数，根据所述脉冲参数及所述时间参数得到第一实时时钟频率，所述内部振荡时钟信号与所述外部时钟信号同步；
根据预设目标频率、预设前分频值及所述第一实时时钟频率，通过第一计算公式得到后分频值，所述第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对所述后分频计算值NR进行取整得到的后分频值；
当根据所述第一实时时钟频率、所述预设前分频值及所述后分频值，通过第二计算公式得到的第二实时时钟频率与所述预设目标频率的频率差值在预设阈值范围内时，确定时钟校准完成，所述第二计算公式为：
其中，Fout为第二实时时钟频率。
在其中一个实施例中，还包括：当所述频率差值在所述预设阈值范围内时，输出所述后分频值以进行保存。
在其中一个实施例中，还包括：当所述频率差值不在所述预设阈值范围内时，重新获取新的内部振荡时钟信号对应的脉冲参数及新的外部时钟信号运行的时间参数，并返回根据脉冲参数及时间参数得到第一实时时钟频率的步骤，直至时钟校准完成。
一种时钟校准装置，包括：
参数获取模块，用于获取内部振荡时钟信号对应的脉冲参数及外部时钟信号运行的时间参数，所述内部振荡时钟信号与所述外部时钟信号同步；
参数处理模块，用于根据所述脉冲参数及所述时间参数得到第一实时时钟频率；根据预设目标频率、预设前分频值及所述第一实时时钟频率，通过第一计算公式得到后分频值，所述第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对所述后分频计算值NR进行取整得到的后分频值；
校准确定模块，用于当根据所述第一实时时钟频率、所述预设前分频值及所述后分频值，通过第二计算公式得到的第二实时时钟频率与所述预设目标频率的频率差值在预设阈值范围内时，确定时钟校准完成，所述第二计算公式为：
其中，Fout为第二实时时钟频率。
一种时钟校准系统，包括：主机装置及芯片装置，所述芯片装置包括：计时器模块、振荡电路模块、计数器模块、CPU模块、锁相环模块；
所述主机装置用于向所述计时器模块发送外部时钟信号；
所述计时器模块用于记录所述外部时钟信号运行的时间参数，并发送至所述CPU模块；
所述振荡电路模块用于生成与所述外部时钟信号同步的内部振荡时钟信号，并发送至所述计数器模块；
所述计数器模块用于根据所述内部振荡时钟信号计算对应的脉冲参数，并发送至所述CPU模块；
所述CPU模块用于根据所述时间参数及所述脉冲参数得到第一实时时钟频率；根据预设目标频率、预设前分频值及所述第一实时时钟频率，通过第一计算公式得到后分频值，并将所述第一实时时钟频率、所述预设前分频值及所述后分频值发送至所述锁相环模块，所述第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对所述后分频计算值NR进行取整得到的后分频值；
所述锁相环模块用于根据所述第一实时时钟频率、所述预设前分频值及所述后分频值，通过第二计算公式得到第二实时时钟频率，并发送至所述主机装置，所述第二计算公式为：
其中，Fout为第二实时时钟频率；
所述主机装置还用于计算所述第二实时时钟频率与所述预设目标频率的频率差值，并将所述频率差值与预设阈值范围的比较结果发送至所述CPU模块；
所述CPU模块还用于当所述频率差值在预设阈值范围内时，确定时钟校准完成。
在其中一个实施例中，所述主机装置与所述计时器模块连接；所述计时器模块与所述CPU模块连接；所述振荡电路模块与所述计数器模块连接，所述计数器模块与所述CPU模块连接；所述CPU模块与所述锁相环模块连接，所述锁相环模块与所述振荡电路模块连接；所述锁相环模块还与所述主机装置连接，所述主机装置还与所述CPU模块连接。
在其中一个实施例中，所述芯片装置还包括：存储模块，所述存储模块与所述CPU模块连接；
所述CPU模块还用于当所述频率差值在所述预设阈值范围内时，输出所述后分频值至所述存储模块以进行保存；
所述存储模块用于接收所述CPU模块输出的后分频值并保存。
在其中一个实施例中，当所述频率差值不在所述预设阈值范围内时，所述主机装置还用于向所述计时器模块发送新的外部时钟信号；
所述CPU模块还用于将所述比较结果发送至所述计数器模块，所述计数器模块还用于将所述比较结果发送至所述振荡电路模块，所述比较结果用于指示所述振荡电路模块生成与所述新的外部时钟信号同步的新的内部振荡时钟信号。
一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述时钟校准方法的步骤。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述时钟校准方法的步骤。
上述时钟校准方法、装置、系统、存储介质及计算机设备，获取内部振荡时钟信号对应的脉冲参数及外部时钟信号运行的时间参数，根据脉冲参数及时间参数得到第一实时时钟频率；根据预设目标频率、预设前分频值及第一实时时钟频率，通过第一计算公式得到后分频值；当锁相环根据第一实时时钟频率、预设前分频值及后分频值，通过第二计算公式得到的第二实时时钟频率与预设目标频率的频率差值在预设阈值范围内时，确定时钟校准完成。通过计算芯片内部的振荡时钟信号的实时时钟频率，并判断该实时时钟频率与预设目标频率的频率差是否在预设阈值范围内，即可判断芯片内部的振荡时钟信号是否达到预设精度的要求，当完成对芯片内部的时钟信号的校准后，即可通过芯片内部锁相环输出满足精度要求及频率要求的时钟信号，从而可以满足不同通讯方式的时钟频率要求，适用范围更广；另外，在时钟校准完成后，可以直接根据对应的后分频值直接配置锁相环，从而无需重新计算配置信息，使用更加便捷。
附图说明
图1为一个实施例中时钟校准方法的流程示意图；
图2为一个实施例中时钟校准装置的结构示意图；
图3为一个实施例中时钟校准系统的结构示意图；
图4为一个实施例中时钟校准系统的工作流程示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在一个实施例中，如图1所示，提供一种时钟校准方法，以该方法应用于芯片为例，该方法包括以下步骤：
步骤S100，获取内部振荡时钟信号对应的脉冲参数及外部时钟信号运行的时间参数，根据脉冲参数及时间参数得到第一实时时钟频率，内部振荡时钟信号与外部时钟信号同步。由于内部振荡时钟信号与外部时钟信号为同步信号，因此，外部时钟信号运行的时间参数可以认为是内部振荡时钟信号对应的时间参数，结合内部振荡时钟信号对应的脉冲参数以及该时间参数即可得到内部振荡时钟信号对应的第一实时时钟频率。
步骤S200，根据预设目标频率、预设前分频值及第一实时时钟频率，通过第一计算公式得到后分频值。在得到内部振荡时钟信号对应的第一实时时钟频率后，根据预设目标频率、预设前分频值及第一实时时钟频率，结合第一计算公式计算得到后分频值。具体地，第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对后分频计算值NR进行取整得到的后分频值。
步骤S300，当锁相环根据第一实时时钟频率、预设前分频值及后分频值，通过第二计算公式得到的第二实时时钟频率与预设目标频率的频率差值在预设阈值范围内时，确定时钟校准完成。具体地，第二计算公式为：
其中，Fout为第二实时时钟频率。在得到后分频值后，可以根据后分频值得到对应的第二实时时钟频率，计算第二实时时钟频率与预设目标频率的频率差值，若该差值在预设阈值范围内时，可以确定内部振荡时钟信号的时钟校准完成，否则，重新进行校准。
本实施例提供一种时钟校准方法，通过计算芯片内部的振荡时钟信号的实时时钟频率，并判断该实时时钟频率与预设目标频率的频率差是否在预设阈值范围内，即可判断芯片内部的振荡时钟信号是否达到预设精度的要求，当完成对芯片内部的时钟信号的校准后，即可通过芯片内部锁相环输出满足精度要求及频率要求的时钟信号，从而可以满足不同通讯方式的时钟频率要求，适用范围更广；另外，在时钟校准完成后，可以直接根据对应的后分频值直接配置锁相环，从而无需重新计算配置信息，使用更加便捷。
在一个实施例中，根据脉冲参数及时间参数得到第一实时时钟频率，包括：计算脉冲参数与时间参数的比值，比值为第一实时时钟频率。具体地，第一实时时钟频率可以根据以下公式计算得到：
其中，Fref为第一实时时钟频率，Ncnt为脉冲参数，tsdy为时间参数。
在一个实施例中，时钟校准方法还包括：当频率差值在预设阈值范围内时，输出后分频值以进行保存。
在一个实施例中，时钟校准方法还包括：当频率差值不在预设阈值范围内时，重新获取新的内部振荡时钟信号对应的脉冲参数及新的外部时钟信号运行的时间参数，并返回根据脉冲参数及时间参数得到第一实时时钟频率的步骤，并执行后续时钟校准步骤，直至时钟校准完成。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图2所示，提供一种时钟校准装置，该装置包括：参数获取模块110、参数处理模块120及校准确定模块130。
参数获取模块110用于获取内部振荡时钟信号对应的脉冲参数及外部时钟信号运行的时间参数，内部振荡时钟信号与外部时钟信号同步。
参数处理模块120用于根据脉冲参数及时间参数得到第一实时时钟频率。根据预设目标频率、预设前分频值及第一实时时钟频率，通过第一计算公式得到后分频值，第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对后分频计算值NR进行取整得到的后分频值。
校准确定模块130用于当锁相环根据第一实时时钟频率、预设前分频值及后分频值，通过第二计算公式得到的第二实时时钟频率与预设目标频率的频率差值在预设阈值范围内时，确定时钟校准完成，第二计算公式为：
其中，Fout为第二实时时钟频率。
本实施例提供一种时钟校准装置，通过计算芯片内部的振荡时钟信号的实时时钟频率，并判断该实时时钟频率与预设目标频率的频率差是否在预设阈值范围内，即可判断芯片内部的振荡时钟信号是否达到预设精度的要求，当完成对芯片内部的时钟信号的校准后，即可通过芯片内部锁相环输出满足精度要求及频率要求的时钟信号，从而可以满足不同通讯方式的时钟频率要求，适用范围更广；另外，在时钟校准完成后，可以直接根据对应的后分频值直接配置锁相环，从而无需重新计算配置信息，使用更加便捷。
在一个实施例中，参数处理模块120根据脉冲参数及时间参数得到第一实时时钟频率，包括：计算脉冲参数与时间参数的比值，比值为第一实时时钟频率。具体地，第一实时时钟频率可以根据以下公式计算得到：
其中，Fref为第一实时时钟频率，Ncnt为脉冲参数，tsdy为时间参数。
关于时钟校准装置的具体限定可以参见上文中对于时钟校准方法的限定，在此不再赘述。上述时钟校准装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，如图3所示，提供一种时钟校准系统，包括：主机装置200及芯片装置300，芯片装置300包括：计时器模块310、振荡电路模块320、计数器模块330、CPU模块340、锁相环模块350。
主机装置200用于向计时器模块310发送外部时钟信号。
计时器模块310用于记录外部时钟信号运行的时间参数，并发送至CPU模块340。
振荡电路模块320用于生成与外部时钟信号同步的内部振荡时钟信号，并发送至计数器模块330。
计数器模块330用于根据内部振荡时钟信号计算对应的脉冲参数，并发送至CPU模块340。
CPU模块340用于根据时间参数及脉冲参数得到第一实时时钟频率。根据预设目标频率、预设前分频值及第一实时时钟频率，通过第一计算公式得到后分频值，并将第一实时时钟频率、预设前分频值及后分频值发送至锁相环模块350。所述第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对后分频计算值NR进行取整得到的后分频值。
锁相环模块350用于根据第一实时时钟频率、预设前分频值及后分频值，通过第二计算公式得到第二实时时钟频率，并发送至主机装置200，所述第二计算公式为：
其中，Fout为第二实时时钟频率。
主机装置200还用于计算第二实时时钟频率与预设目标频率的频率差值，并将频率差值与预设阈值范围的比较结果发送至CPU模块340。
CPU模块340还用于当频率差值在预设阈值范围内时，确定时钟校准完成。
本实施例提供一种时钟校准系统，通过计算芯片内部的振荡时钟信号的实时时钟频率，并判断该实时时钟频率与预设目标频率的频率差是否在预设阈值范围内，即可判断芯片内部的振荡时钟信号是否达到预设精度的要求，当完成对芯片内部的时钟信号的校准后，即可通过芯片内部锁相环输出满足精度要求及频率要求的时钟信号，从而可以满足不同通讯方式的时钟频率要求，适用范围更广；另外，在时钟校准完成后，可以直接根据对应的后分频值直接配置锁相环，从而无需重新计算配置信息，使用更加便捷。
在一个实施例中，参考图3，主机装置200与计时器模块310连接。计时器模块310与CPU模块340连接。振荡电路模块320与计数器模块330连接，计数器模块330与CPU模块340连接。CPU模块340与锁相环模块350连接，锁相环模块350与振荡电路模块320连接。锁相环模块350还与主机装置200连接，主机装置200还与CPU模块340连接。
在一个实施例中，参考图3，芯片装置300还包括：存储模块360。存储模块360与CPU模块340连接，CPU模块340还用于当频率差值在预设阈值范围内时，输出后分频值至存储模块360以进行保存；存储模块360用于接收CPU模块340输出的后分频值并保存。
在一个实施例中，当频率差值不在预设阈值范围内时，主机装置200还用于向计时器模块310发送新的外部时钟信号；
CPU模块340还用于将比较结果发送至计数器模块330，计数器模块330还用于将比较结果发送至振荡电路模块320，比较结果用于指示振荡电路模块320生成与新的外部时钟信号同步的新的内部振荡时钟信号。
在一个实施例中，如图4所示，时钟校准系统的具体工作流程如下：
(1)主机装置200发出一个精准时钟信号，芯片装置300中的计时器模块310通过GPIO口接收该外部时钟信号，并记录该外部信号运行的时间参数tsdy。
(2)在计时器模块310接收到外部时钟信号的同时，芯片装置300中的振荡电路模块320起振，生成与该外部时钟信号同步的内部振荡时钟信号，生成的内部振荡时钟信号被发送至计数器模块330，计数器模块330计算内部振荡时钟信号的脉冲次数Ncnt，一个时钟周期会使计数器模块330自动加一。
(3)一段时间后，CPU模块340同时获取计时器模块310记录的时间参数tsdy以及计数器模块330记录的脉冲参数Ncnt，并根据计算公式得到第一实时时钟频率Fref。
(4)在得到第一实时时钟频率Fref后，CPU模块340再通过第一计算公式得到后分频值，第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对后分频计算值NR进行取整得到的后分频值。
(5)CPU模块340将预设前分频值NF、计算得到的第一实时时钟频率Fref及后分频值NR0发送至锁相环模块350，第一实时时钟频率Fref作为锁相环模块350的输入参考时钟，锁相环模块350根据第二计算公式计算出第二实时时钟频率Fout并输出到主机装置200。
(6)主机装置200判断第二实时时钟频率Fout与预设目标频率Ftag的差值的绝对值是否在阈值范围内；若是，则主机装置200将比较结果输出至CPU模块340，CPU模块340输出后分频值存储到芯片装置300内部的存储模块360；
若否，则主机装置200将比较结果输出至CPU模块340，CPU模块340将比较结果输出至计数器模块330，计数器模块330将比较结果输出至振荡电路模块320，返回步骤(1)重新校准；
(7)在完成校准后，再次上电使用时，振荡电路模块320输出一个起振信号至锁相环模块350，锁相环模块350输出此信号至CPU模块340，CPU模块340从存储模块360中读取后分频值NR0并输出至锁相环模块350，进而配置锁相环。
与现有技术相比，本实施例只需要在首次校准时提供一个精准时钟，校准后芯片直接能输出高精度的高频时钟；读取后分频值配置到锁相环，可以输出各种不同的高精度高频时钟，可适用于不同频率时钟下的不同通讯方式，也达到省去芯片外接晶振的目的，减少器件数量，也使得应用方案更加实用可靠，可以做到小型化和高可靠性，可以提高生产品质和效率。
在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：获取内部振荡时钟信号对应的脉冲参数及外部时钟信号运行的时间参数，根据脉冲参数及时间参数得到第一实时时钟频率，内部振荡时钟信号与外部时钟信号同步；
根据预设目标频率、预设前分频值及第一实时时钟频率，通过第一计算公式得到后分频值，第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对后分频计算值NR进行取整得到的后分频值；
当根据第一实时时钟频率、预设前分频值及后分频值，通过第二计算公式得到的第二实时时钟频率与预设目标频率的频率差值在预设阈值范围内时，确定时钟校准完成，第二计算公式为：
其中，Fout为第二实时时钟频率。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：当频率差值在预设阈值范围内时，输出后分频值以进行保存。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：当频率差值不在预设阈值范围内时，重新获取新的内部振荡时钟信号对应的脉冲参数及新的外部时钟信号运行的时间参数，并返回根据脉冲参数及时间参数得到第一实时时钟频率的步骤，直至时钟校准完成。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：获取内部振荡时钟信号对应的脉冲参数及外部时钟信号运行的时间参数，根据脉冲参数及时间参数得到第一实时时钟频率，内部振荡时钟信号与外部时钟信号同步；
根据预设目标频率、预设前分频值及第一实时时钟频率，通过第一计算公式得到后分频值，第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对后分频计算值NR进行取整得到的后分频值；
当根据第一实时时钟频率、预设前分频值及后分频值，通过第二计算公式得到的第二实时时钟频率与预设目标频率的频率差值在预设阈值范围内时，确定时钟校准完成，第二计算公式为：
其中，Fout为第二实时时钟频率。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：当频率差值在预设阈值范围内时，输出后分频值以进行保存。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：当频率差值不在预设阈值范围内时，重新获取新的内部振荡时钟信号对应的脉冲参数及新的外部时钟信号运行的时间参数，并返回根据脉冲参数及时间参数得到第一实时时钟频率的步骤，直至时钟校准完成。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种时钟校准方法，其特征在于，包括：
获取内部振荡时钟信号对应的脉冲参数及外部时钟信号运行的时间参数，根据所述脉冲参数及所述时间参数得到第一实时时钟频率，所述内部振荡时钟信号与所述外部时钟信号同步；
根据预设目标频率、预设前分频值及所述第一实时时钟频率，通过第一计算公式得到后分频值，所述第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对所述后分频计算值NR进行取整得到的后分频值；
当根据所述第一实时时钟频率、所述预设前分频值及所述后分频值，通过第二计算公式得到的第二实时时钟频率与所述预设目标频率的频率差值在预设阈值范围内时，确定时钟校准完成，所述第二计算公式为：
其中，Fout为第二实时时钟频率。
2.根据权利要求1所述的时钟校准方法，其特征在于，还包括：当所述频率差值在所述预设阈值范围内时，输出所述后分频值以进行保存。
3.根据权利要求1所述的时钟校准方法，其特征在于，还包括：当所述频率差值不在所述预设阈值范围内时，重新获取新的内部振荡时钟信号对应的脉冲参数及新的外部时钟信号运行的时间参数，并返回根据脉冲参数及时间参数得到第一实时时钟频率的步骤，直至时钟校准完成。
4.一种时钟校准装置，其特征在于，包括：
参数获取模块，用于获取内部振荡时钟信号对应的脉冲参数及外部时钟信号运行的时间参数，所述内部振荡时钟信号与所述外部时钟信号同步；
参数处理模块，用于根据所述脉冲参数及所述时间参数得到第一实时时钟频率；根据预设目标频率、预设前分频值及所述第一实时时钟频率，通过第一计算公式得到后分频值，所述第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对所述后分频计算值NR进行取整得到的后分频值；
校准确定模块，用于当根据所述第一实时时钟频率、所述预设前分频值及所述后分频值，通过第二计算公式得到的第二实时时钟频率与所述预设目标频率的频率差值在预设阈值范围内时，确定时钟校准完成，所述第二计算公式为：
其中，Fout为第二实时时钟频率。
5.一种时钟校准系统，其特征在于，包括：主机装置及芯片装置，所述芯片装置包括：计时器模块、振荡电路模块、计数器模块、CPU模块、锁相环模块；
所述主机装置用于向所述计时器模块发送外部时钟信号；
所述计时器模块用于记录所述外部时钟信号运行的时间参数，并发送至所述CPU模块；
所述振荡电路模块用于生成与所述外部时钟信号同步的内部振荡时钟信号，并发送至所述计数器模块；
所述计数器模块用于根据所述内部振荡时钟信号计算对应的脉冲参数，并发送至所述CPU模块；
所述CPU模块用于根据所述时间参数及所述脉冲参数得到第一实时时钟频率；根据预设目标频率、预设前分频值及所述第一实时时钟频率，通过第一计算公式得到后分频值，并将所述第一实时时钟频率、所述预设前分频值及所述后分频值发送至所述锁相环模块，所述第一计算公式为：
其中，Ftag为预设目标频率，NF为预设前分频值，Fref为第一实时时钟频率，NR为后分频计算值，NR0为对所述后分频计算值NR进行取整得到的后分频值；
所述锁相环模块用于根据所述第一实时时钟频率、所述预设前分频值及所述后分频值，通过第二计算公式得到第二实时时钟频率，并发送至所述主机装置，所述第二计算公式为：
其中，Fout为第二实时时钟频率；
所述主机装置还用于计算所述第二实时时钟频率与所述预设目标频率的频率差值，并将所述频率差值与预设阈值范围的比较结果发送至所述CPU模块；
所述CPU模块还用于当所述频率差值在预设阈值范围内时，确定时钟校准完成。
6.根据权利要求5所述的时钟校准系统，其特征在于，所述主机装置与所述计时器模块连接；所述计时器模块与所述CPU模块连接；所述振荡电路模块与所述计数器模块连接，所述计数器模块与所述CPU模块连接；所述CPU模块与所述锁相环模块连接，所述锁相环模块与所述振荡电路模块连接；所述锁相环模块还与所述主机装置连接，所述主机装置还与所述CPU模块连接。
7.根据权利要求5所述的时钟校准系统，其特征在于，所述芯片装置还包括：存储模块，所述存储模块与所述CPU模块连接；
所述CPU模块还用于当所述频率差值在所述预设阈值范围内时，输出所述后分频值至所述存储模块以进行保存；
所述存储模块用于接收所述CPU模块输出的后分频值并保存。
8.根据权利要求5所述的时钟校准系统，其特征在于，当所述频率差值不在所述预设阈值范围内时，所述主机装置还用于向所述计时器模块发送新的外部时钟信号；
所述CPU模块还用于将所述比较结果发送至所述计数器模块，所述计数器模块还用于将所述比较结果发送至所述振荡电路模块，所述比较结果用于指示所述振荡电路模块生成与所述新的外部时钟信号同步的新的内部振荡时钟信号。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至3中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至3中任一项所述的方法的步骤。
CN201811376877.5A 2018-11-19 2018-11-19 时钟校准方法、装置、系统、存储介质及计算机设备 Active CN109586691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811376877.5A CN109586691B (zh) 2018-11-19 2018-11-19 时钟校准方法、装置、系统、存储介质及计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811376877.5A CN109586691B (zh) 2018-11-19 2018-11-19 时钟校准方法、装置、系统、存储介质及计算机设备

Publications (2)

Publication Number Publication Date
CN109586691A true CN109586691A (zh) 2019-04-05
CN109586691B CN109586691B (zh) 2022-12-30

Family

ID=65923115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811376877.5A Active CN109586691B (zh) 2018-11-19 2018-11-19 时钟校准方法、装置、系统、存储介质及计算机设备

Country Status (1)

Country Link
CN (1) CN109586691B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838846A (zh) * 2019-11-28 2020-02-25 山东浪潮人工智能研究院有限公司 时钟源的调试方法和任意波形发生器板卡
CN112187225A (zh) * 2020-10-09 2021-01-05 京东方科技集团股份有限公司 时钟校准方法及装置
CN112367099A (zh) * 2020-11-03 2021-02-12 维沃移动通信有限公司 时钟信号的处理方法、装置及电子设备
CN112486447A (zh) * 2020-12-01 2021-03-12 佛吉亚歌乐电子(丰城)有限公司 Dpi时钟配置方法、系统、终端及计算机存储介质
CN112597635A (zh) * 2020-12-09 2021-04-02 北京智联友道科技有限公司 基于cbtc仿真系统的虚拟时钟系统的生成方法、装置及设备
CN112749037A (zh) * 2021-01-18 2021-05-04 苏州浪潮智能科技有限公司 一种bmc的时钟信号传输方法及相关装置
CN115309347A (zh) * 2022-10-10 2022-11-08 苏州浪潮智能科技有限公司 基于ssd主控变频的时间管理方法、装置、设备及介质
WO2023280206A1 (en) * 2021-07-08 2023-01-12 Zhejiang Huaray Technology Co., Ltd. Systems and methods for camera synchronization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329860B1 (en) * 1999-05-31 2001-12-11 Nec Corporation Clock generator producing clock signal quickly adjusted to target frequency
CN1650184A (zh) * 2002-02-26 2005-08-03 泰拉丁公司 用于自动测试系统中的时钟编程技术
CN107579723A (zh) * 2017-08-04 2018-01-12 大唐微电子技术有限公司 一种校准时钟频率的方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329860B1 (en) * 1999-05-31 2001-12-11 Nec Corporation Clock generator producing clock signal quickly adjusted to target frequency
CN1650184A (zh) * 2002-02-26 2005-08-03 泰拉丁公司 用于自动测试系统中的时钟编程技术
CN107579723A (zh) * 2017-08-04 2018-01-12 大唐微电子技术有限公司 一种校准时钟频率的方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈威等: "分布式测试系统同步时钟校准的频率测量方法", 《探测与控制学报》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838846A (zh) * 2019-11-28 2020-02-25 山东浪潮人工智能研究院有限公司 时钟源的调试方法和任意波形发生器板卡
CN110838846B (zh) * 2019-11-28 2023-06-13 山东浪潮科学研究院有限公司 时钟源的调试方法和任意波形发生器板卡
CN112187225A (zh) * 2020-10-09 2021-01-05 京东方科技集团股份有限公司 时钟校准方法及装置
CN112187225B (zh) * 2020-10-09 2023-11-03 京东方科技集团股份有限公司 时钟校准方法及装置
CN112367099A (zh) * 2020-11-03 2021-02-12 维沃移动通信有限公司 时钟信号的处理方法、装置及电子设备
CN112367099B (zh) * 2020-11-03 2022-09-16 维沃移动通信有限公司 时钟信号的处理方法、装置及电子设备
CN112486447B (zh) * 2020-12-01 2022-06-07 佛吉亚歌乐电子(丰城)有限公司 Dpi时钟配置方法、系统、终端及计算机存储介质
CN112486447A (zh) * 2020-12-01 2021-03-12 佛吉亚歌乐电子(丰城)有限公司 Dpi时钟配置方法、系统、终端及计算机存储介质
CN112597635A (zh) * 2020-12-09 2021-04-02 北京智联友道科技有限公司 基于cbtc仿真系统的虚拟时钟系统的生成方法、装置及设备
CN112749037A (zh) * 2021-01-18 2021-05-04 苏州浪潮智能科技有限公司 一种bmc的时钟信号传输方法及相关装置
CN112749037B (zh) * 2021-01-18 2023-01-10 苏州浪潮智能科技有限公司 一种bmc的时钟信号传输方法及相关装置
WO2023280206A1 (en) * 2021-07-08 2023-01-12 Zhejiang Huaray Technology Co., Ltd. Systems and methods for camera synchronization
CN115309347A (zh) * 2022-10-10 2022-11-08 苏州浪潮智能科技有限公司 基于ssd主控变频的时间管理方法、装置、设备及介质

Also Published As

Publication number Publication date
CN109586691B (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
CN109586691A (zh) 时钟校准方法、装置、系统、存储介质及计算机设备
CN104901687B (zh) 时钟频率校准方法和系统
EP2774151B1 (en) Data transmission using delayed timing signals
CN109387776A (zh) 测量时钟抖动的方法、时钟抖动测量电路和半导体装置
CN107219884B (zh) 一种自动校准时钟频率的方法和系统
CN104122936B (zh) 一种mcu芯片分频时钟校正装置及方法
CN115312092B (zh) 门控数据选通信号生成电路及其信号生成方法和装置
CN104901690A (zh) 一种测试模式下自动校准环振的方法及装置
WO2006002374A1 (en) Synchronization between low frequency and high frequency digital signals
US11888480B2 (en) Method and apparatus for synchronizing two systems
CN113835469B (zh) 一种芯片时钟树的验证方法、装置及芯片
CN103973266B (zh) 振荡器校正电路与方法以及集成电路
CN103580684B (zh) 一种芯片时钟信号产生电路及芯片系统
US9837170B2 (en) Systems and methods for testing performance of memory modules
US8006154B2 (en) Semiconductor integrated circuit and method for testing semiconductor integrated circuit
CN205901711U (zh) 一种基于gps秒脉冲信号的精确数字分频装置
US9698801B2 (en) Phase locked loop circuit control device and control method of phase locked loop circuit
CN116187231A (zh) 一种基于ddr验证的信号产生方法、装置、设备及介质
CN114442735B (zh) 时钟频率控制方法、装置、设备及存储介质
US20220416797A1 (en) Fpga-based design method and device for equally dividing interval
CN114546028A (zh) 一种adpll时钟芯片的验证方法、装置及介质
US9153303B2 (en) Methods and apparatuses for alternate clock selection
JP2000341092A (ja) クロック信号発生回路及びそのクロック周波数調整方法
US9679665B2 (en) Method for performing built-in self-tests
CN104375968B (zh) 主机端外围接口电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Li Longjie

Inventor before: Li Longjie

Inventor before: Xu Fei

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 519000 No. 333, Kexing Road, Xiangzhou District, Zhuhai City, Guangdong Province

Applicant after: ZHUHAI JIELI TECHNOLOGY Co.,Ltd.

Address before: Floor 1-107, building 904, ShiJiHua Road, Zhuhai City, Guangdong Province

Applicant before: ZHUHAI JIELI TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant