CN110838846A - 时钟源的调试方法和任意波形发生器板卡 - Google Patents

时钟源的调试方法和任意波形发生器板卡 Download PDF

Info

Publication number
CN110838846A
CN110838846A CN201911187411.5A CN201911187411A CN110838846A CN 110838846 A CN110838846 A CN 110838846A CN 201911187411 A CN201911187411 A CN 201911187411A CN 110838846 A CN110838846 A CN 110838846A
Authority
CN
China
Prior art keywords
frequency
signal
clock
clock source
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911187411.5A
Other languages
English (en)
Other versions
CN110838846B (zh
Inventor
赵素梅
张孝飞
刘强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Inspur Scientific Research Institute Co Ltd
Original Assignee
Shandong Inspur Artificial Intelligence Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Inspur Artificial Intelligence Research Institute Co Ltd filed Critical Shandong Inspur Artificial Intelligence Research Institute Co Ltd
Priority to CN201911187411.5A priority Critical patent/CN110838846B/zh
Publication of CN110838846A publication Critical patent/CN110838846A/zh
Application granted granted Critical
Publication of CN110838846B publication Critical patent/CN110838846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种时钟源的调试方法，其特征在于，应用于任意波形发生器板卡，包括：A1：获取参考时钟输出的低频时钟信号和时钟源输出的高频时钟信号；A2：分别对低频时钟信号和高频时钟信号进行分频，得到低频时钟信号的第一分频信号和高频时钟信号的第二分频信号，其中，第一分频信号的时钟频率和第二分频信号的时钟频率的差值在第一范围内；A3：根据第一分频信号和第二分频信号，确定是否需要对时钟源进行调频处理，如果是，执行A4，否则，执行A5；A4：对时钟源进行调频处理，将调频处理后的时钟源作为时钟源，返回A1；A5：将时钟源输出的时钟信号输送给目标设备。本方案能够提高时钟源的调试效率。

Description

时钟源的调试方法和任意波形发生器板卡
技术领域
本发明涉及计算机技术领域，特别涉及时钟源的调试方法和任意波形发生器板卡。
背景技术
近年来随着量子信息科学领域的不断发展，任意波形发生器(ArbitraryWaveform Generator，AWG)板卡中时钟源的精度在量子位的行为研究中起着至关重要的作用。
目前，在调试AWG板卡中时钟源的精度时，通常需要测试人员输入所要调试参数，然后基于测试人员输入的调试参数对时钟源进行调试。当调试的结果仍未达到精度要求时，测试人员需要基于上次的调试结果再次输入相位差对时钟源进行调试。
通过上述描述可见，现有技术通过人工对AWG板卡中的时钟源进行调试，调试的效率较低。
发明内容
本发明实施例提供了时钟源的调试方法和任意波形发生器板卡，能够提高时钟源的调试效率。
第一方面，本发明提供了时钟源的调试方法，应用于任意波形发生器板卡，包括：
A1：获取参考时钟输出的低频时钟信号和时钟源输出的高频时钟信号；
A2：分别对所述低频时钟信号和所述高频时钟信号进行分频，得到所述低频时钟信号的第一分频信号和所述高频时钟信号的第二分频信号，其中，所述第一分频信号的时钟频率和所述第二分频信号的时钟频率的差值在第一范围内；
A3：根据所述第一分频信号和所述第二分频信号，确定是否需要对所述时钟源进行调频处理，如果是，执行A4，否则，执行A5；
A4：对所述时钟源进行调频处理，将调频处理后的所述时钟源作为时钟源，返回A1；
A5：将所述时钟源输出的时钟信号输送给目标设备。
优选地，
所述A3，包括：
确定所述第一分频信号的第一相位和所述第二分频信号的第二相位；
判断所述第一相位和所述第二相位的相位差是否在第二范围内，如果是，执行A5，否则，执行A4；
所述A4中的所述对所述时钟源进行调频处理，包括：
确定所述第一分频信号的第一电平信号和所述第二分频信号的第二电平信号；
根据所述第一电平信号和所述第二电平信号，对所述时钟源进行调频处理。
优选地，
所述根据所述第一电平信号和所述第二电平信号，对所述时钟源进行调频处理，包括：
D1：确定所述第一电平信号的初始电平信号与所述第二电平信号的初始电平信号之间的偏移量；
D2：从预设的至少两个调频参数中，确定所述偏移量对应的目标调频参数；
D3：按照所述目标调频参数对所述时钟源进行调频。
优选地，
在所述获取参考时钟输出的低频时钟信号和时钟源输出的高频时钟信号之前，进一步包括：
对输送给时钟源的电信号进行滤波处理；
所述A1中获取时钟源的高频时钟信号，包括：
获取所述时钟源根据滤波处理后的所述电信号输出的高频时钟信号。
优选地，
所述分别对所述低频时钟信号和所述高频时钟信号进行分频，得到所述低频时钟信号的第一分频信号和所述高频时钟信号的第二分频信号，包括：
确定所述参考时钟的第一分频参数；
根据下述公式，确定所述时钟源的第二分频参数；
Figure BDA0002292729500000031
其中，f2表征所述时钟源的第二分频参数，G表征所述高频时钟信号的频率，f1表征所述第一分频参数，D表征所述低频时钟信号的频率；
按照所述第一分频参数对所述参考时钟进行分频，得到第一分频信号；
按照所述第二分频参数对所述时钟源进行分频，得到第二分频信号。
第二方面，本发明提供了任意波形发生器板卡，包括：
获取模块，用于获取参考时钟输出的低频时钟信号和时钟源输出的高频时钟信号；
分频模块，用于分别对所述获取模块获取的所述低频时钟信号和所述高频时钟信号进行分频，得到所述低频时钟信号的第一分频信号和所述高频时钟信号的第二分频信号，其中，所述第一分频信号的时钟频率和所述第二分频信号的时钟频率的差值在第一范围内；
调频模块，用于根据所述分频模块得到的所述第一分频信号和所述第二分频信号，确定是否需要对所述时钟源进行调频处理，如果是，执行对所述时钟源进行调频处理，将调频处理后的所述时钟源作为时钟源，并触发所述获取模块，否则，触发所述输出模块；
所述输出模块，用于在被触发时，将所述时钟源输出的时钟信号输送给目标设备。
优选地，
所述调频模块，包括：相位确定单元、信号确定单元和调频处理单元；
所述相位确定单元，用于确定所述第一分频信号的第一相位和所述第二分频信号的第二相位；
所述信号确定单元，用于判断所述相位确定模块确定的所述第一相位和所述第二相位的相位差是否在第二范围内，如果是，触发所述输出模块，否则，触发所述调频处理单元；
所述调频处理单元，用于被触发时，确定所述第一分频信号的第一电平信号和所述第二分频信号的第二电平信号；根据所述第一电平信号和所述第二电平信号，对所述时钟源进行调频处理，并触发所述获取模块。
优选地，
所述调频处理单元，用于执行：
D1：确定所述第一电平信号的初始电平信号与所述第二电平信号的初始电平信号之间的偏移量；
D2：从预设的至少两个调频参数中，确定所述偏移量对应的目标调频参数；
D3：按照所述目标调频参数对所述时钟源进行调频。
优选地，
进一步包括：滤波模块；
所述滤波模块，用于对输送给时钟源的电信号进行滤波处理；
所述获取模块，用于获取所述时钟源根据所述滤波模块滤波处理后的所述电信号输出的高频时钟信号。
优选地，
所述分频模块，用于确定所述参考时钟的第一分频参数；根据下述公式，确定所述时钟源的第二分频参数；按照所述第一分频参数对所述参考时钟进行分频，得到第一分频信号；按照所述第二分频参数对所述时钟源进行分频，得到第二分频信号；
Figure BDA0002292729500000051
其中，f2表征所述时钟源的第二分频参数，G表征所述高频时钟信号的频率，f1表征所述第一分频参数，D表征所述低频时钟信号的频率。
第三方面，本发明提供了任意波形发生器板卡，包括：至少一个存储器和至少一个处理器；
所述至少一个存储器，用于存储机器可读程序；
所述至少一个处理器，用于调用所述机器可读程序，执行第一方面任一项所述的方法。
第四方面，本发明提供了任意波形发生器板卡，所述计算机可读介质上存储有计算机指令，所述计算机指令在被处理器执行时，使所述处理器执行第一方面任一项所述的方法。
本发明提供了时钟源的调试方法和任意波形发生器板卡，通过参考时钟可以提供低频时钟信号，由于低频时钟信号的频率低，所以低频时钟信号为稳定的时钟信号，能实现精准控制，因此可以将低频时钟信号作为参考信号，然后将低频时钟信号和时钟源输出的高频时钟信号分别进行分频，以得到在第一范围内的低频时钟信号的第一分频信号，以及得到在第一范围内的高频时钟信号的第二分频信号。再基于第一分频信号和第二分频信号可以判断是否需要对时钟源进行调频，即确定时钟源是否具有高精度，当时钟源不具有高精度等性能时，可对时钟源的频率进行调频，直至时钟源符合高精度的要求，最后再将高精度的时钟源的时钟信号输送给目标设备，以供目标设备参考。综上可见，本发明提供的时钟源的调试方法，无需通过人工多次输入对时钟源调试的参数进行调试，因此能够提高时钟源调试的效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的时钟源的调试方法的流程图；
图2是本发明另一实施例提供的时钟源的调试方法的流程图；
图3是本发明一实施例提供的任意波形发生器板卡的结构示意图；
图4是本发明另一实施例提供的任意波形发生器板卡的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了时钟源的调试方法，该方法可以包括以下步骤：
A1：获取参考时钟输出的低频时钟信号和时钟源输出的高频时钟信号；
A2：分别对所述低频时钟信号和所述高频时钟信号进行分频，得到所述低频时钟信号的第一分频信号和所述高频时钟信号的第二分频信号，其中，所述第一分频信号的时钟频率和所述第二分频信号的时钟频率的差值在第一范围内；
A3：根据所述第一分频信号和所述第二分频信号，确定是否需要对所述时钟源进行调频处理，如果是，执行A4，否则，执行A5；
A4：对所述时钟源进行调频处理，将调频处理后的所述时钟源作为时钟源，返回A1；
A5：将所述时钟源输出的时钟信号输送给目标设备。
在本发明实施例中，通过参考时钟可以提供低频时钟信号，由于低频时钟信号的频率低，所以低频时钟信号为稳定的时钟信号，能实现精准控制，因此可以将低频时钟信号作为参考信号，然后将低频时钟信号和时钟源输出的高频时钟信号分别进行分频，以得到在第一范围内的低频时钟信号的第一分频信号，以及得到在第一范围内的高频时钟信号的第二分频信号。再基于第一分频信号和第二分频信号可以判断是否需要对时钟源进行调频，即确定时钟源是否具有高精度，当时钟源不具有高精度等性能时，可对时钟源的频率进行调频，直至时钟源符合高精度的要求，最后再将高精度的时钟源的时钟信号输送给目标设备，以供目标设备参考。综上可见，本发明提供的时钟源的调试方法，无需通过人工多次输入对时钟源调试的参数进行调试，因此能够提高时钟源调试的效率。
可以理解的是，
1、时钟源：是用来为环形脉冲发生器提供频率稳定且电平匹配的方波时钟脉冲信号的设备。它通常由石英晶体振荡器和与非门组成的正反馈振荡电路组成，其输出送至环形脉冲发生器。
2、电平信号：是指设备输出信号和输入信号的功率比然后取对数值。
为了使时钟源和参考时钟的输出频率差值稳定在一定范围内，在本发明一实施例中，所述A3，包括：
确定所述第一分频信号的第一相位和所述第二分频信号的第二相位；
判断所述第一相位和所述第二相位的相位差是否在第二范围内，如果是，执行A5，否则，执行A4；
所述A4中的所述对所述时钟源进行调频处理，包括：
确定所述第一分频信号的第一电平信号和所述第二分频信号的第二电平信号；
根据所述第一电平信号和所述第二电平信号，对所述时钟源进行调频处理。
在本发明实施例中，由于第一分频信号和第二分频信号均在第一范围(例如，占空比为50％-51％，或者，时钟频率为20HZ-23HZ)内，因此，基于低频时钟信号分频后的第一分频信号和高频时钟信号经过分频后的第二分频信号，可以分别确定对应的第一相位和第二相位，当第一相位与第二相位的相位差不在第二范围(例如，-180°至+180°)内时，可以确定时钟源当前的时钟频率存在误差，精准性差，因此需要基于第一分频信号的第一电平信号，并基于第二分频信号的第二电平信号，对时钟源进行调频处理。如果第一相位和第二相位的相位差在第二范围内，则可认为时钟源当前的时钟频率精准，可以实现锁相环路的闭合，因此，可以直接将时钟源提供的时钟信号输送给目标设备，以供目标设备参考。
为了使时钟源和参考时钟的相位差差值稳定在一定范围内，在本发明一实施例中，所述根据所述第一电平信号和所述第二电平信号，对所述时钟源进行调频处理，包括：
D1：确定所述第一电平信号的初始电平信号与所述第二电平信号的初始电平信号之间的偏移量；
D2：从预设的至少两个调频参数中，确定所述偏移量对应的目标调频参数；
D3：按照所述目标调频参数对所述时钟源进行调频。
在本发明实施例中，当时钟源和参考时钟的相位差的差值超出允许的误差范围(即，第二范围)内时，进一步确定第一电平信号的初始电平信号与第二电平信号的初始电平信号之间的偏移量(例如，电平的持续时长)。比如，确定第一电平信号的高电平信号和第二电平信号的高电平信号的持续时长，或者，确定第一电平信号的低电平信号和第二电平信号的低电平信号的持续时长。由于预设的至少两个调频参数中，每一个调频参数与至少一个偏移量存在对应关系，因此，基于第一电平信号的初始电平信号与第二电平信号的初始电平信号的偏移量，和对应关系确定对应的目标调频参数，基于该目标调频参数即可对时钟源进行调频处理，直至第一分频信号的第一相位和第二分频信号的第二相位的相位差稳定在第二范围内，从而实现锁相环路的闭合，使时钟源输出高精度的时钟信号。
具体地，高电平信号和低电平信号，通常是指电路上某点的电压(对公共参考点)或电位是高还是低。比如在逻辑电路中，高于某个数值的电位称其为高电位，或高电平，低于某个数值的，为低电位或低电平。比如CMOS数字逻辑电路中，电源正电压为5V，高于3.5V为高电平，低于1.5V为低电平。
需要说明的是，初始电平信号可以是第一电平信号和第二电平信号分别对应的高电平信号，也可以是低电平信号。
为了抑制和防止杂波干扰时钟源，在本发明实施例中，在所述获取参考时钟输出的低频时钟信号和时钟源输出的高频时钟信号之前，进一步包括：
对输送给时钟源的电信号进行滤波处理；
所述A1中获取时钟源的高频时钟信号，包括：
获取所述时钟源根据滤波处理后的所述电信号输出的高频时钟信号。
具体地，由于RC滤波器抗干扰性强，有较好的低频性能，并且选用标准的阻容元件易得。因此，可以通过RC滤波器对输送给时钟源的电信号进行滤波处理。
为了使所述低频时钟信号和所述高频时钟信号分频后分别对应的时钟频率在第一范围内，在本发明一实施例中，所述分别对所述低频时钟信号和所述高频时钟信号进行分频，得到所述低频时钟信号的第一分频信号和所述高频时钟信号的第二分频信号，包括：
确定所述参考时钟的第一分频参数；
根据下述公式，确定所述时钟源的第二分频参数；
Figure BDA0002292729500000091
其中，f2表征所述时钟源的第二分频参数，G表征所述高频时钟信号的频率，f1表征所述第一分频参数，D表征所述低频时钟信号的频率；
按照所述第一分频参数对所述参考时钟进行分频，得到第一分频信号；
按照所述第二分频参数对所述时钟源进行分频，得到第二分频信号。
具体地，通过确定第二分频参数，可以实现低频时钟信号和高频时钟信号同等倍数的分频，从而方便锁定低频时钟信号和高频时钟信号的相位差，实现对时钟源的调频。
如图2所示，为了更加清楚的说明本发明的技术方案及优点，下面对本发明提供了时钟源的调试方法进行详细说明，具体可以包括以下步骤：
步骤201：对输送给时钟源的电信号进行滤波处理。
具体地，为了抑制和防止杂波对时钟源的干扰，可以通过RC滤波器对输送给时钟源的电信号进行滤波处理。
步骤202：获取参考时钟输出的低频时钟信号和时钟源根据滤波处理后的电信号输出的高频时钟信号。
具体地，为了使得时钟源输出的精确度更高、速度更快、稳定度更高，以可以输出低频时钟信号的参考时钟作为参考，可以方便对时钟源进行调试，无需工作人员多次输入调频参数，从而提高调频的效率。
步骤203：确定参考时钟的第一分频参数。
举例来说，为了对参考时钟的低频时钟信号进行分频，可以确定分频时的第一分频参数2。
步骤204：确定时钟源的第二分频参数。
具体地，第二分频参数可以根据下述公式确定：
Figure BDA0002292729500000101
其中，f2表征时钟源的第二分频参数，G表征高频时钟信号的频率，f1表征第一分频参数，D表征低频时钟信号的频率。
举例来说，低频时钟信号的频率D为10MHZ，高频时钟信号的频率为G为100MHZ，由上述公式以及第一分频参数f1为2，可以确定第二分频参数为f2为20。
步骤205：按照第一分频参数对参考时钟进行分频，得到第一分频信号。
步骤206：按照第二分频参数对时钟源进行分频，得到第二分频信号，其中，第一分频信号的时钟频率和第二分频信号的时钟频率之差在第一范围内。
通过第一分频参数和第二分频参数分别对参考时钟和时钟源进行分频，可以使参考时钟和时钟源的时钟信号输出的速度降低，延长时钟信号持续的周期，便于判断时钟源的精度、速度以及稳定性更好的反应。
举例来说，假设第一分频信号和第二分频信号的频率差为10MHZ；
设置的第一范围为20～80MHZ；
频率差不在第一范围内，因此，需要对时钟源进行调频处理。
步骤207：确定第一分频信号的第一相位和第二分频信号的第二相位。
步骤208：判断第一相位和第二相位的相位差是否在第二范围内，如果是，执行步骤209，否则，执行步骤210。
具体地，通过判断第一相位和第二相位的相位差是否在第二范围内，可以判断时钟源的精度、速度以及稳定性是否达到一定标准，当相位差不在第二范围内时，则需要基于第一分频信号的第一电平和第二分频信号的第二电平对时钟源进行调频处理，以使将时钟源调至目标精度。当相位差在第二范围内时，则可输出LOCK信号状态，以使时钟源输出的时钟信号输送给目标设备，以供目标设备参考。
举例来说，假设第一相位和第二相位的相位差为120°；
设置的第二范围为-120°～100°；
相位差120°不在第二范围-120°～100°内，因此，需要对时钟源进行调频处理。
步骤209：将时钟源的时钟信号输送给目标设备，结束当前流程。
需要说明的是，在将时钟源输出的时钟信号输送给目标设备之前，还可以按照预设参数对时钟源输出的时钟信号进行分频，以使分频后得到的时钟信号为目标设备所需的时钟信号。
步骤210：确定第一分频信号的第一电平信号和第二分频信号的第二电平信号，执行步骤211。
步骤211：确定第一电平信号的初始电平信号与第二电平信号的初始电平信号之间的偏移量。
步骤212：从预设的至少两个调频参数中，确定偏移量对应的目标调频参数。
步骤213：按照目标调频参数对时钟源进行调频，并将调频后的时钟源作为时钟源，返回步骤201。
具体地，每一个目标调频参数与至少一个偏移量存在对应关系，当确定第一电平信号的初始电平信号与第二电平信号的初始电平信号之间的偏移量之后，可以确定对应的目标偏移量，按照目标调频参数对时钟源进行调频，可以使第一相位和第二相位的相位差锁定在第二范围内，实现对时钟源的精准调频处理，从而进一步提高时钟源的精度，以便重新获取时钟源的高频时钟信号，进一步判断时钟源的精度是否达到要求。
举例来说，以第一电平信号的初始电平信号和第二电平的初始电平信号为低电平信号为例。
预先设置调频参数x1、x2和x3；
调频参数x1与偏移量3～10ms相对应，调频参数x2与偏移量11～20ms相对应，调频参数x3与偏移量31～40ms相对应。
当第一电平信号的低电平信号的持续时长，与第二电平信号的低电平信号的持续时长的之差，即偏移量为8ms，
则基于上述偏移量与调频参数的对应关系，可以确定偏移量8ms与调频参数x1相对应，因此，调频参数x1为目标调频参数。
如图3所示，本发明实施例提供了任意波形发生器板卡，包括：
获取模块301，用于获取参考时钟输出的低频时钟信号和时钟源输出的高频时钟信号；
分频模块302，用于分别对所述获取模块301获取的所述低频时钟信号和所述高频时钟信号进行分频，得到所述低频时钟信号的第一分频信号和所述高频时钟信号的第二分频信号，其中，所述第一分频信号的时钟频率和所述第二分频信号的时钟频率的差值在第一范围内；
调频模块303，用于根据所述分频模块302得到的所述第一分频信号和所述第二分频信号，确定是否需要对所述时钟源进行调频处理，如果是，执行对所述时钟源进行调频处理，将调频处理后的所述时钟源作为时钟源，并触发所述获取模块，否则，触发所述输出模块304；
所述输出模块304，用于在被触发时，将所述时钟源输出的时钟信号输送给目标设备。
在本发明实施例中，通过参考时钟可以提供低频时钟信号，由于低频时钟信号的频率低，所以低频时钟信号为稳定的时钟信号，能实现精准控制，因此可以将获取模块获取的低频时钟信号作为参考信号，然后通过分频模块将低频时钟信号和时钟源输出的高频时钟信号分别进行分频，以得到在第一范围内的低频时钟信号的第一分频信号，以及得到在第一范围内的高频时钟信号的第二分频信号，调频模块再基于第一分频信号和第二分频信号可以判断是否需要对时钟源进行调频，即确定时钟源是否具有高精度，当时钟源不具有高精度等性能时，可对时钟源的频率进行调频，直至时钟源符合高精度的要求，最后输出模块再将高精度的时钟源的时钟信号输送给目标设备，以供目标设备参考。综上可见，本发明提供的时钟源的调试方法，无需通过人工多次输入对时钟源调试的参数进行调试，因此能够提高时钟源调试的效率。
在本发明一实施例中，如图4所示，所述调频模块303，包括：相位确定单元3031、信号确定单元3032和调频处理单元3033；
所述相位确定单元3031，用于确定所述第一分频信号的第一相位和所述第二分频信号的第二相位；
所述信号确定单元3032，用于判断所述相位确定模块3031确定的所述第一相位和所述第二相位的相位差是否在第二范围内，如果是，触发所述输出模块，否则，触发所述调频处理单元3033；
所述调频处理单元3033，用于被触发时，确定所述第一分频信号的第一电平信号和所述第二分频信号的第二电平信号；根据所述第一电平信号和所述第二电平信号，对所述时钟源进行调频处理，并触发所述获取模块；
在本发明一实施例中，所述调频处理单元，用于执行：
D1：确定所述第一电平信号的初始电平信号与所述第二电平信号的初始电平信号之间的偏移量；
D2：从预设的至少两个调频参数中，确定所述偏移量对应的目标调频参数；
D3：按照所述目标调频参数对所述时钟源进行调频。
在本发明一实施例中，所述任意波形发生器板卡进一步包括：滤波模块；
所述滤波模块，用于对输送给时钟源的电信号进行滤波处理；
所述获取模块，用于获取所述时钟源根据所述滤波模块滤波处理后的所述电信号输出的高频时钟信号。
在本发明一实施例中，所述分频模块，用于确定所述参考时钟的第一分频参数；根据下述公式，确定所述时钟源的第二分频参数；按照所述第一分频参数对所述参考时钟进行分频，得到第一分频信号；按照所述第二分频参数对所述时钟源进行分频，得到第二分频信号；
Figure BDA0002292729500000141
其中，f2表征所述时钟源的第二分频参数，G表征所述高频时钟信号的频率，f1表征所述第一分频参数，D表征所述低频时钟信号的频率。
上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
本发明实施例还提供了任意波形发生器板卡，包括：至少一个存储器和至少一个处理器；
所述至少一个存储器，用于存储机器可读程序；
所述至少一个处理器，用于调用所述机器可读程序，执行本发明任一实施例所述的方法。
本发明实施例还提供了任意波形发生器板卡，所述计算机可读介质上存储有计算机指令，所述计算机指令在被处理器执行时，使所述处理器执行本发明任一实施例所述的方法。
可以理解的是，本发明实施例示意的结构并不构成对时钟源的调试装置的具体限定。在本发明的另一些实施例中，时钟源的调试装置可以包括比图示更多或者更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件、软件或者软件和硬件的组合来实现。
本发明实施例还提供了一种计算机可读介质，所述计算机可读介质上存储有计算机指令，所述计算机指令在被处理器执行时，使所述处理器执行本发明任一实施例中的时钟源的调试方法。具体地，可以提供配有存储介质的系统或者装置，在该存储介质上存储着实现上述实施例中任一实施例的功能的软件程序代码，且使该系统或者装置的计算机(或CPU或MPU)读出并执行存储在存储介质中的程序代码。
在这种情况下，从存储介质读取的程序代码本身可实现上述实施例中任何一项实施例的功能，因此程序代码和存储程序代码的存储介质构成了本发明的一部分。
用于提供程序代码的存储介质实施例包括软盘、硬盘、磁光盘、光盘(如CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)、磁带、非易失性存储卡和ROM。可选择地，可以由通信网络从服务器计算机上下载程序代码。
此外，应该清楚的是，不仅可以通过执行计算机所读出的程序代码，而且可以通过基于程序代码的指令使计算机上操作的操作系统等来完成部分或者全部的实际操作，从而实现上述实施例中任意一项实施例的功能。
此外，可以理解的是，将由存储介质读出的程序代码写到插入计算机内的扩展板中所设置的存储器中或者写到与计算机相连接的扩展单元中设置的存储器中，随后基于程序代码的指令使安装在扩展板或者扩展单元上的CPU等来执行部分和全部实际操作，从而实现上述实施例中任一实施例的功能。
本发明各个实施例至少具有如下有益效果：
1、在本发明一实施例中，通过参考时钟可以提供低频时钟信号，由于低频时钟信号的频率低，所以低频时钟信号为稳定的时钟信号，能实现精准控制，因此可以将低频时钟信号作为参考信号，然后将低频时钟信号和时钟源输出的高频时钟信号分别进行分频，以得到在第一范围内的低频时钟信号的第一分频信号，以及得到在第一范围内的高频时钟信号的第二分频信号。再基于第一分频信号和第二分频信号可以判断是否需要对时钟源进行调频，即确定时钟源是否具有高精度，当时钟源不具有高精度等性能时，可对时钟源的频率进行调频，直至时钟源符合高精度的要求，最后再将高精度的时钟源的时钟信号输送给目标设备，以供目标设备参考。综上可见，本发明提供的时钟源的调试方法，无需通过人工多次输入对时钟源调试的参数进行调试，因此能够提高时钟源调试的效率。
2、在本发明一实施例中，由于第一分频信号和第二分频信号均在第一范围内，因此，基于低频时钟信号分频后的第一分频信号和高频时钟信号经过分频后的第二分频信号，可以分别确定对应的第一相位和第二相位，当第一相位与第二相位的相位差不在第二范围内时，可以确定时钟源当前的时钟频率存在误差，精准性差，因此需要基于第一分频信号的第一电平信号，并基于第二分频信号的第二电平信号，对时钟源进行调频处理。如果第一相位和第二相位的相位差在第二范围内，则可认为时钟源当前的时钟频率精准，可以实现锁相环路的闭合，因此，可以直接将时钟源提供的时钟信号输送给目标设备，以供目标设备参考。
3、在本发明一实施例中，由于RC滤波器抗干扰性强，有较好的低频性能，并且选用标准的阻容元件易得。因此，可以通过RC滤波器对输送给时钟源的电信号进行滤波处理。
需要说明的是，上述各流程和各系统结构图中不是所有的步骤和模块都是必须的，可以根据实际的需要忽略某些步骤或模块。各步骤的执行顺序不是固定的，可以根据需要进行调整。上述各实施例中描述的系统结构可以是物理结构，也可以是逻辑结构，即，有些模块可能由同一物理实体实现，或者，有些模块可能分由多个物理实体实现，或者，可以由多个独立设备中的某些部件共同实现。
以上各实施例中，硬件单元可以通过机械方式或电气方式实现。例如，一个硬件单元可以包括永久性专用的电路或逻辑(如专门的处理器，FPGA或ASIC)来完成相应操作。硬件单元还可以包括可编程逻辑或电路(如通用处理器或其它可编程处理器)，可以由软件进行临时的设置以完成相应操作。具体的实现方式(机械方式、或专用的永久性电路、或者临时设置的电路)可以基于成本和时间上的考虑来确定。
上文通过附图和优选实施例对本发明进行了详细展示和说明，然而本发明不限于这些已揭示的实施例，基与上述多个实施例本领域技术人员可以知晓，可以组合上述不同实施例中的代码审核手段得到本发明更多的实施例，这些实施例也在本发明的保护范围之内。

Claims (10)

1.时钟源的调试方法，其特征在于，应用于任意波形发生器板卡，包括：
A1：获取参考时钟输出的低频时钟信号和时钟源输出的高频时钟信号；
A2：分别对所述低频时钟信号和所述高频时钟信号进行分频，得到所述低频时钟信号的第一分频信号和所述高频时钟信号的第二分频信号，其中，所述第一分频信号的时钟频率和所述第二分频信号的时钟频率的差值在第一范围内；
A3：根据所述第一分频信号和所述第二分频信号，确定是否需要对所述时钟源进行调频处理，如果是，执行A4，否则，执行A5；
A4：对所述时钟源进行调频处理，将调频处理后的所述时钟源作为时钟源，返回A1；
A5：将所述时钟源输出的时钟信号输送给目标设备。
2.根据权利要求1所述的时钟源的调试方法，其特征在于，
所述A3，包括：
确定所述第一分频信号的第一相位和所述第二分频信号的第二相位；
判断所述第一相位和所述第二相位的相位差是否在第二范围内，如果是，执行A5，否则，执行A4；
所述A4中的所述对所述时钟源进行调频处理，包括：
确定所述第一分频信号的第一电平信号和所述第二分频信号的第二电平信号；
根据所述第一电平信号和所述第二电平信号，对所述时钟源进行调频处理。
3.根据权利要求2所述的时钟源的调试方法，其特征在于，
所述根据所述第一电平信号和所述第二电平信号，对所述时钟源进行调频处理，包括：
D1：确定所述第一电平信号的初始电平信号与所述第二电平信号的初始电平信号之间的偏移量；
D2：从预设的至少两个调频参数中，确定所述偏移量对应的目标调频参数；
D3：按照所述目标调频参数对所述时钟源进行调频。
4.根据权利要求1至3中任一所述的时钟源的调试方法，其特征在于，
在所述获取参考时钟输出的低频时钟信号和时钟源输出的高频时钟信号之前，进一步包括：
对输送给时钟源的电信号进行滤波处理；
所述A1中获取时钟源的高频时钟信号，包括：
获取所述时钟源根据滤波处理后的所述电信号输出的高频时钟信号；
和/或，
所述分别对所述低频时钟信号和所述高频时钟信号进行分频，得到所述低频时钟信号的第一分频信号和所述高频时钟信号的第二分频信号，包括：
确定所述参考时钟的第一分频参数；
根据下述公式，确定所述时钟源的第二分频参数；
Figure FDA0002292729490000021
其中，f2表征所述时钟源的第二分频参数，G表征所述高频时钟信号的频率，f1表征所述第一分频参数，D表征所述低频时钟信号的频率；
按照所述第一分频参数对所述参考时钟进行分频，得到第一分频信号；
按照所述第二分频参数对所述时钟源进行分频，得到第二分频信号。
5.任意波形发生器板卡，其特征在于，包括：
获取模块，用于获取参考时钟输出的低频时钟信号和时钟源输出的高频时钟信号；
分频模块，用于分别对所述获取模块获取的所述低频时钟信号和所述高频时钟信号进行分频，得到所述低频时钟信号的第一分频信号和所述高频时钟信号的第二分频信号，其中，所述第一分频信号的时钟频率和所述第二分频信号的时钟频率的差值在第一范围内；
调频模块，用于根据所述分频模块得到的所述第一分频信号和所述第二分频信号，确定是否需要对所述时钟源进行调频处理，如果是，执行对所述时钟源进行调频处理，将调频处理后的所述时钟源作为时钟源，并触发所述获取模块，否则，触发所述输出模块；
所述输出模块，用于在被触发时，将所述时钟源输出的时钟信号输送给目标设备。
6.根据权利要求5所述的任意波形发生器板卡，其特征在于，
所述调频模块，包括：相位确定单元、信号确定单元和调频处理单元；
所述相位确定单元，用于确定所述第一分频信号的第一相位和所述第二分频信号的第二相位；
所述信号确定单元，用于判断所述相位确定模块确定的所述第一相位和所述第二相位的相位差是否在第二范围内，如果是，触发所述输出模块，否则，触发所述调频处理单元；
所述调频处理单元，用于被触发时，确定所述第一分频信号的第一电平信号和所述第二分频信号的第二电平信号；根据所述第一电平信号和所述第二电平信号，对所述时钟源进行调频处理，并触发所述获取模块。
7.根据权利要求6所述的任意波形发生器板卡，其特征在于，
所述调频处理单元，用于执行：
D1：确定所述第一电平信号的初始电平信号与所述第二电平信号的初始电平信号之间的偏移量；
D2：从预设的至少两个调频参数中，确定所述偏移量对应的目标调频参数；
D3：按照所述目标调频参数对所述时钟源进行调频。
8.根据权利要求5至7所述的任意波形发生器板卡，其特征在于，
进一步包括：滤波模块；
所述滤波模块，用于对输送给时钟源的电信号进行滤波处理；
所述获取模块，用于获取所述时钟源根据所述滤波模块滤波处理后的所述电信号输出的高频时钟信号；
和/或，
所述分频模块，用于确定所述参考时钟的第一分频参数；根据下述公式，确定所述时钟源的第二分频参数；按照所述第一分频参数对所述参考时钟进行分频，得到第一分频信号；按照所述第二分频参数对所述时钟源进行分频，得到第二分频信号；
Figure FDA0002292729490000041
其中，f2表征所述时钟源的第二分频参数，G表征所述高频时钟信号的频率，f1表征所述第一分频参数，D表征所述低频时钟信号的频率。
9.任意波形发生器板卡，其特征在于，包括：至少一个存储器和至少一个处理器；
所述至少一个存储器，用于存储机器可读程序；
所述至少一个处理器，用于调用所述机器可读程序，执行权利要求1至4中任一所述的方法。
10.任意波形发生器板卡，其特征在于，所述计算机可读介质上存储有计算机指令，所述计算机指令在被处理器执行时，使所述处理器执行权利要求1至4任一所述的方法。
CN201911187411.5A 2019-11-28 2019-11-28 时钟源的调试方法和任意波形发生器板卡 Active CN110838846B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911187411.5A CN110838846B (zh) 2019-11-28 2019-11-28 时钟源的调试方法和任意波形发生器板卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911187411.5A CN110838846B (zh) 2019-11-28 2019-11-28 时钟源的调试方法和任意波形发生器板卡

Publications (2)

Publication Number Publication Date
CN110838846A true CN110838846A (zh) 2020-02-25
CN110838846B CN110838846B (zh) 2023-06-13

Family

ID=69577620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911187411.5A Active CN110838846B (zh) 2019-11-28 2019-11-28 时钟源的调试方法和任意波形发生器板卡

Country Status (1)

Country Link
CN (1) CN110838846B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347750A (zh) * 2011-09-06 2012-02-08 迈普通信技术股份有限公司 时钟跟随电路和时钟电路的跟随方法
CN202713275U (zh) * 2011-12-10 2013-01-30 哈尔滨飞羽科技有限公司 窄带频率可调的pll振荡电路
CN206023725U (zh) * 2016-07-14 2017-03-15 深圳市鼎阳科技有限公司 一种方波信号发生器
CN106788420A (zh) * 2016-11-30 2017-05-31 上海顺久电子科技有限公司 一种信号频率检测方法、装置及信号频率控制器
CN109586691A (zh) * 2018-11-19 2019-04-05 珠海市杰理科技股份有限公司 时钟校准方法、装置、系统、存储介质及计算机设备
CN110308762A (zh) * 2019-06-21 2019-10-08 广芯微电子（广州）股份有限公司 一种芯片内部时钟源的时钟频率校准方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347750A (zh) * 2011-09-06 2012-02-08 迈普通信技术股份有限公司 时钟跟随电路和时钟电路的跟随方法
CN202713275U (zh) * 2011-12-10 2013-01-30 哈尔滨飞羽科技有限公司 窄带频率可调的pll振荡电路
CN206023725U (zh) * 2016-07-14 2017-03-15 深圳市鼎阳科技有限公司 一种方波信号发生器
CN106788420A (zh) * 2016-11-30 2017-05-31 上海顺久电子科技有限公司 一种信号频率检测方法、装置及信号频率控制器
CN109586691A (zh) * 2018-11-19 2019-04-05 珠海市杰理科技股份有限公司 时钟校准方法、装置、系统、存储介质及计算机设备
CN110308762A (zh) * 2019-06-21 2019-10-08 广芯微电子（广州）股份有限公司 一种芯片内部时钟源的时钟频率校准方法

Also Published As

Publication number Publication date
CN110838846B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
US9002488B2 (en) Clock synthesis systems, circuits and methods
US8552775B2 (en) Digital phase-locked loop apparatus using frequency shift keying and method of controlling the same
JP4819400B2 (ja) クロック生成回路のテスト回路
CN109687867B (zh) 一种无晶振usb设备时钟校准方法及校准电路
CN106788424B (zh) 一种基于频率比较的锁定指示器
CN115510388B (zh) 信号同步方法、装置和等离子电源系统
US8165258B2 (en) Clock generating device and method thereof
US7839965B2 (en) High-speed serial data link with single precision clock source
CN110838846B (zh) 时钟源的调试方法和任意波形发生器板卡
JP2998650B2 (ja) 分周器用ｄｃ選別回路
US8656203B2 (en) Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter
CN112290934B (zh) 基于Bias-Tee信号合成的可控抖动时钟产生装置
JP7397686B2 (ja) 時刻生成装置
JP2005337980A (ja) 交流信号測定装置
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环
US20240176386A1 (en) Clock synchronization apparatus and method, quantum measurement and control system, and quantum computer
CN108063619A (zh) 原子频标频率修正装置及原子频标
JP2000349625A (ja) 位相比較器及び位相同期回路
CN111373886B (zh) 一种星载铷钟fsk电路
CN215186702U (zh) 锁相检测装置、锁相环
US11509314B2 (en) All-digital phase-locked loop
CN107846220B (zh) 一种原子频标
JP4606112B2 (ja) 等間隔パルス列生成装置および生成方法
US8653860B2 (en) Frequency synthesizer
JP3527593B2 (ja) フェーズド・ロックド・ループ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230512

Address after: Building S02, 1036 Gaoxin Langchao Road, Jinan, Shandong 250100

Applicant after: Shandong Inspur Scientific Research Institute Co.,Ltd.

Address before: North 6th floor, S05 building, Langchao Science Park, 1036 Langchao Road, hi tech Zone, Jinan City, Shandong Province, 250100

Applicant before: SHANDONG INSPUR ARTIFICIAL INTELLIGENCE RESEARCH INSTITUTE Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant