CN112187225A - 时钟校准方法及装置 - Google Patents

时钟校准方法及装置 Download PDF

Info

Publication number
CN112187225A
CN112187225A CN202011074390.9A CN202011074390A CN112187225A CN 112187225 A CN112187225 A CN 112187225A CN 202011074390 A CN202011074390 A CN 202011074390A CN 112187225 A CN112187225 A CN 112187225A
Authority
CN
China
Prior art keywords
target
clock frequency
clock
calibration
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011074390.9A
Other languages
English (en)
Other versions
CN112187225B (zh
Inventor
段欣
孙继刚
宗少雷
孙伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011074390.9A priority Critical patent/CN112187225B/zh
Publication of CN112187225A publication Critical patent/CN112187225A/zh
Priority to US17/497,920 priority patent/US20220114944A1/en
Application granted granted Critical
Publication of CN112187225B publication Critical patent/CN112187225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Abstract

本申请公开了一种时钟校准方法及装置，属于显示技术领域。在本申请提供的方案中，由于目标驱动芯片包括多个时钟校准电路，每个时钟校准电路均配置有一个时钟频率。因此，控制器在发送校准时钟信号之前，可以先通过配置指令向驱动芯片发送参考时钟频率，使得该驱动芯片可以根据该配置指令，确定用于进行时钟校准的目标时钟校准电路。并且可以通过将该参考时钟频率设置为与该第一目标时钟频率相等或相近，确保目标时钟校准电路能够从与该第一目标时钟频率相等或相近的时钟频率开始进行时钟校准。由此，能够快速完成时钟校准，提高时钟校准的效率，满足高刷新率的显示装置的要求。

Description

时钟校准方法及装置
技术领域
本申请涉及显示技术领域，特别涉及一种时钟校准方法及装置。
背景技术
显示装置可以包括显示面板以及用于驱动该显示面板的面板驱动电路，该面板驱动电路可以包括时序控制器(timer controller，TCON)、栅极驱动电路(gate driver onarray，GOA)和源极驱动(source driver)电路。其中，源极驱动电路包括多个驱动芯片。该TCON可以采用点对点接口通信技术与驱动芯片通信。
相关技术中，在显示装置初始化阶段中，TCON可以先与驱动芯片进行时钟校准。之后，该TCON即可基于校准后的初始时钟频率向驱动芯片传输显示数据。但在一些应用场景中，TCON在显示过程中需要调整向驱动芯片传输显示数据的速率，在调整速率之前，TCON需要在消隐阶段重新与驱动芯片进行时钟校准。在重新进行时钟校准时，TCON可以向驱动芯片发送目标时钟频率的时钟信号。由于该目标时钟频率与该初始时钟频率不同，因此驱动芯片收到该目标时钟频率的时钟信号后会确定时钟失锁并向该TCON反馈失锁信号。TCON需再次向驱动芯片发送该目标时钟频率的时钟信号，以便驱动芯片可以基于该时钟信号重新进行时钟校准。
但是，上述重新进行时钟校准的过程所需的时间较长。
发明内容
本申请提供了一种时钟校准方法及装置，可以解决相关技术中重新进行时钟校准的过程所需的时间较长的问题。所述技术方案如下：
第一方面，提供了一种时钟校准方法，应用于控制器，所述方法包括：
按照初始时钟频率，向目标驱动芯片发送显示数据，所述目标驱动芯片包括多个时钟校准电路，每个所述时钟校准电路配置有一个时钟频率；
向所述目标驱动芯片发送配置指令，所述配置指令包括参考时钟频率；
向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号，所述第一目标时钟频率与所述初始时钟频率不同；
其中，所述配置指令用于指示所述目标驱动芯片通过目标时钟校准电路，将所述目标驱动芯片的本地时钟频率调整为所述第一目标时钟频率，所述目标时钟校准电路配置的时钟频率与所述参考时钟频率的差值，小于所述目标驱动芯片中其他时钟校准电路配置的时钟频率与所述参考时钟频率的差值。
可选的，所述向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号，包括：
在一个第一同步周期内，向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号；
若未接收到所述目标驱动芯片发送的用于指示完成对所述第一目标时钟频率的校准的第一反馈信号，则重复执行在一个所述第一同步周期内发送所述第一目标时钟频率的校准时钟信号的步骤，直至接收到所述第一反馈信号。
可选的，若所述第一同步周期的重复次数大于次数阈值，则所述方法还包括：持续向所述目标驱动芯片发送所述第一目标时钟频率的校准时钟信号，直至接收到所述第一反馈信号；
或者，在一个第二同步周期内，向所述目标驱动芯片发送所述第一目标时钟频率的校准时钟信号，若未接收到所述目标驱动芯片发送的所述第一反馈信号，则重复执行在一个所述第二同步周期内发送所述第一目标时钟频率的校准时钟信号的步骤，直至接收到所述第一反馈信号，其中，所述第二同步周期的长度大于所述第一同步周期的长度。
可选的，所述参考时钟频率等于所述第一目标时钟频率。
可选的，在向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号之前，所述方法还包括：
向所述目标驱动芯片发送第二目标时钟频率的校准时钟信号；
所述向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号，包括：
若接收到所述目标驱动芯片发送的用于指示完成对所述第二目标时钟频率的校准的第二反馈信号，则向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号；
其中，所述初始时钟频率，所述第二目标时钟频率和所述第一目标时钟频率依次增大，或者依次减小。
可选的，所述第一目标时钟频率与所述第二目标时钟频率的差值，等于所述第二目标时钟频率与所述初始时钟频率的差值。
可选的，所述参考时钟频率等于所述第二目标时钟频率。
可选的，在向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号之后，所述方法还包括：若接收到所述目标驱动芯片发送的用于指示完成对所述第一目标时钟频率的校准的第一反馈信号，则向所述目标驱动芯片发送链路稳定序列(link stablepattern，LSP)。
可选的，所述控制器与多个驱动芯片连接，所述多个驱动芯片与显示面板连接，每个所述驱动芯片用于驱动所述显示面板中的一个显示区域；所述方法还包括：
确定所述显示面板中目标显示区域的分辨率和/或刷新率需要调整；
将用于驱动所述目标显示区域的驱动芯片确定为所述目标驱动芯片。
可选的，所述显示数据包括与多行像素一一对应的多行像素数据；所述按照初始时钟频率，向目标驱动芯片发送显示数据，包括：
在显示阶段，按照初始时钟频率，向目标驱动芯片逐行发送所述像素数据；
所述向所述目标驱动芯片发送配置指令，包括：
在所述显示阶段，在完成最后一行所述像素数据的发送后，向所述目标驱动芯片发送配置指令；
所述向所述目标驱动芯片发送目标时钟频率的校准时钟信号，包括：
在所述显示阶段之后的消隐阶段，向所述目标驱动芯片发送目标时钟频率的校准时钟信号。
第二方面，提供了一种时钟校准方法，应用于控制器，所述方法包括：
按照初始时钟频率，向目标驱动芯片发送显示数据；
向所述目标驱动芯片发送第二目标时钟频率的校准时钟信号；
若接收到所述目标驱动芯片发送的用于指示完成对所述第二目标时钟频率的校准的反馈信号，则向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号；
其中，所述初始时钟频率，所述第二目标时钟频率和所述第一目标时钟频率依次增大，或者依次减小。
第三方面，提供了一种时钟校准方法，应用于驱动芯片，所述驱动芯片包括多个时钟校准电路，每个所述时钟校准电路配置有一个时钟频率，所述方法包括：
按照初始时钟频率，接收控制器发送的显示数据；
接收所述控制器发送的配置指令，所述配置指令包括参考时钟频率；
接收所述控制器发送的目标时钟频率的校准时钟信号，所述目标时钟频率与所述初始时钟频率不同；
通过目标时钟校准电路，将所述驱动芯片的本地时钟频率调整为所述目标时钟频率，其中，所述目标时钟校准电路配置的时钟频率与所述参考时钟频率的差值，小于所述驱动芯片中其他时钟校准电路配置的时钟频率与所述参考时钟频率的差值。
可选的，在将所述驱动芯片的本地时钟频率调整为所述目标时钟频率后，所述方法还包括：
向所述控制器发送用于指示完成时钟校准的反馈信号。
第四方面，提供了一种时钟校准方法，应用于驱动芯片，所述方法包括：
按照初始时钟频率，接收控制器发送的显示数据；
接收所述控制器发送的目标时钟频率的校准时钟信号，所述目标时钟频率与所述初始时钟频率不同；
若接收所述校准时钟信号的时长达到目标时长，且在所述目标时长内，所述校准时钟信号的时钟频率相对于所述目标时钟频率的波动幅度小于幅度阈值，则将所述驱动芯片的本地时钟频率由所述初始时钟频率调整为所述目标时钟频率。
第五方面，提供了一种控制器，所述控制器包括：
第一发送模块，用于按照初始时钟频率，向目标驱动芯片发送显示数据，所述目标驱动芯片包括多个时钟校准电路，每个所述时钟校准电路配置有一个时钟频率；
第二发送模块，用于向所述目标驱动芯片发送配置指令，所述配置指令包括参考时钟频率；
第三发送模块，用于向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号，所述第一目标时钟频率与所述初始时钟频率不同；
其中，所述配置指令用于指示所述目标驱动芯片通过目标时钟校准电路，将所述目标驱动芯片的本地时钟频率调整为所述第一目标时钟频率，所述目标时钟校准电路配置的时钟频率与所述参考时钟频率的差值，小于所述目标驱动芯片中其他时钟校准电路配置的时钟频率与所述参考时钟频率的差值。
第六方面，提供了另一种控制器，所述控制器包括：
第一发送模块，用于按照初始时钟频率，向目标驱动芯片发送显示数据；
第二发送模块，用于向所述目标驱动芯片发送第二目标时钟频率的校准时钟信号；
第三发送模块，用于若接收到所述目标驱动芯片发送的用于指示完成对所述第二目标时钟频率的校准的反馈信号，则向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号；
其中，所述初始时钟频率，所述第二目标时钟频率和所述第一目标时钟频率依次增大，或者依次减小。
第七方面，提供了一种驱动芯片，所述驱动芯片包括接收电路，以及多个时钟校准电路，每个所述时钟校准电路配置有一个时钟频率，所述接收电路，用于：
按照初始时钟频率，接收控制器发送的显示数据；
接收所述控制器发送的配置指令，所述配置指令包括参考时钟频率；
接收所述控制器发送的目标时钟频率的校准时钟信号，所述目标时钟频率与所述初始时钟频率不同；
所述多个时钟校准电路中的目标时钟校准电路，用于将所述驱动芯片的本地时钟频率调整为所述目标时钟频率，所述目标时钟校准电路配置的时钟频率与所述参考时钟频率的差值，小于所述驱动芯片中其他时钟校准电路配置的时钟频率与所述参考时钟频率的差值。
第八方面，提供了另一种驱动芯片，所述驱动芯片包括：
接收电路，用于按照初始时钟频率，接收控制器发送的显示数据；
所述接收电路，还用于接收所述控制器发送的目标时钟频率的校准时钟信号，所述目标时钟频率与所述初始时钟频率不同；
时钟校准电路，用于若接收所述校准时钟信号的时长达到目标时长，且在所述目标时长内，所述校准时钟信号的时钟频率相对于所述目标时钟频率的波动幅度小于幅度阈值，则将所述驱动芯片的本地时钟频率由所述初始时钟频率调整为所述目标时钟频率。
第九方面，提供了一种时钟校准装置，所述装置包括：
处理器；
用于存储所述处理器的可执行指令的存储器；
所述处理器被配置为执行上述第一方面或第二方面的时钟校准方法；
或者，所述处理器被配置为执行上述第三方面或第四方面的时钟校准方法。
第十方面，提供了一种显示装置，所述显示装置包括：显示面板，与所述显示面板连接的多个驱动芯片，以及与所述多个驱动芯片连接的如第五方面或第六方面所述的控制器；
其中，所述多个驱动芯片中的至少一个驱动芯片为如第七方面或第八方面所述的驱动芯片。
第十一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有指令，当所述可读存储介质在处理组件上运行时，使得处理组件执行上述第一方面或第二方面的时钟校准方法；
或者，使得处理组件执行上述三方面或第四方面的时钟校准方法。
本申请提供的技术方案带来的有益效果至少可以包括：
本申请提供了一种时钟校准方法及装置，在本申请提供的方案中，由于目标驱动芯片包括多个时钟校准电路，每个时钟校准电路均配置有一个时钟频率。因此，控制器在发送校准时钟信号之前，可以先通过配置指令向驱动芯片发送参考时钟频率，使得该驱动芯片可以根据该配置指令，确定用于进行时钟校准的目标时钟校准电路。并且可以通过将该参考时钟频率设置为与该第一目标时钟频率相等或相近，确保目标时钟校准电路能够从与该第一目标时钟频率相等或相近的时钟频率开始进行时钟校准。由此，能够快速完成时钟校准，提高时钟校准的效率，满足高刷新率的显示装置的要求。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种时钟校准方法的应用环境示意图；
图2是本申请实施例提供的一种驱动芯片的结构示意图；
图3是本申请实施例提供的一种时钟校准方法的流程图；
图4是本申请实施例提供的另一种时钟校准方法的流程图；
图5是本申请实施例提供的又一种时钟校准方法的流程图；
图6是本申请实施例提供的一种控制器发送的数据的示意图；
图7是本申请实施例提供的一种显示装置的结构示意图；
图8是本申请实施例提供的一种发送校准时钟信号的方法流程图；
图9是本申请实施例提供的一种时钟校准过程的示意图；
图10是本申请实施例提供的一种控制器的结构示意图；
图11是本申请实施例提供的另一种控制器的结构示意图；
图12是本申请实施例提供的又一种控制器的结构示意图；
图13是本申请实施例提供的一种驱动芯片的结构示意图；
图14是本申请实施例提供的另一种驱动芯片的结构示意图；
图15是本申请实施例提供的又一种驱动芯片的结构示意图；
图16是本申请实施例提供的一种时钟校准装置的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1是本申请实施例提供的一种时钟校准方法的应用环境示意图。如图1所示，该时钟校准方法可以应用于显示装置中，该显示装置包括控制器01和多个驱动芯片02，该多个驱动芯片02均与控制器01建立有通信连接。例如，控制器01与每个驱动芯片02之间可以通过时钟内嵌高速点对点接口(clock-embedded high-speed point-to-pointinterface，CHPI)协议建立通信连接并交互数据。其中，该控制器01可以为TCON、系统芯片(system on chip，SOC)或者微控制单元(micro controller unit，MCU)。该每个驱动芯片02可以为源极驱动芯片。该驱动芯片02也可以称为驱动集成电路(driver integratedcircuit，driver IC)。
图2是本申请实施例提供的一种驱动芯片的结构示意图。如图2所示，该每个驱动芯片02可以包括多个时钟校准电路021。其中，每个时钟校准电路021配置有一个时钟频率，每个时钟校准电路021能够以其所配置的时钟频率为基准频率工作。
在本申请实施例中，在显示装置初始化阶段中，控制器01可以先与每个驱动芯片02分别进行时钟校准，并基于校准后的时钟频率向各个驱动芯片02传输显示数据。在显示过程中，若控制器01确定需要调整向任一驱动芯片02传输显示数据的速率，则可以在消隐阶段重新与该驱动芯片02进行时钟校准。其中，该消隐阶段是指垂直消隐(verticalblanking，V-blanking)阶段。该垂直消隐阶段是指一帧图像显示完成到下一帧图像开始显示之间的时间段，也即是显示两帧图像之间的阶段。
随着显示装置刷新率的提高，消隐阶段的时长变短，若在消隐阶段不能完成时钟校准，则会影响下一帧图像的正常显示。因此，对时钟校准的效率提出了较高的要求。
图3是本申请实施例提供了一种时钟校准方法的流程图，该方法可以应用于如图1所示的应用场景中。如图3所示，该时钟校准方法包括：
步骤101、控制器按照初始时钟频率，向目标驱动芯片发送显示数据。
其中，该初始时钟频率是控制器与目标驱动芯片已完成时钟校准的时钟频率。控制器可以在显示阶段，按照该初始时钟频率向目标驱动芯片发送显示数据。该显示数据可以包括与多行像素一一对应的多行像素数据，控制器可以逐行发送该多行像素数据，目标驱动芯片可以基于接收到的像素数据驱动显示面板进行显示。
步骤102、控制器向目标驱动芯片发送配置指令。
其中，该配置指令包括参考时钟频率。在本申请实施例中，控制器在确定需要调整向目标驱动芯片发送显示数据的速率时，可以先向目标驱动芯片发送携带有该参考时钟频率的配置指令。
步骤103、控制器向目标驱动芯片发送第一目标时钟频率的校准时钟信号。
控制器若确定需要将向目标驱动芯片发送显示数据的速率调整为目标速率，则可以进一步确定该目标速率对应的第一目标时钟频率，并可以在显示阶段之后的消隐阶段，向目标驱动芯片发送第一目标时钟频率的校准时钟信号。其中，控制器发送显示数据的速率与时钟频率正相关，即时钟频率越高，控制器发送显示数据的速率也越高。该第一目标时钟频率与初始时钟频率不同，且该参考时钟频率与该第一目标时钟频率相等或相近。
可选地，控制器可以直接将该参考时钟频率设置为与该第一目标时钟频率相等的频率。或者，控制器可以根据该目标驱动芯片中各个时钟校准电路配置的时钟频率，从各个时钟校准电路配置的时钟频率中选取与该第一目标时钟频率最接近的时钟频率作为该参考时钟频率。
步骤104、目标驱动芯片通过目标时钟校准电路将其本地时钟频率调整为该第一目标时钟频率。
该目标驱动芯片包括多个时钟校准电路，每个时钟校准电路配置有一个时钟频率。目标驱动芯片接收到携带有参考时钟频率的配置指令后，可以从该多个时钟校准电路中确定目标时钟校准电路。该目标时钟校准电路与该参考时钟频率的差值，小于该目标驱动芯片中其他时钟校准电路配置的时钟频率与该参考时钟频率的差值。也即是，该目标时钟校准电路为该多个时钟校准电路中，配置的时钟频率与参考时钟频率的差值最小的时钟校准电路。进而，当目标驱动芯片接收到与初始时钟频率不同的第一目标时钟频率的校准时钟信号时，即可通过该目标时钟校准电路，将其本地时钟频率由该初始时钟频率调整为该第一目标时钟频率，由此实现时钟校准。
综上所述，本申请实施例提供了一种时钟校准方法，由于目标驱动芯片包括多个时钟校准电路，每个时钟校准电路均配置有一个时钟频率。因此，控制器在发送校准时钟信号之前，可以先通过配置指令向驱动芯片发送参考时钟频率，使得该驱动芯片可以根据该配置指令，确定用于进行时钟校准的目标时钟校准电路。在本申请实施例中，可以通过将该参考时钟频率设置为与该第一目标时钟频率相等或相近，确保目标时钟校准电路能够从与该第一目标时钟频率相等或相近的时钟频率开始进行时钟校准。由此，能够快速完成时钟校准，提高时钟校准的效率，满足高刷新率的显示装置的要求。
图4是本申请实施例提供了另一种时钟校准方法的流程图，该方法可以应用于如图1所示的应用场景中。如图4所示，该时钟校准方法包括：
步骤201、控制器按照初始时钟频率，向目标驱动芯片发送显示数据。
其中，该初始时钟频率是控制器与目标驱动芯片已完成时钟校准的时钟频率。控制器可以在显示阶段，按照该初始时钟频率向目标驱动芯片发送显示数据。该显示数据可以包括与多行像素一一对应的多行像素数据，目标驱动芯片可以基于该显示数据驱动显示面板进行显示。
步骤202、控制器向目标驱动芯片发送第二目标时钟频率的校准时钟信号。
控制器若确定需要将向目标驱动芯片发送显示数据的速率调整为目标速率，则可以进一步确定该目标速率对应的第一目标时钟频率。并且，为了确保目标驱动芯片的本地时钟频率能够平滑调整至该第一目标时钟频率，该控制器还可以确定位于该初始时钟频率和该第一目标时钟频率之间的第二目标时钟频率。也即是，该初始时钟频率，该第二目标时钟频率和该第一目标时钟频率可以依次增大，或者依次减小。进而，控制器可以在显示阶段之后的消隐阶段，向目标驱动芯片发送第二目标时钟频率的校准时钟信号。
步骤203、若目标驱动芯片接收该校准时钟信号的时长达到目标时长，且在该目标时长内，该校准时钟信号的时钟频率相对于第二目标时钟频率的波动幅度小于幅度阈值，该目标驱动芯片将其本地时钟频率由初始时钟频率调整为该第二目标时钟频率。
目标驱动芯片接收到与初始时钟频率不同的第二目标时钟频率的校准时钟信号后，可以检测该校准时钟信号是否为稳定的时钟信号。目标驱动芯片在接收到该校准时钟信号的时长达到目标时长，且在该目标时长内，该校准时钟信号的时钟频率相对于第二目标时钟频率的波动幅度小于幅度阈值，则可以确定该校准时钟信号为稳定的时钟信号。进而，目标驱动芯片可以通过其时钟校准电路将其本地时钟频率由初始时钟频率调整为该第一目标时钟频率。
其中，该幅度阈值可以为目标驱动芯片中预先配置的固定值。
步骤204、目标驱动芯片向控制器发送用于指示完成对该第二目标时钟频率的校准的第二反馈信号。
目标驱动芯片成功将其本地时钟频率调整为该第二目标时钟频率后，可以向控制器发送用于指示完成对该第二目标时钟频率的校准的第二反馈信号。
步骤205、控制器向目标驱动芯片发送第一目标时钟频率的校准时钟信号。
控制器接收到目标驱动芯片发送的用于指示完成对该第二目标时钟频率的校准的第二反馈信号后，可以确定目标驱动芯片已完成对第二目标时钟频率的校准。进而，该控制器可以在该消隐阶段继续向目标驱动芯片发送第一目标时钟频率的校准时钟信号。
可选的，该第一目标时钟频率与该第二目标时钟频率的差值，可以等于该第二目标时钟频率与该初始时钟频率的差值，或者，也可以不等于该第二目标时钟频率与该初始时钟频率的差值。其中，当该差值相等时，可以确保目标驱动芯片按照固定的频率间隔调整其本地时钟频率，确保该目标驱动芯片的本地时钟频率能够平滑过渡至第一目标时钟频率。
示例的，假设控制器向目标驱动芯片发送显示数据的速率为时钟频率的10倍。若控制器确定向目标驱动芯片发送显示数据的目标速率需达到2.4千兆比特每秒(gigabitsper second，Gbps)，则可以确定该目标速率对应的第一目标时钟频率为0.24千兆赫兹(gigahertz，GHz)。若初始时钟频率为0.3GHz，则该控制器可以确定第二目标时钟频率为0.25GHz，或者，可以确定该第二目标时钟频率为0.27GHz。
步骤206、若目标驱动芯片接收该校准时钟信号的时长达到目标时长，且在该目标时长内，该校准时钟信号的时钟频率相对于第一目标时钟频率的波动幅度小于幅度阈值，该目标驱动芯片将其本地时钟频率由第二时钟频率调整为第一目标时钟频率。
目标驱动芯片接收到与第二时钟频率不同的第一目标时钟频率的校准时钟信号后，可以检测该校准时钟信号是否为稳定的时钟信号。目标驱动芯片在接收到该校准时钟信号的时长达到目标时长，且在该目标时长内，该校准时钟信号的时钟频率相对于第一目标时钟频率的波动幅度小于幅度阈值，则可以确定该校准时钟信号为稳定的时钟信号。进而，目标驱动芯片可以通过其时钟校准电路将其本地时钟频率由该第二时钟频率调整为该第一目标时钟频率。
步骤207、目标驱动芯片向控制器发送用于指示完成对该第一目标时钟频率的校准的第一反馈信号。
目标驱动芯片成功将其本地时钟频率调整为该第一目标时钟频率后，可以向控制器发送用于指示完成对该第一目标时钟频率的校准的第一反馈信号。
可选地，在本申请实施例中，控制器除了可以在该初始时钟频率和该第一目标时钟频率之间确定一个第二目标时钟频率之外，还可以在该第二目标时钟频率和该第一目标时钟频率之间确定至少一个第三目标时钟频率。也即是，该初始时钟频率，该第二目标时钟频率、该至少一个第三目标时钟频率和该第一目标时钟频率依次增大，或者依次减小。
相应的，控制器在接收到该第二反馈信号后，可以先向目标驱动芯片发送该第三目标时钟频率的校准时钟信号，以将该目标驱动芯片的本地时钟频率由该第二目标时钟频率调整为第三目标时钟频率。控制器在接收到用于指示完成对该第三目标时钟频率的校准的第三反馈信号后，再执行上述步骤205。其中，控制器发送第三目标频率的校准时钟信号的过程可以参考上述步骤202，目标驱动芯片将本地时钟频率调整为该第三目标时钟频率的过程可以参考上述步骤203。
应理解的是，上述步骤202至步骤204也可以根据情况删除，即控制器可以在确定需要调整向目标驱动芯片发送显示数据的速率后，直接向该目标驱动芯片发送第一目标时钟频率的校准时钟信号，以使得目标驱动芯片直接将其本地时钟频率由该初始时钟频率调整为该第一目标时钟频率。也即是，无需再向目标驱动芯片发送第二目标时钟频率的校准时钟信号，即无需使得目标驱动芯片先将其本地时钟频率由初始时钟频率调整为该第二目标时钟频率。
综上所述，本申请实施例提供了一种时钟校准方法，由于在进行时钟校准时，控制器可以多次传输不同目标频率的校准时钟信号，且多次传输的校准时钟信号的时钟频率可以依次增大，或者依次减小。由此，可以确保驱动芯片每次进行时钟校准时，时钟频率的变化幅度较小，提高时钟校准的成功率。
并且，在本申请实施例中，目标驱动芯片接收到与已校准完成的初始时钟频率不同的目标时钟频率的校准时钟信号后，可以在检测到该校准时钟信号为稳定的时钟信号后，基于该校准时钟信号直接对其本地时钟频率进行时钟校准。相比于相关技术中直接确定时钟失锁并向控制器反馈失锁信号的方案，本申请实施例提供的方法可以有效提高时钟校准的效率。
图5本申请实施例提供了又一种时钟校准方法的流程图，该方法可以应用于如图1所示的应用场景中。如图5所示，该时钟校准方法包括：
步骤301、控制器按照初始时钟频率，向目标驱动芯片发送显示数据。
该初始时钟频率是控制器与目标驱动芯片已完成时钟校准的时钟频率。例如，该初始时钟频率可以为在显示装置初始化阶段进行时钟校准后的时钟频率，或者可以是在当前显示阶段之前的某个消隐阶段进行时钟校准后的时钟频率。控制器可以在显示阶段，按照该初始时钟频率向目标驱动芯片发送显示数据。该显示数据可以包括与多行像素一一对应的多行像素数据，控制器可以向目标驱动芯片逐行发送该多行像素数据。目标驱动芯片进而可以基于接收到的显示数据，驱动显示面板中与其对应的显示区域进行显示。
可选地，参考图6，该控制器每次向目标驱动芯片发送的一行数据可以包括依次排列的开始指示标识K1、配置指令CTRL_L、像素数据以及结束指示标识。其中，对于第一行数据至倒数第二行数据，该结束指示标识可以为K2，对于最后一行数据，该结束指示标识可以为K4。该配置指令CTRL_L为传统的配置指令，位于一行数据的开始，用来指示一行数据的开始，极性翻转控制指令，低功耗模式，或源极驱动芯片下载指令的时序。并且，参考图6还可以看出，第一行数据至倒数第二行数据中还可以包括空闲(idle)区域。
示例的，如图6所示，假设当前的显示阶段为用于显示第n(n为正整数)帧图像的阶段，则控制器可以向目标驱动芯片逐行发送该第n帧图像的显示数据中的多行像素数据。其中，控制器每次向目标驱动芯片发送一行数据所需的时长为固定时长，例如，可以为7.4us。
应理解的是，参考图1可以看出，该控制器01可以与多个驱动芯片02连接，该每个驱动芯片02与显示面板中的至少一列像素连接，每个驱动芯片02用于驱动其所连接的至少一列像素发光，即每个驱动芯片02用于驱动显示面板中的一个显示区域进行显示。其中，该目标驱动芯片可以为该多个驱动芯片02中的任一个驱动芯片。并且，控制器01每次向目标驱动芯片02发送的一行数据中的像素数据，可以仅包括该目标驱动芯片02所连接的像素的像素数据。例如，假设该目标驱动芯片02与m(m为大于1的整数)列像素连接，则控制器01每次向目标驱动芯片02发送的一行数据中可以包括位于一行的m个像素的像素数据。
步骤302、控制器确定显示面板中目标显示区域的分辨率和/或刷新率需要调整。
控制器在显示过程中，可以检测显示面板中各个显示区域的分辨率和/或刷新率是否需要调整。若控制器确定目标显示区域的分辨率和/或刷新率需要调整，则可以确定需要调整向用于驱动该目标显示区域的目标驱动芯片发送显示数据的速率。进而，该控制器可以确定需要重新与用于驱动该目标显示区域的目标驱动芯片进行时钟校准。
可选地，显示装置可以包括摄像头(camera)，显示装置可以根据摄像头采集的图像数据，确定观看者的人脸大小，进而可以确定观看者与显示面板的相对位置，该相对位置可以包括距离。之后，显示装置可以计算得到显示面板上需要显示高清画面的区域。当观看者与显示面板的相对位置发生变化时，显示面板上需要显示高清画面的区域也会随之变化。相应的，控制器即可确定出需要调整分辨率的目标显示区域。例如，当观看者与显示面板之间的距离变远之后，同样30°最佳视觉角度，观看者的视线投射到显示面板上的面积变大，显示面板上需要显示高清画面的区域也就随之增大，控制器即可将新增的需要显示高清画面的区域确定为需要调整分辨率的目标显示区域。
示例的，如图7所示，假设显示装置包括5个驱动芯片02a至02e，其中每个驱动芯片分别驱动显示面板03的一个显示区域。假设控制器01根据观看者与显示面板的相对位置，确定出的显示面板上需要进行高清显示的区域为显示区域3，则控制器01可以按照较高的时钟频率向用于驱动该显示区域3的驱动芯片02c传输显示数据。当观看者与显示面板的相对位置关系发生变化后，若控制器01确定需要进行高清显示的显示区域为显示区域2和显示区域3，则控制器01可以确定需要调整分辨率的目标显示区域为显示区域2。
应理解的是，除了上述根据观看者与显示面板的相对位置确定需要调整分辨率的目标显示区域之外，控制器还可以通过其他方式确定该目标显示区域。例如，在裸眼三维(three dimensional，3D)显示场景中，控制器可以确定显示面板中的人眼注视区和非注视区，其中人眼注视区的视点数较多，分辨率较高；非注视区的视点数较少，分辨率较低。相应的，控制器在检测到显示面板中的人眼注视区发生变化时，即可基于变化后的人眼注视区，确定需要调整分辨率的目标显示区域。
步骤303、控制器向目标驱动芯片发送配置指令。
其中，该目标驱动芯片为用于驱动该目标显示区域的驱动芯片。在本申请实施例中，控制器在确定需要调整目标显示区域的分辨率后，即可确定需要调整向用于驱动该目标区域的目标驱动芯片发送显示数据的速率。进而，控制器可以在显示阶段向目标驱动芯片发送完成最后一行像素数据后，向该目标驱动芯片发送配置指令。该配置指令包括参考时钟频率。可选地，控制器可以先确定需要将向目标驱动芯片发送显示数据的速率调整为目标速率，并进一步确定该目标速率对应的第一目标时钟频率。
作为一种可选的实现方式，该控制器可以直接根据该第一目标时钟频率确定该参考时钟频率，该参考时钟频率可以与该第一目标时钟频率相等或相近。例如，控制器可以在确定出该第一目标时钟频率与该初始时钟频率的差值小于差值阈值时，直接根据该第一目标时钟频率确定该参考时钟频率。在该实现方式中，控制器可以指示目标驱动芯片直接将目标驱动芯片的本地时钟频率由该初始时钟频率调整为该第一目标时钟频率。
作为另一种可选的实现方式，该控制器还可以先确定位于该初始时钟频率和该第一目标时钟频率之间的第二目标时钟频率。也即是，该初始时钟频率，该第二目标时钟频率和该第一目标时钟频率依次增大，或者依次减小。进而，控制器可以根据该第二目标时钟频率确定该参考时钟频率，该参考时钟频率可以与该第二目标时钟频率相等或相近。例如，控制器可以在确定出该第一目标时钟频率与该初始时钟频率的差值大于或等于差值阈值时，先确定第二目标时钟频率，再根据该第二目标时钟频率确定该参考时钟频率。
在该实现方式中，控制器可以指示目标驱动芯片先将目标驱动芯片的本地时钟频率由该初始时钟频率调整为该第二目标时钟频率，然后再由该第二目标时钟频率调整为该第一目标时钟频率。基于该实现方式，可以确保目标驱动芯片能够平滑调整其本地时钟频率，避免时钟频率变化幅度过大而导致异常，提高时钟校准的成功率。
应理解的是，在该实现方式中，该第一目标时钟频率与该第二目标时钟频率的差值，和该第二目标时钟频率与该初始时钟频率的差值可以相等，也可以不等，本申请实施例对此不作限定。其中，当该差值相等时，可以确保目标驱动芯片按照固定的频率间隔调整其本地时钟频率，确保该目标驱动芯片的本地时钟频率能够平滑过渡至第一目标时钟频率。
下文以该控制器根据第二目标时钟频率确定参考时钟频率的方式为例进行说明。可选地，控制器可以直接将该参考时钟频率设置为与该第二目标时钟频率相等的频率。或者，控制器可以根据该目标驱动芯片中各个时钟校准电路配置的时钟频率，从各个时钟校准电路配置的时钟频率中选取与该第二目标时钟频率最接近的时钟频率作为该参考时钟频率。
示例的，如图6所示，控制器向目标驱动芯片发送的最后一行数据还包括位于像素数据之后的配置指令CRTL_F。该配置指令CRTL_F中可以携带有参考时钟频率。参考图2，假设目标驱动芯片02中包括三个时钟校准电路021，该三个时钟校准电路021配置的时钟频率分别为0.22GHz、0.26GHz和0.3GHz。
假设控制器向目标驱动芯片发送显示数据的速率等于其时钟频率的10倍，若目标速率为2.4Gbps，则控制器01确定出的目标速率对应的第一目标时钟频率为0.24GHz。若初始时钟频率为0.3GHz，则控制器01可以先确定位于该初始时钟频率和该第一目标时钟频率之间的第二目标时钟频率0.25GHz。进而，控制器可以确定参考时钟频率为与该第二目标时钟频率相等的时钟频率，即可以确定该参考时钟频率0.25GHz。或者，控制器也可以将该三个时钟校准电路配置的时钟频率中与第二目标时钟频率最接近的时钟频率确定为参考时钟频率，也即是确定该参考时钟频率为0.26GHz。
步骤304、目标驱动芯片根据该参考时钟频率，确定目标时钟校准电路。
目标驱动芯片接收到控制器发送的配置指令后，可以从该配置指令中获取参考时钟频率。之后，目标驱动芯片可以从其包括的多个时钟校准电路中，确定配置的时钟频率与该参考时钟频率的差值最小的目标时钟校准电路。
可选的，如图2所示，该目标驱动芯片02还可以包括链路速率(link speed)寄存器022，该链路速率寄存器022分别于该多个时钟校准电路021连接。目标驱动芯片02获取到该参考时钟频率并确定目标时钟校准电路后，可以通过配置该链路速率寄存器022的寄存器值，选通该目标时钟校准电路，即将该目标时钟校准电路设置为工作状态。之后即可由该目标时钟校准电路进行时钟校准。
步骤305、控制器向目标驱动芯片发送第二目标时钟频率的校准时钟信号。
在本申请的实施例中，控制器可以在向目标驱动芯片发送携带有该第二目标时钟频率的配置指令后，可以在显示阶段之后的消隐阶段，向该目标驱动芯片发送该第二目标时钟频率的校准时钟信号。
可选地，该控制器可以在一个第一同步周期内，向目标驱动芯片发送第二目标时钟频率的校准时钟信号。该第一同步周期的时长小于该消隐阶段的时长。
示例的，假设该消隐阶段的时长为666微妙(us)，该第一同步周期的时长为100us，该第二目标时钟频率为0.25GHz。则控制器可以在时长为100us的第一同步周期内，向目标驱动芯片发送时钟频率为0.25GHz的校准时钟信号。
应理解的是，若控制器在向目标驱动芯片发送完成最后一行像素数据和该配置指令后，显示阶段还未结束，则控制器即可开始发送该第二目标时钟频率的校准时钟信号。示例的，如图6所示，在第n帧图像显示阶段的最后一行数据中，控制器在发送完配置指令CRTL_F后，就可以开始发送第二目标时钟频率的校准时钟信号。
步骤306、目标驱动芯片通过目标时钟校准电路将该目标驱动芯片的本地时钟频率调整为该第二目标时钟频率。
目标驱动芯片在接收到控制器发送的该第二目标时钟频率的校准时钟信号后，即可通过目标时钟校准电路，将其本地时钟频率由该初始时钟频率调整为该第二目标时钟频率，由此实现时钟校准。由于该目标时钟校准电路配置的时钟频率与该第二目标时钟频率相等或相近，因此可以确保该目标时钟校准电路能够快速将该目标驱动芯片的本地时钟频率调制至该第二目标时钟频率。
示例的，目标驱动芯片可以通过配置的时钟频率为0.26GHz的目标时钟校准电路，将其本地时钟频率由0.3GHz调整至0.25GHz。
步骤307、目标驱动芯片向控制器发送用于指示完成对该第二目标时钟频率的校准的第二反馈信号。
目标驱动芯片成功将其本地时钟频率调整为该第二目标时钟频率后，可以向控制器发送用于指示完成对该第二目标时钟频率的校准的第二反馈信号。
应理解的是，若目标驱动芯片在第一同步周期结束前完成对其本地时钟频率的校准，则控制器可以在第一同步周期结束前接收到该目标驱动芯片发送的第二反馈信号。相应的，控制器在接收到该第二反馈信号后，即可停止发送该第二目标时钟频率的校准时钟信号。
步骤308、控制器向目标驱动芯片发送第一目标时钟频率的校准时钟信号。
控制器接收到目标驱动芯片发送的第二反馈信号后，可以确定该目标驱动芯片已经完成对第二目标时钟频率的校准。因此，控制器确定可以开始对第一目标时钟频率进行校准，即控制器可以向目标驱动芯片发送第一目标时钟频率的校准时钟信号。
可选地，该控制器可以在一个第一同步周期内，向目标驱动芯片发送第一目标时钟频率的校准时钟信号。
示例的，假设该第一同步周期的时长为100us，该第一目标时钟频率为0.24GHz，则控制器可以在时长为100us的第一同步周期内，向目标驱动芯片发送时钟频率为0.24GHz的校准时钟信号。
应理解的是，发送第一目标时钟频率的校准时钟信号的第一同步周期与发送第二目标时钟频率的校准时钟信号的第一同步周期可以相同，也可以不同。并且，发送第一目标时钟频率的校准时钟信号的第一同步周期与发送第二目标时钟频率的校准时钟信号的第一同步周期存在时间间隔，目标驱动芯片可以在该时间间隔内发送第二反馈信号。
步骤309、目标驱动芯片通过目标时钟校准电路将该目标驱动芯片的本地时钟频率调整为该第一目标时钟频率。
目标驱动芯片在接收到控制器发送的第一目标时钟频率的校准时钟信号后，即可通过目标时钟校准电路，将其本地时钟频率由第二时钟频率调整为第一目标时钟频率，由此实现时钟校准。
示例的，目标驱动芯片可以将其本地时钟频率由0.25GHz调整至0.24GHz。
步骤310、目标驱动芯片向控制器发送用于指示完成对该第一目标时钟频率的校准的第一反馈信号。
目标驱动芯片成功将其本地时钟频率调整为该第一目标时钟频率后，可以向控制器发送用于指示完成对该第一目标时钟频率的校准的第一反馈信号。
应理解的是，若目标驱动芯片在第一同步周期结束前完成对其本地时钟频率的校准，则控制器可以在第一同步周期结束前接收到该目标驱动芯片发送的第一反馈信号。相应的，控制器在接收到该第一反馈信号后，即可停止发送该第一目标时钟频率的校准时钟信号。
步骤311、控制器向目标驱动芯片发送链路稳定序列。
控制器在收到目标驱动芯片发送的用于指示完成对第一目标时钟频率的校准的第一反馈信号后，可以确定已完成与目标驱动芯片的时钟校准。进而，控制器可以向目标驱动芯片发送链路稳定序列，以实现加扰复位。
在本申请的实施例中，在显示数据传输过程中，控制器会对显示数据执行加扰操作，驱动芯片执行解扰操作，解扰操作与加扰操相关联。但是当数据传输速率发生变化时，重新锁定时钟后的控制器加扰与驱动芯片解扰工作状态可能不同步，影响数据正常接收，控制器和驱动芯片需要重新复位，复位需要参考LSP。因此，在完成时钟校准后，依照CHPI协议的约定，控制器需要向目标驱动芯片发送LSP。由此，当在控制器以新的速率发送显示数据时，驱动芯片可以参考控制器发送的LSP实现复位操作，从而不会影响显示数据的传输。
示例的，参考图6，控制器在接收到该第一反馈信号后，即可停止发送第一目标时钟频率的校准时钟信号，并向目标驱动芯片发送LSP。并且，控制器发送完成LSP后还可以发送结束指示标识K4和配置指令CRTL_F。在本申请实施例中，该控制器在发送完成LSP之后发送的配置指令CTRL_F中并未携带该参考时钟频率。其中，该配置指令CTRL_F可以用于为驱动芯片传输静态或动态的参数设定数据。
可选的，如图6所示，控制器发送完成该LSP之后，在消隐阶段结束之前，还可以向目标驱动芯片发送无效像素数据，直到消隐阶段结束。
可选地，在本申请实施例中，控制器除了可以在该初始时钟频率和该第一目标时钟频率之间确定一个第二目标时钟频率之外，还可以在该第二目标时钟频率和该第一目标时钟频率之间确定至少一个第三目标时钟频率。也即是，该初始时钟频率，该第二目标时钟频率、该至少一个第三目标时钟频率和该第一目标时钟频率依次增大，或者依次减小。
进而，控制器在接收到该第二反馈信号后，可以先向目标驱动芯片发送该第三目标时钟频率的校准时钟信号，以将该目标驱动芯片的本地时钟频率由该第二目标时钟频率调整为第三目标时钟频率。控制器在接收到用于指示完成对该第三目标时钟频率的校准的第三反馈信号后，再执行上述步骤308。其中，控制器发送第三目标频率的校准时钟信号的过程可以参考上述步骤305，目标驱动芯片将本地时钟频率调整为该第三目标时钟频率的过程可以参考上述步骤306。
示例的，假设该初始时钟频率为0.3GHz，第一目标时钟频率为0.24GHz，则控制器可以在该初始时钟频率和该第一目标时钟频率之间，确定第二目标时钟频率为0.25GHz，并确定第三目标时钟频率为0.245GHz。相应的，目标驱动芯片可以先根据第二目标时钟频率的校准时钟信号，将本地时钟频率由0.3GHz调整至0.25GHz，之后再根据第三目标频率的校准时钟信号，将本地时钟频率由0.25GHz调整至0.245GHz，最后再根据第一目标时钟频率的校准时钟信号，将本地时钟频率由0.245GHz调整至0.24GHz。
在本申请实施例中，在消隐阶段结束之前，若目标驱动芯片已成功将本地时钟频率调整为目标速率对应的第一时钟频率，则控制器可以在下一个显示阶段，按照目标速率，向该目标驱动芯片发送显示数据。
示例的，如图6所示，控制器可以在第n+1帧图像的显示阶段，以2.4Gbps的速率向目标驱动芯片逐行发送该第n+1帧图像的多行像素数据。
可选地，如图8所示，上述步骤308可以包括如下步骤：
步骤3081、在一个第一同步周期内，控制器向目标驱动芯片发送第一目标时钟频率的校准时钟信号。
其中，该第一同步周期为控制器中预先配置的固定周期，且该第一同步周期的时长小于该消隐阶段的时长。
示例的，假设该第一同步周期的时长为100us，该第一目标时钟频率为0.24GHz，则控制器可以在时长100us的第一同步周期内，向目标驱动芯片发送时钟频率为0.24GHz的校准时钟信号。
步骤3082、确定是否接收到目标驱动芯片发送的用于指示完成对该第一目标时钟频率的校准的第一反馈信号。
目标驱动芯片在接收到该第一目标时钟频率的校准时钟信号后会对其本地时钟频率进行校准，若成功完成时钟校准则会向控制器发送用于指示完成对该第一目标时钟频率的校准的第一反馈信号，若未能完成校准则不会发送该第一反馈信号。相应的，若控制器接收到该第一反馈信号，则可以继续执行步骤311。若控制器未接收到该第一反馈信号，则执行步骤3083。
步骤3083、检测第一同步周期的重复次数是否大于或等于次数阈值。
控制器在该第一同步周期结束后，若未接收到目标驱动芯片发送的第一反馈信号，则可以检测第一同步周期的重复次数是否大于或等于次数阈值。其中，该次数阈值为控制器中预先配置的固定值，且该次数阈值可以是根据该第一同步周期的时长和该消隐阶段的时长确定的。例如，该次数阈值与该第一同步周期的时长的乘积可以小于该消隐阶段的时长。
若控制器检测到第一同步周期的重复次数小于次数阈值，则可以重复执行上述步骤3081。若检测到第一同步周期的重复次数大于或等于次数阈值，则执行步骤3084所示的完整时钟校准流程，或者执行步骤3085至步骤3086所示的完整时钟校准流程。
示例的，如图6和图9所示，假设该次数阈值为3，则控制器在为接收到目标驱动芯片发送的第一反馈信号的情况下，可以将上述步骤3081所示的发送第一目标时钟频率的校准时钟信号的步骤重复执行3次。其中，该步骤3081和步骤3082所示的，通过发送第一目标时钟频率的校准时钟信号进行时钟校准的过程也可以称为快速时钟校准。
步骤3084、控制器持续向该目标驱动芯片发送该第一目标时钟频率的校准时钟信号，直至接收到该第一反馈信号。
作为一种可选的实现方式，控制器若未接收到目标驱动芯片发送的第一反馈信号，且检测到第一同步周期的重复次数大于或等于次数阈值，则可以持续向该目标驱动芯片发送该第一目标时钟频率的校准时钟信号，直至接收到该第一反馈信号。
示例的，控制器可以在未接收到目标驱动芯片发送的第一反馈信号并检测到第一同步周期的重复次数大于次数阈值后，持续的向目标驱动芯片发送频率为0.24GHz的校准时钟信号。
步骤3085、在一个第二同步周期内，控制器向该目标驱动芯片发送该第一目标时钟频率的校准时钟信号。
作为另一种可选的实现方式，控制器若未接收到目标驱动芯片发送的第一反馈信号，且检测到第一同步周期的重复次数大于或等于次数阈值，则可以在一个第二同步周期内，向该目标驱动芯片发送该第一目标时钟频率的校准时钟信号。该第二同步周期的时长大于该第一同步周期的时长，且小于该消隐阶段的时长。
示例的，假设该第二同步周期的时长为500us，则控制器可以在时长为500us的第二同步周期内，向目标驱动芯片发送时钟频率为0.24GHz的校准时钟信号。
步骤3086、确定是否接收到目标驱动芯片发送的用于指示完成对该第一目标时钟频率的校准的第一反馈信号。
控制器在该第二同步周期结束后，若未接收到该目标驱动芯片发送的该第一反馈信号，则可以继续执行步骤3085。若接收到该第一反馈信号，则可以执行步骤311。也即是，控制器可以重复执行在一个该第二同步周期内发送该第一目标时钟频率的校准时钟信号的步骤，直至接收到该第一反馈信号。
应理解的是，若控制器在消隐阶段结束后，仍未接收到该第一反馈信号，则可以继续执行在一个该第二同步周期内发送该第一目标时钟频率的校准时钟信号的步骤，直至接收到该第一反馈信号。
还应理解的是，每相邻两个第二时钟周期之间可以存在时间间隔。也即是，控制器可以在一个第二同步周期结束后等待一段时间，若未接受到第一反馈信号，再重复执行在下一个该第二同步周期内发送该第一目标时钟频率的校准时钟信号的步骤。
还应理解的是，在上述步骤3086中，若控制器未接收到该目标驱动芯片发送的该第一反馈信号，还可以先检测该第二同步周期的重复次数是否大于或等于数量阈值。若检测到该第二同步周期的重复次数小于数量阈值，则可以重复执行上述步骤3085。若检测第二同步周期的重复次数大于或等于数量阈值，则控制器可以确认目标驱动芯片或者与该目标驱动芯片连接的信号线出现故障。进而，控制器可以上报错误信息，例如可以向显示装置的处理器上报该错误信息。其中，该数量阈值与上述步骤3083中的次数阈值可以相等，也可以不等。例如，该数量阈值可以为2。
示例的，如图9所示，假设该初始时钟频率为CLK0，控制器确定出的第一目标时钟频率为CLK1。则控制器可以在向目标驱动芯片发送的配置指令中携带参考时钟频率：CLK1，以使得目标驱动芯片选择配置的频率与CLK1相等或者相近的目标时钟校准电路进行时钟校准。控制器发送完成配置指令后，可以在一个第一同步周期内发送时钟频率为CLK1的校准时钟信号，以使得目标驱动芯片进行快速时钟校准。若目标驱动芯片在第一同步周期内未校准成功，则控制器可以将在一个第一同步周期内发送时钟频率为CLK1的校准时钟信号的步骤重复执行3次。也即是，控制器可以执行3次快速时钟校准的流程。若目标驱动芯片通过3次快速时钟校准的流程内完成时钟校准，则控制器可以向目标驱动芯片发送LSP以实现加扰复位。若在3次快速时钟校准流程执行完成之后，目标驱动芯片未能完成时钟校准，则控制器可以触发完整时钟校准流程。目标驱动芯片在通过完整时钟校准流程完成时钟校准后，控制器可以向目标驱动芯片发送LSP以实现加扰复位。相应的，在下一个显示阶段，控制器即可按照第一目标时钟频率CLK1向目标驱动芯片发送显示数据。
应理解的是，本申请实施例提供的时钟校准方法的步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减。例如，步骤305至307可以根据情况删除。或者，步骤311也可以根据情况删除。任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本申请的保护范围之内，因此不再赘述。
综上所述，本申请实施例提供了一种时钟校准方法，由于控制器可以向目标驱动芯片发送携带有参考频率的配置指令，该参考时钟频率可以与目标速率对应的第一目标时钟频率相等或相近。因此，当目标驱动芯片在接收到第一目标时钟频率的校准时钟信号后，可以快速的完成时钟校准，提高了时钟校准的效率。
并且，在本申请实施例中，控制器可以将参考时钟频率设置为与第二目标时钟频率相等或相近，使得目标驱动芯片可以先将本地时钟频率调整至第二目标时钟频率，再从第二目标时钟频率调整至第一目标时钟频率。由此，不仅可以确保驱动芯片能够快速的将本地时钟频率调整至第二目标时钟频率，还可以确保驱动芯片每次进行时钟校准时，时钟频率的变化幅度较小，提高了时钟校准的成功率。
此外，若目标驱动芯片包括的多个时钟校准电路中，不存在配置的时钟频率与第一目标时钟频率相等的时钟校准电路时，控制器可以先从多个时钟校准电路配置的时钟频率中，选取与该第一目标时钟频率最接近的时钟频率作为第二目标时钟频率。由此，可以使得目标驱动芯片先将本地时钟频率调整至第二目标时钟频率，之后再调整至第一目标时钟频率。基于上述实现方式，无需在驱动芯片内部设置过多的时钟校准电路，降低了驱动电路的设计复杂度，节约了驱动电路的成本。并且，可以解决由于驱动芯片中不存在配置的频率与第一目标时钟频率相等或接近的时钟校准电路，而导致控制器按照相较第一目标时钟频率略高的时钟频率发送显示数据带来的传输功耗增加的问题。
图10是本申请实施例提供的一种控制器的结构示意图，该控制器可以应用于图1所示的显示装置中，且该控制器可以用于实现如图3和图5所示的方法实施例中由控制器执行的步骤。如图10所示，该控制器01可以包括：
第一发送模块011，用于按照初始时钟频率，向目标驱动芯片发送显示数据，该目标驱动芯片包括多个时钟校准电路，每个该时钟校准电路配置有一个时钟频率。
第二发送模块012，用于向该目标驱动芯片发送配置指令，该配置指令包括参考时钟频率。
第三发送模块013，用于向该目标驱动芯片发送第一目标时钟频率的校准时钟信号，该第一目标时钟频率与该初始时钟频率不同。
其中，该配置指令用于指示该目标驱动芯片通过该目标时钟校准电路，将该目标驱动芯片的本地时钟频率调整为该第一目标时钟频率，该目标时钟校准电路配置的时钟频率与该参考时钟频率相等，或者差值小于阈值。
可选的，该第三发送模块013，可以用于：在一个第一同步周期内，向该目标驱动芯片发送第一目标时钟频率的校准时钟信号，若未接收到该目标驱动芯片发送的用于指示完成对该第一目标时钟频率的校准的第一反馈信号，则重复执行在一个该第一同步周期内发送该第一目标时钟频率的校准时钟信号的步骤，直至接收到该第一反馈信号。
可选的，该第三发送模块013，可以用于：持续向该目标驱动芯片发送该第一目标时钟频率的校准时钟信号，直至接收到该第一反馈信号。或者，在一个第二同步周期内，向该目标驱动芯片发送该第一目标时钟频率的校准时钟信号，若未接收到该目标驱动芯片发送的该第一反馈信号，则重复执行在一个该第二同步周期内发送该第一目标时钟频率的校准时钟信号的步骤，直至接收到该第一反馈信号，该第二同步周期的长度大于该第一同步周期。
可选的，该参考时钟频率等于该第一目标时钟频率。
可选的，该第三发送模块013，还可以用于：在向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号之前，向该目标驱动芯片发送第二目标时钟频率的校准时钟信号。所述向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号，包括：若接收到该目标驱动芯片发送的用于指示完成对该第二目标时钟频率的校准的第二反馈信号，则向该目标驱动芯片发送第一目标时钟频率的校准时钟信号，其中，该初始时钟频率，该第二目标时钟频率和该第一目标时钟频率依次增大，或者依次减小。
可选的，该第一目标时钟频率与该第二目标时钟频率的差值，等于该第二目标时钟频率与该初始时钟频率的差值。
可选的，该参考时钟频率等于该第二目标时钟频率。
可选的，如图11所示，该控制器01还可以包括：
第四发送模块014，用于在向该目标驱动芯片发送第一目标时钟频率的校准时钟信号之后，若接收到该目标驱动芯片发送的用于指示完成对该第一目标时钟频率的校准的第一反馈信号，则向该目标驱动芯片发送链路稳定序列。
可选的，如图11所示，该控制器01还可以包括：
确定模块015，用于确定该显示面板中目标显示区域的分辨率和/或刷新率需要调整，将用于驱动该目标显示区域的驱动芯片确定为该目标驱动芯片。
可选的，该显示数据包括与多行像素一一对应的多行像素数据；该第一发送模块011可以用于：
在显示阶段，按照初始时钟频率，向目标驱动芯片逐行发送该像素数据；
该第二发送模块012可以用于：在该显示阶段，在完成最后一行该像素数据的发送后，向该目标驱动芯片发送配置指令；
该第三发送模块013可以用于：在该显示阶段之后的消隐阶段，向该目标驱动芯片发送目标时钟频率的校准时钟信号。
综上所述，本申请实施例提供了一种控制器，该控制器可以向目标驱动芯片发送携带有参考频率的配置指令，该参考时钟频率可以与目标速率对应的第一目标时钟频率相等或相近。因此，当目标驱动芯片在接收到第一目标时钟频率的校准时钟信号后，可以快速的完成时钟校准，提高了时钟校准的效率。
并且，在本申请实施例中，控制器可以将参考时钟频率设置为与第二目标时钟频率相等或相近，使得目标驱动芯片可以先将本地时钟频率调整至第二目标时钟频率，再从第二目标时钟频率调整至第一目标时钟频率。由此，不仅可以确保驱动芯片能够快速的将本地时钟频率调整至第二目标时钟频率，还可以确保驱动芯片每次进行时钟校准时，时钟频率的变化幅度较小，提高了时钟校准的成功率。
图12是本申请实施例提供的又一种控制器的结构示意图，该控制器可以应用于图1所示的显示装置中，且该控制器可以用于实现如图4所示的方法实施例中由控制器执行的步骤。如图12所示，该控制器01可以包括：
第一发送模块016，用于按照初始时钟频率，向目标驱动芯片发送显示数据。
第二发送模块017，用于向该目标驱动芯片发送第二目标时钟频率的校准时钟信号。
该第二发送模块017，还用于若接收到该目标驱动芯片发送的用于指示完成对该第二目标时钟频率的校准的反馈信号，则向该目标驱动芯片发送第一目标时钟频率的校准时钟信号。
其中，该初始时钟频率，该第二目标时钟频率和该第一目标时钟频率依次增大，或者依次减小。
综上所述，本申请实施例提供了一种控制器，该控制器在进行时钟校准时，可以多次传输不同目标频率的校准时钟信号，且多次传输的校准时钟信号的时钟频率可以依次增大，或者依次减小。由此，可以确保驱动芯片每次进行时钟校准时，时钟频率的变化幅度较小，提高时钟校准的成功率。
图13是本申请实施例提供的一种驱动芯片的结构示意图，该驱动芯片可以应用于图1所示的显示装置中，且该驱动芯片可以用于实现如图3和图5所示的方法实施例中由驱动芯片执行的步骤。如图13所示，该驱动芯片02包括多个时钟校准电路021，以及接收电路023，，每个该时钟校准电路021配置有一个时钟频率，该接收电路023可以用于：
按照初始时钟频率，接收控制器发送的显示数据；
接收该控制器发送的配置指令，该配置指令包括参考时钟频率；
接收该控制器发送的目标时钟频率的校准时钟信号，该目标时钟频率与该初始时钟频率不同。
该多个时钟校准电路021中的目标时钟校准电路，用于将该目标驱动芯片的本地时钟频率调整为该目标时钟频率，该目标时钟校准电路配置的时钟频率与该参考时钟频率的差值，小于该目标驱动芯片中其他时钟校准电路配置的时钟频率与该参考时钟频率的差值。
可选的，如图14所示，该驱动芯片02还可以包括，发送电路024，该接收电路024可以用于：在将该驱动芯片的本地时钟频率调整为该目标时钟频率后，向该控制器发送用于指示完成时钟校准的反馈信号。
综上所述，本申请实施例提供了一种驱动芯片，该驱动芯片包括多个时钟校准电路，每个时钟校准电路均配置有一个时钟频率。因此，控制器在发送校准时钟信号之前，可以先通过配置指令向驱动芯片发送参考时钟频率，使得该驱动芯片可以根据该配置指令，确定用于进行时钟校准的目标时钟校准电路。在本申请实施例中，可以通过将该参考时钟频率设置为与该第一目标时钟频率相等或相近，确保目标时钟校准电路能够从与该第一目标时钟频率相等或相近的时钟频率开始进行时钟校准。由此，能够快速完成时钟校准，提高时钟校准的效率，满足高刷新率的显示装置的要求。
图15是本申请实施例提供的又一种驱动芯片的结构示意图，该驱动芯片可以应用于图1所示的显示装置中，且该驱动芯片可以用于实现如图4所示的方法实施例中由驱动芯片执行的步骤。如图13所示，该驱动芯片包括：
接收电路025，用于按照初始时钟频率，接收控制器发送的显示数据。
该接收电路025，还用于接收该控制器发送的目标时钟频率的校准时钟信号，该目标时钟频率与该初始时钟频率不同。
时钟校准电路026，用于若接收该校准时钟信号的时长达到目标时长，且在该目标时长内，该校准时钟信号的时钟频率相对于该目标时钟频率的波动幅度小于幅度阈值，则将该驱动芯片的本地时钟频率由该初始时钟频率调整为该目标时钟频率。
综上所述，本申请实施例提供了一种驱动芯片，该驱动芯片接收到与已校准完成的初始时钟频率不同的目标时钟频率的校准时钟信号后，可以在检测到该校准时钟信号为稳定的时钟信号后，基于该校准时钟信号直接对其本地时钟频率进行时钟校准。相比于相关技术中直接确定时钟失锁并向控制器反馈失锁信号的方案，本申请实施例提供的方法可以有效提高时钟校准的效率。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的控制器、驱动芯片以及各个模块和电路的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
如图16所示，本申请实施例提供了一种时钟校准装置，该装置可以包括：处理器1601，用于存储该处理器1601的可执行指令的存储器1602。其中，该处理器被配置为执行上述实施例中由控制器实现的步骤，或者由该驱动芯片实现的步骤。
参考图1和图7，本申请实施例还提供了一种显示装置，该显示装置包括：显示面板03，与该显示面板03连接的多个驱动芯片02，以及与该多个驱动芯片02连接的控制器01。
其中，该控制器01可以为如图10至12任一所示的控制器，该多个驱动芯片02中的至少一个驱动芯片02可以为如图2，以及图13至15任一所示的驱动芯片。
可选地，该显示装置可以为：液晶显示装置、电子纸、OLED显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
本申请实施例提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当该可读存储介质在处理组件上运行时，使得处理组件执行上述实施例中由控制器实现的步骤，或者由该驱动芯片实现的步骤。
在本申请中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“至少一个”的含义是指一个或多个，本申请中术语“多个”的含义是指两个或两个以上，例如，多个时钟校准电路是指两个或两个以上的时钟校准电路。
应当理解的是，在本文中提及的“和/或”，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (21)

1.一种时钟校准方法，其特征在于，应用于控制器，所述方法包括：
按照初始时钟频率，向目标驱动芯片发送显示数据，所述目标驱动芯片包括多个时钟校准电路，每个所述时钟校准电路配置有一个时钟频率；
向所述目标驱动芯片发送配置指令，所述配置指令包括参考时钟频率；
向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号，所述第一目标时钟频率与所述初始时钟频率不同；
其中，所述配置指令用于指示所述目标驱动芯片通过目标时钟校准电路，将所述目标驱动芯片的本地时钟频率调整为所述第一目标时钟频率，所述目标时钟校准电路配置的时钟频率与所述参考时钟频率的差值，小于所述目标驱动芯片中其他时钟校准电路配置的时钟频率与所述参考时钟频率的差值。
2.根据权利要求1所述的方法，其特征在于，所述向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号，包括：
在一个第一同步周期内，向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号；
若未接收到所述目标驱动芯片发送的用于指示完成对所述第一目标时钟频率的校准的第一反馈信号，则重复执行在一个所述第一同步周期内发送所述第一目标时钟频率的校准时钟信号的步骤，直至接收到所述第一反馈信号。
3.根据权利要求2所述的方法，其特征在于，若所述第一同步周期的重复次数大于次数阈值，则所述方法还包括：
持续向所述目标驱动芯片发送所述第一目标时钟频率的校准时钟信号，直至接收到所述第一反馈信号；
或者，在一个第二同步周期内，向所述目标驱动芯片发送所述第一目标时钟频率的校准时钟信号，若未接收到所述目标驱动芯片发送的所述第一反馈信号，则重复执行在一个所述第二同步周期内发送所述第一目标时钟频率的校准时钟信号的步骤，直至接收到所述第一反馈信号，其中，所述第二同步周期的长度大于所述第一同步周期的长度。
4.根据权利要求1至3任一所述的方法，其特征在于，所述参考时钟频率等于所述第一目标时钟频率。
5.根据权利要求1至3任一所述的方法，其特征在于，在向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号之前，所述方法还包括：
向所述目标驱动芯片发送第二目标时钟频率的校准时钟信号；
所述向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号，包括：
若接收到所述目标驱动芯片发送的用于指示完成对所述第二目标时钟频率的校准的第二反馈信号，则向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号；
其中，所述初始时钟频率，所述第二目标时钟频率和所述第一目标时钟频率依次增大，或者依次减小。
6.根据权利要求5所述的方法，其特征在于，所述第一目标时钟频率与所述第二目标时钟频率的差值，等于所述第二目标时钟频率与所述初始时钟频率的差值。
7.根据权利要求5所述的方法，其特征在于，所述参考时钟频率等于所述第二目标时钟频率。
8.根据权利要求1至3任一所述的方法，其特征在于，在向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号之后，所述方法还包括：
若接收到所述目标驱动芯片发送的用于指示完成对所述第一目标时钟频率的校准的第一反馈信号，则向所述目标驱动芯片发送链路稳定序列。
9.根据权利要求1至3任一所述的方法，其特征在于，所述控制器与多个驱动芯片连接，所述多个驱动芯片与显示面板连接，每个所述驱动芯片用于驱动所述显示面板中的一个显示区域；所述方法还包括：
确定所述显示面板中目标显示区域的分辨率和/或刷新率需要调整；
将用于驱动所述目标显示区域的驱动芯片确定为所述目标驱动芯片。
10.根据权利要求1至3任一所述的方法，其特征在于，所述显示数据包括与多行像素一一对应的多行像素数据；所述按照初始时钟频率，向目标驱动芯片发送显示数据，包括：
在显示阶段，按照初始时钟频率，向目标驱动芯片逐行发送所述像素数据；
所述向所述目标驱动芯片发送配置指令，包括：
在所述显示阶段，在完成最后一行所述像素数据的发送后，向所述目标驱动芯片发送配置指令；
所述向所述目标驱动芯片发送目标时钟频率的校准时钟信号，包括：
在所述显示阶段之后的消隐阶段，向所述目标驱动芯片发送目标时钟频率的校准时钟信号。
11.一种时钟校准方法，其特征在于，应用于控制器，所述方法包括：
按照初始时钟频率，向目标驱动芯片发送显示数据；
向所述目标驱动芯片发送第二目标时钟频率的校准时钟信号；
若接收到所述目标驱动芯片发送的用于指示完成对所述第二目标时钟频率的校准的反馈信号，则向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号；
其中，所述初始时钟频率，所述第二目标时钟频率和所述第一目标时钟频率依次增大，或者依次减小。
12.一种时钟校准方法，其特征在于，应用于驱动芯片，所述驱动芯片包括多个时钟校准电路，每个所述时钟校准电路配置有一个时钟频率，所述方法包括：
按照初始时钟频率，接收控制器发送的显示数据；
接收所述控制器发送的配置指令，所述配置指令包括参考时钟频率；
接收所述控制器发送的目标时钟频率的校准时钟信号，所述目标时钟频率与所述初始时钟频率不同；
通过目标时钟校准电路，将所述驱动芯片的本地时钟频率调整为所述目标时钟频率，其中，所述目标时钟校准电路配置的时钟频率与所述参考时钟频率的差值，小于所述驱动芯片中其他时钟校准电路配置的时钟频率与所述参考时钟频率的差值。
13.根据权利要求12所述的方法，其特征在于，在将所述驱动芯片的本地时钟频率调整为所述目标时钟频率后，所述方法还包括：
向所述控制器发送用于指示完成时钟校准的反馈信号。
14.一种时钟校准方法，其特征在于，应用于驱动芯片，所述方法包括：
按照初始时钟频率，接收控制器发送的显示数据；
接收所述控制器发送的目标时钟频率的校准时钟信号，所述目标时钟频率与所述初始时钟频率不同；
若接收所述校准时钟信号的时长达到目标时长，且在所述目标时长内，所述校准时钟信号的时钟频率相对于所述目标时钟频率的波动幅度小于幅度阈值，则将所述驱动芯片的本地时钟频率由所述初始时钟频率调整为所述目标时钟频率。
15.一种控制器，其特征在于，所述控制器包括：
第一发送模块，用于按照初始时钟频率，向目标驱动芯片发送显示数据，所述目标驱动芯片包括多个时钟校准电路，每个所述时钟校准电路配置有一个时钟频率；
第二发送模块，用于向所述目标驱动芯片发送配置指令，所述配置指令包括参考时钟频率；
第三发送模块，用于向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号，所述第一目标时钟频率与所述初始时钟频率不同；
其中，所述配置指令用于指示所述目标驱动芯片通过目标时钟校准电路，将所述目标驱动芯片的本地时钟频率调整为所述第一目标时钟频率，所述目标时钟校准电路配置的时钟频率与所述参考时钟频率的差值，小于所述目标驱动芯片中其他时钟校准电路配置的时钟频率与所述参考时钟频率的差值。
16.一种控制器，其特征在于，所述控制器包括：
第一发送模块，用于按照初始时钟频率，向目标驱动芯片发送显示数据；
第二发送模块，用于向所述目标驱动芯片发送第二目标时钟频率的校准时钟信号；
第三发送模块，用于若接收到所述目标驱动芯片发送的用于指示完成对所述第二目标时钟频率的校准的反馈信号，则向所述目标驱动芯片发送第一目标时钟频率的校准时钟信号；
其中，所述初始时钟频率，所述第二目标时钟频率和所述第一目标时钟频率依次增大，或者依次减小。
17.一种驱动芯片，其特征在于，所述驱动芯片包括接收电路，以及多个时钟校准电路，每个所述时钟校准电路配置有一个时钟频率，所述接收电路，用于：
按照初始时钟频率，接收控制器发送的显示数据；
接收所述控制器发送的配置指令，所述配置指令包括参考时钟频率；
接收所述控制器发送的目标时钟频率的校准时钟信号，所述目标时钟频率与所述初始时钟频率不同；
所述多个时钟校准电路中的目标时钟校准电路，用于将所述驱动芯片的本地时钟频率调整为所述目标时钟频率，所述目标时钟校准电路配置的时钟频率与所述参考时钟频率的差值，小于所述驱动芯片中其他时钟校准电路配置的时钟频率与所述参考时钟频率的差值。
18.一种驱动芯片，其特征在于，所述驱动芯片包括：
接收电路，用于按照初始时钟频率，接收控制器发送的显示数据；
所述接收电路，还用于接收所述控制器发送的目标时钟频率的校准时钟信号，所述目标时钟频率与所述初始时钟频率不同；
时钟校准电路，用于若接收所述校准时钟信号的时长达到目标时长，且在所述目标时长内，所述校准时钟信号的时钟频率相对于所述目标时钟频率的波动幅度小于幅度阈值，则将所述驱动芯片的本地时钟频率由所述初始时钟频率调整为所述目标时钟频率。
19.一种时钟校准装置，其特征在于，所述装置包括：
处理器；
用于存储所述处理器的可执行指令的存储器；
其中，所述处理器被配置为执行权利要求1至11任一所述的时钟校准方法；
或者，所述处理器被配置为执行权利要求12至14任一所述的时钟校准方法。
20.一种显示装置，其特征在于，所述显示装置包括：显示面板，与所述显示面板连接的多个驱动芯片，以及与所述多个驱动芯片连接的如权利要求15或16所述的控制器；
其中，所述多个驱动芯片中的至少一个驱动芯片为如权利要求17或18所述的驱动芯片。
21.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有指令，当所述可读存储介质在处理组件上运行时，使得处理组件执行如权利要求1至11任一所述的时钟校准方法；
或者，使得处理组件执行如权利要求12至14任一所述的时钟校准方法。
CN202011074390.9A 2020-10-09 2020-10-09 时钟校准方法及装置 Active CN112187225B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011074390.9A CN112187225B (zh) 2020-10-09 2020-10-09 时钟校准方法及装置
US17/497,920 US20220114944A1 (en) 2020-10-09 2021-10-09 Method and device for clock calibration, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011074390.9A CN112187225B (zh) 2020-10-09 2020-10-09 时钟校准方法及装置

Publications (2)

Publication Number Publication Date
CN112187225A true CN112187225A (zh) 2021-01-05
CN112187225B CN112187225B (zh) 2023-11-03

Family

ID=73948707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011074390.9A Active CN112187225B (zh) 2020-10-09 2020-10-09 时钟校准方法及装置

Country Status (2)

Country Link
US (1) US20220114944A1 (zh)
CN (1) CN112187225B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113260129A (zh) * 2021-07-06 2021-08-13 珠海市杰理科技股份有限公司 同步闪灯控制方法、装置、系统和存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115248788A (zh) * 2022-05-30 2022-10-28 北京奕斯伟计算技术股份有限公司 数据传输方法、装置、时序控制器及存储介质
CN116030748B (zh) * 2023-03-30 2023-08-08 深圳曦华科技有限公司 一种码片时钟频率动态调整方法及装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101946400A (zh) * 2007-12-18 2011-01-12 罗伯特·博世有限公司 Mems谐振器结构以及结合所述谐振器结构使用的方法
US8570082B1 (en) * 2013-02-27 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. PVT-free calibration circuit for TDC resolution in ADPLL
CN104133520A (zh) * 2014-07-29 2014-11-05 江苏宏云技术有限公司 一种嵌入式处理器片内振荡器的高精度校准方法
CN107219884A (zh) * 2017-07-14 2017-09-29 珠海市微半导体有限公司 一种自动校准时钟频率的方法和系统
CN207424736U (zh) * 2017-07-14 2018-05-29 珠海市一微半导体有限公司 一种自动校准时钟频率的系统
CN108254608A (zh) * 2016-12-29 2018-07-06 北京普源精电科技有限公司 数字示波器及数字示波器的自校准方法
CN108694917A (zh) * 2017-06-09 2018-10-23 京东方科技集团股份有限公司 数据传输方法、组件及显示装置
CN109426840A (zh) * 2017-08-30 2019-03-05 上海华虹计通智能系统股份有限公司 读卡器的无线时钟校准装置及读卡器
CN109586691A (zh) * 2018-11-19 2019-04-05 珠海市杰理科技股份有限公司 时钟校准方法、装置、系统、存储介质及计算机设备
CN110308762A (zh) * 2019-06-21 2019-10-08 广芯微电子（广州）股份有限公司 一种芯片内部时钟源的时钟频率校准方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101946400A (zh) * 2007-12-18 2011-01-12 罗伯特·博世有限公司 Mems谐振器结构以及结合所述谐振器结构使用的方法
US8570082B1 (en) * 2013-02-27 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. PVT-free calibration circuit for TDC resolution in ADPLL
CN104133520A (zh) * 2014-07-29 2014-11-05 江苏宏云技术有限公司 一种嵌入式处理器片内振荡器的高精度校准方法
CN108254608A (zh) * 2016-12-29 2018-07-06 北京普源精电科技有限公司 数字示波器及数字示波器的自校准方法
CN108694917A (zh) * 2017-06-09 2018-10-23 京东方科技集团股份有限公司 数据传输方法、组件及显示装置
CN107219884A (zh) * 2017-07-14 2017-09-29 珠海市微半导体有限公司 一种自动校准时钟频率的方法和系统
CN207424736U (zh) * 2017-07-14 2018-05-29 珠海市一微半导体有限公司 一种自动校准时钟频率的系统
CN109426840A (zh) * 2017-08-30 2019-03-05 上海华虹计通智能系统股份有限公司 读卡器的无线时钟校准装置及读卡器
CN109586691A (zh) * 2018-11-19 2019-04-05 珠海市杰理科技股份有限公司 时钟校准方法、装置、系统、存储介质及计算机设备
CN110308762A (zh) * 2019-06-21 2019-10-08 广芯微电子（广州）股份有限公司 一种芯片内部时钟源的时钟频率校准方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113260129A (zh) * 2021-07-06 2021-08-13 珠海市杰理科技股份有限公司 同步闪灯控制方法、装置、系统和存储介质
CN113260129B (zh) * 2021-07-06 2021-11-12 珠海市杰理科技股份有限公司 同步闪灯控制方法、装置、系统和存储介质

Also Published As

Publication number Publication date
US20220114944A1 (en) 2022-04-14
CN112187225B (zh) 2023-11-03

Similar Documents

Publication Publication Date Title
CN112187225B (zh) 时钟校准方法及装置
US7483031B2 (en) Method for synchronizing graphics processing units
CN109830204B (zh) 一种时序控制器、显示驱动方法、显示装置
KR101025343B1 (ko) 스테레오 글래스 셔터를 제어하는 시스템, 방법, 및 컴퓨터 판독 가능 기록 매체
KR101319088B1 (ko) 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
CN102117595B (zh) 用于对齐帧数据的技术
CN107665105B (zh) 显示设备接口转换装置、多屏显示系统及多屏显示方法
US20180174551A1 (en) Sending frames using adjustable vertical blanking intervals
US7120816B2 (en) Method for testing synchronization and connection status of a graphics processing unit module
US11948520B2 (en) Variable refresh rate control using PWM-aligned frame periods
CN109801601B (zh) 背光源的驱动方法、控制电路及显示装置
US7068278B1 (en) Synchronized graphics processing units
KR20180109250A (ko) 디스플레이 구동 장치
CN102509538A (zh) 基于cpld的t-con实现方法
JP2004165713A (ja) 画像表示装置
US9865205B2 (en) Method for transmitting data from timing controller to source driver and associated timing controller and display system
JP2004245896A (ja) 映像表示装置
CN111309274B (zh) 拼接屏的同步系统
CN109688401B (zh) 数据传输方法、显示系统、显示设备及数据存储设备
US20240161220A1 (en) Multi-view display device and display control method
JP6143477B2 (ja) 映像処理システム、映像処理装置、およびそれらの制御方法
US9172930B2 (en) Electronic apparatus, electronic apparatus control device, method of driving electronic apparatus, and method of driving electro-optic device
US11631363B2 (en) Display driver and operating method thereof
CN114495855A (zh) 视频数据转换电路、方法及显示设备
TWI401668B (zh) 訊號產生方法及應用其之顯示裝置與時脈控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant