CN112749037B - 一种bmc的时钟信号传输方法及相关装置 - Google Patents
一种bmc的时钟信号传输方法及相关装置 Download PDFInfo
- Publication number
- CN112749037B CN112749037B CN202110063594.0A CN202110063594A CN112749037B CN 112749037 B CN112749037 B CN 112749037B CN 202110063594 A CN202110063594 A CN 202110063594A CN 112749037 B CN112749037 B CN 112749037B
- Authority
- CN
- China
- Prior art keywords
- clock signal
- frequency division
- clock
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008054 signal transmission Effects 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000012545 processing Methods 0.000 claims abstract description 53
- 238000012937 correction Methods 0.000 claims abstract description 30
- 238000004590 computer program Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000011084 recovery Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 230000009467 reduction Effects 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000012544 monitoring process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 2
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请公开了一种BMC的时钟信号传输方法，包括：将接收到的时钟信号发送至对应的功能模块；当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述时钟信号进行分频处理，得到分频时钟信号；将所述分频时钟信号发送至对应的功能模块。通过当接收到时钟错误反馈信号时，对时钟信号进行分频得到分频时钟信号，再发送至对应的功能模块，降低时钟信号的频率，而不是直接降低系统产生时钟信号的频率，避免降低BMC的整体运行效率，提高了纠错处理的效果和性能利用率。本申请还公开了一种BMC的时钟信号传输装置、计算装置以及计算机可读存储介质，具有以上有益效果。
Description
技术领域
本申请涉及计算机技术领域，特别涉及一种BMC的时钟信号传输方法、时钟信号传输装置、计算装置以及计算机可读存储介质。
背景技术
服务器中硬件结构中，BMC(Baseboard Management Controller，基板管理控制器)负责对服务器的监视和控制功能，操作的对象是系统硬件。比如通过监视系统的温度，电压，风扇、电源等等，并做相应的调节工作，以保证系统处于健康的状态。同时还负责记录各种硬件的信息和日志记录，用于提示用户和后续问题的定位。其中，BMC的时钟模块是BMC硬件系统必要组成之一，通过时钟模块实现各个模块不同频率时钟输入，驱动各个功能模块正常运转。
BMC在运行时，因为时钟频率过快造成传输信号出现不定态的问题。时钟频率过快，会造成信号建立时间不够，引起信号不定态造成数据传输错误，导致系统故障，这种故障往往是不可修复的，复位重启后仍会发生。
相关技术中，通过整体降低系统频率解决不定态问题，但是系统降频往往是系统运行前设置的，系统运行中并不能进行频率更改，会造成BMC整体运行效率降低，降低了BMC硬件的性能利用率。
因此，如何BMC在应对信号错误时的性能利用率是本领域技术人员关注的重点问题。
发明内容
本申请的目的是提供一种BMC的时钟信号传输方法、时钟信号传输装置、计算装置以及计算机可读存储介质，通过当接收到时钟错误反馈信号时，对时钟信号进行分频得到分频时钟信号，再发送至对应的功能模块，降低时钟信号的频率，而不是降低系统产生时钟信号的频率，避免降低BMC的整体运行效率，提高了纠错处理的效果和性能利用率。
为解决上述技术问题，本申请提供一种BMC的时钟信号传输方法，包括：
将接收到的时钟信号发送至对应的功能模块；
当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述时钟信号进行分频处理，得到分频时钟信号；
将所述分频时钟信号发送至对应的功能模块。
可选的，还包括：
当接收到时钟错误反馈信号时，将当前的数据记录为错误数据；
当再次运行至所述错误数据时，判断是否接收到的时钟错误反馈信号；
若否，则将接收到的时钟信号发送至对应的功能模块。
可选的，当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述时钟信号进行分频处理，得到分频时钟信号，包括：
当在预设时间段内接收时钟错误反馈信号的次数为一次时，对所述时钟信号进行二分频处理，得到所述分频时钟信号；
当在预设时间段内接收时钟错误反馈信号的次数为两次时，对所述时钟信号进行四分频处理，得到所述分频时钟信号；
当在预设时间段内接收时钟错误反馈信号的次数为三次时，对所述时钟信号进行八分频处理，得到所述分频时钟信号。
可选的，还包括：
当接收多个时钟信号和时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述多个时钟信号分别进行分频处理，得到多个分频时钟信号；
将所述多个分频时钟信号发送至对应的功能模块。
本申请还提供一种BMC的时钟信号传输装置，包括：
正常传输模块，用于将接收到的时钟信号发送至对应的功能模块；
分频纠错模块，用于当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述时钟信号进行分频处理，得到分频时钟信号；
纠错信号发送模块，用于将所述分频时钟信号发送至对应的功能模块。
可选的，还包括：
频率恢复模块，用于当接收到时钟错误反馈信号时，将当前的数据记录为错误数据；当再次运行至所述错误数据时，判断是否接收到的时钟错误反馈信号；若否，则将接收到的时钟信号发送至对应的功能模块。
可选的，所述分频纠错模块，包括：
第一信号分频单元，用于当在预设时间段内接收时钟错误反馈信号的次数为一次时，对所述时钟信号进行二分频处理，得到所述分频时钟信号；
第二信号分频单元，用于当在预设时间段内接收时钟错误反馈信号的次数为两次时，对所述时钟信号进行四分频处理，得到所述分频时钟信号；
第三信号分频单元，用于当在预设时间段内接收时钟错误反馈信号的次数为三次时，对所述时钟信号进行八分频处理，得到所述分频时钟信号。
可选的，还包括：
多时钟信号分频模块，用于当接收多个时钟信号和时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述多个时钟信号分别进行分频处理，得到多个分频时钟信号；将所述多个分频时钟信号发送至对应的功能模块。
本申请还提供一种计算装置，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上所述的时钟信号传输方法的步骤。
本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的时钟信号传输方法的步骤。
本申请所提供的一种BMC的时钟信号传输方法，包括：将接收到的时钟信号发送至对应的功能模块；当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述时钟信号进行分频处理，得到分频时钟信号；将所述分频时钟信号发送至对应的功能模块。
通过当接收到时钟错误反馈信号时，对时钟信号进行分频得到分频时钟信号，再发送至对应的功能模块，降低时钟信号的频率，而不是直接降低系统产生时钟信号的频率，避免降低BMC的整体运行效率，提高了纠错处理的效果和性能利用率。
本申请还提供一种BMC的时钟信号传输装置、计算装置以及计算机可读存储介质，具有以上有益效果，在此不做赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例所提供的一种BMC的时钟信号传输方法的流程图；
图2为本申请实施例所提供的一种BMC的时钟信号传输方法的时钟纠错模块的结构示意图；
图3为本申请实施例所提供的一种BMC的时钟信号传输装置的结构示意图。
具体实施方式
本申请的核心是提供一种BMC的时钟信号传输方法、时钟信号传输装置、计算装置以及计算机可读存储介质，通过当接收到时钟错误反馈信号时，对时钟信号进行分频得到分频时钟信号，再发送至对应的功能模块，降低时钟信号的频率，而不是直接降低系统产生时钟信号的频率，避免降低BMC的整体运行效率，提高了纠错处理的效果和性能利用率。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
相关技术中，通过整体降低系统频率解决不定态问题，但是系统降频往往是系统运行前设置的，系统运行中并不能进行频率更改，会造成BMC整体运行效率降低，降低了BMC硬件的性能利用率。
因此，本申请提供一种BMC的时钟信号传输方法，通过当接收到时钟错误反馈信号时，对时钟信号进行分频得到分频时钟信号，再发送至对应的功能模块，降低时钟信号的频率，而不是直接降低系统产生时钟信号的频率，避免降低BMC的整体运行效率，提高了纠错处理的效果和性能利用率。
以下通过一个实施例，对本申请提供的一种BMC的时钟信号传输方法进行说明。
请参考图1，图1为本申请实施例所提供的一种BMC的时钟信号传输方法的流程图。
本实施例中，该方法可以包括：
S101，将接收到的时钟信号发送至对应的功能模块；
可见，本步骤旨在将接收到的时钟信号发送至对应的功能模块。也就是，将接收到的时钟信号不改变的直接发送至对应的功能模块。
其中，时钟信号是时钟产生模块产生的时钟信号。该时钟信号的频率是默认的正常频率，此时可以保持功能模块接收到的时钟信号的评率是正常的，可以保持正常的性能。
S102，当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对时钟信号进行分频处理，得到分频时钟信号；
在S101的基础上，当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对时钟信号进行分频处理，得到分频时钟信号。
其中，时钟错误反馈信号是错误监测接口从各个功能模块中监测到对应的时钟错误，也就是产生不定态信号后，将该时钟错误反馈信号发送至本实施例中的处理装置。进一步的，本实施例中可以在预设时间段中接收到多次时钟错误反馈信号。接收到时钟错误反馈信号的次数越多说明此时在BMC中产生的不定态信号的问题越严重。因此，需要将时钟信号的频率进一步得降低。所以本实施例中根据接收时钟错误反馈信号的次数对时钟信号进行分频处理，得到分频时钟信号。其中，分频的次数是二的反馈信号的次数的幂次。
进一步的，本步骤可以包括：
当在预设时间段内接收时钟错误反馈信号的次数为一次时，对时钟信号进行二分频处理，得到分频时钟信号；
当在预设时间段内接收时钟错误反馈信号的次数为两次时，对时钟信号进行四分频处理，得到分频时钟信号；
当在预设时间段内接收时钟错误反馈信号的次数为三次时，对时钟信号进行八分频处理，得到分频时钟信号。
可见，本可选方案中主要是对如何进行分频处理进行说明。本可选方案中当在预设时间段内接收时钟错误反馈信号的次数为一次时，对时钟信号进行二分频处理，得到分频时钟信号；当在预设时间段内接收时钟错误反馈信号的次数为两次时，对时钟信号进行四分频处理，得到分频时钟信号；当在预设时间段内接收时钟错误反馈信号的次数为三次时，对时钟信号进行八分频处理，得到分频时钟信号。
S103，将分频时钟信号发送至对应的功能模块。
在S102的基础上，本步骤旨在将分频时钟信号发送至对应的功能模块。也就是，将分频后频率降低的时钟信号发送时对应的功能模块，以便各个功能模块接收到的时钟信号的频率是降低的，对不定态的问题进行解决。
进一步的，本实施例还可以包括：
步骤1，当接收到时钟错误反馈信号时，将当前的数据记录为错误数据；
步骤2，当再次运行至错误数据时，判断是否接收到的时钟错误反馈信号；若否，则执行步骤3；
步骤3，将接收到的时钟信号发送至对应的功能模块。
可见，本可选方案主要是对如何恢复时钟信号的频率进行说明。本可选方案中当接收到时钟错误反馈信号时，将当前的数据记录为错误数据；当再次运行至错误数据时，判断是否接收到的时钟错误反馈信号；若否，将接收到的时钟信号发送至对应的功能模块。也就是，当BMC系统再次运行到出现错误的数据时，判断是否报错，若没有报错则说明对信号问题进行纠错成功，此时恢复该时钟信号的频率，也就是将接收到的时钟信号发送至对应的功能模块，即可恢复时钟信号。
进一步的，本实施例还可以包括：
步骤1，当接收多个时钟信号和时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对多个时钟信号分别进行分频处理，得到多个分频时钟信号；
步骤2，将多个分频时钟信号发送至对应的功能模块。
可见，本可选方案中主要是对处理多个时钟信号进行说明。本可选方案中当接收多个时钟信号和时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对多个时钟信号分别进行分频处理，得到多个分频时钟信号；将多个分频时钟信号发送至对应的功能模块。
综上，本实施例通过当接收到时钟错误反馈信号时，对时钟信号进行分频得到分频时钟信号，再发送至对应的功能模块，降低时钟信号的频率，而不是直接降低系统产生时钟信号的频率，避免降低BMC的整体运行效率，提高了纠错处理的效果和性能利用率。
以下通过一个具体的实施例，对本申请提供的一种BMC的时钟信号传输方法做进一步说明。
本实施例中，可以对时钟产生的频率问题进行修复，即通过时钟纠错模块进行修复，在BMC系统正常运行时，时钟纠错模块不影响时钟模块正常运行，当发生时钟相关问题后，时钟纠错模块收到错误反馈信息，改变时钟模块频率，待出错数据传输完成后，再恢复至原工作频率。在不降低系统运行频率的前提下，保证了系统的正常运行。
请参考图2，图2为本申请实施例所提供的一种BMC的时钟信号传输方法的时钟纠错模块的结构示意图。
其中，时钟纠错模块与时钟产生模块相连，另一端与功能模块相连。
在BMC系统正常运转情况下，时钟纠错模块相当于不起作用，从时钟模块发来的时钟信号不经过分频模块处理，直接发往各个功能模块。
而当错误监测接口从功能模块监测到时钟错误，产生不定态信号后，将相关时钟信息发送至时钟纠错模块的处理模块，处理模块对该时钟信息进行分析判断。
如果是第一次产生错误的时钟信号，记为clk1，则默认处理模块会告知分频模块对该时钟进行2分频操作，即相关时钟频率减半，此时从时钟模块连接至功能模块的clk1信号实现了频率减半，当系统再次运行到之前出错数据处时，没有报错，则纠错成功，待该数据完成后，再由错误监测信号传递给处理模块，处理模块再使分频模块取消对clk1的分频。
如果是非第一次产生错误的时钟信号，记为clk2，即经过2分频操作仍未解决错误的时钟信号，处理模块会继续告知分频模块进行4分频，8分频，直至错误检测信号告知该错误已修复。之后，待该数据完成后，再由错误监测信号传递给处理模块，处理模块再使分频模块取消对clk2的分频。
在系统实际运行中，会出现多个时钟信号共同作用功能模块出现时钟相关错误的情况，这时需要处理模块通知分频模块对复数时钟信号进行分频操作，操作流程同基本纠错流程。可见，时钟纠错模块针对时钟信号可能出现的错误进行修复，同时尽可能不降低系统运行效率，降低了系统出现不可修复错误的风险。
基于此，本实施例可以包括：
步骤1，将接收到的时钟信号发送至对应的功能模块；
步骤2，当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对时钟信号进行分频处理，得到分频时钟信号；
步骤3，将分频时钟信号发送至对应的功能模块。
可见，本实施例通过当接收到时钟错误反馈信号时，对时钟信号进行分频得到分频时钟信号，再发送至对应的功能模块，降低时钟信号的频率，而不是直接降低系统产生时钟信号的频率，避免降低BMC的整体运行效率，提高了纠错处理的效果和性能利用率。
下面对本申请实施例提供的BMC的时钟信号传输装置进行介绍，下文描述的BMC的时钟信号传输装置与上文描述的BMC的时钟信号传输方法可相互对应参照。
请参考图3，图3为本申请实施例所提供的一种BMC的时钟信号传输装置的结构示意图。
本实施例中，该装置可以包括：
正常传输模块100，用于将接收到的时钟信号发送至对应的功能模块；
分频纠错模块200，用于当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对时钟信号进行分频处理，得到分频时钟信号；
纠错信号发送模块300，用于将分频时钟信号发送至对应的功能模块。
可选的，该装置还可以包括：
频率恢复模块，用于当接收到时钟错误反馈信号时，将当前的数据记录为错误数据；当再次运行至错误数据时，判断是否接收到的时钟错误反馈信号；若否，则将接收到的时钟信号发送至对应的功能模块。
可选的，该分频纠错模块200，可以包括：
第一信号分频单元，用于当在预设时间段内接收时钟错误反馈信号的次数为一次时，对时钟信号进行二分频处理，得到分频时钟信号；
第二信号分频单元，用于当在预设时间段内接收时钟错误反馈信号的次数为两次时，对时钟信号进行四分频处理，得到分频时钟信号；
第三信号分频单元，用于当在预设时间段内接收时钟错误反馈信号的次数为三次时，对时钟信号进行八分频处理，得到分频时钟信号。
可选的，该装置还可以包括：
多时钟信号分频模块，用于当接收多个时钟信号和时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对多个时钟信号分别进行分频处理，得到多个分频时钟信号；将多个分频时钟信号发送至对应的功能模块。
本申请实施例还提供一种计算装置，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如以上实施例所述的时钟信号传输方法的步骤。
本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如以上实施例所述的时钟信号传输方法的步骤。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的一种BMC的时钟信号传输方法、时钟信号传输装置、计算装置以及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
Claims (8)
1.一种BMC的时钟信号传输方法，其特征在于，包括：
将接收到的时钟信号发送至对应的功能模块；
当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述时钟信号进行分频处理，得到分频时钟信号；
将所述分频时钟信号发送至对应的功能模块；
当接收多个时钟信号和时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述多个时钟信号分别进行分频处理，得到多个分频时钟信号；
将所述多个分频时钟信号发送至对应的功能模块。
2.根据权利要求1所述的时钟信号传输方法，其特征在于，还包括：
当接收到时钟错误反馈信号时，将当前的数据记录为错误数据；
当再次运行至所述错误数据时，判断是否接收到的时钟错误反馈信号；
若否，则将接收到的时钟信号发送至对应的功能模块。
3.根据权利要求1所述的时钟信号传输方法，其特征在于，当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述时钟信号进行分频处理，得到分频时钟信号，包括：
当在预设时间段内接收时钟错误反馈信号的次数为一次时，对所述时钟信号进行二分频处理，得到所述分频时钟信号；
当在预设时间段内接收时钟错误反馈信号的次数为两次时，对所述时钟信号进行四分频处理，得到所述分频时钟信号；
当在预设时间段内接收时钟错误反馈信号的次数为三次时，对所述时钟信号进行八分频处理，得到所述分频时钟信号。
4.一种BMC的时钟信号传输装置，其特征在于，包括：
正常传输模块，用于将接收到的时钟信号发送至对应的功能模块；
分频纠错模块，用于当接收到时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述时钟信号进行分频处理，得到分频时钟信号；
纠错信号发送模块，用于将所述分频时钟信号发送至对应的功能模块；
多时钟信号分频模块，用于当接收多个时钟信号和时钟错误反馈信号时，根据在预设时间段内接收时钟错误反馈信号的次数对所述多个时钟信号分别进行分频处理，得到多个分频时钟信号；将所述多个分频时钟信号发送至对应的功能模块。
5.根据权利要求4所述的时钟信号传输装置，其特征在于，还包括：
频率恢复模块，用于当接收到时钟错误反馈信号时，将当前的数据记录为错误数据；当再次运行至所述错误数据时，判断是否接收到的时钟错误反馈信号；若否，则将接收到的时钟信号发送至对应的功能模块。
6.根据权利要求4所述的时钟信号传输装置，其特征在于，所述分频纠错模块，包括：
第一信号分频单元，用于当在预设时间段内接收时钟错误反馈信号的次数为一次时，对所述时钟信号进行二分频处理，得到所述分频时钟信号；
第二信号分频单元，用于当在预设时间段内接收时钟错误反馈信号的次数为两次时，对所述时钟信号进行四分频处理，得到所述分频时钟信号；
第三信号分频单元，用于当在预设时间段内接收时钟错误反馈信号的次数为三次时，对所述时钟信号进行八分频处理，得到所述分频时钟信号。
7.一种计算装置，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至3任一项所述的时钟信号传输方法的步骤。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至3任一项所述的时钟信号传输方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110063594.0A CN112749037B (zh) | 2021-01-18 | 2021-01-18 | 一种bmc的时钟信号传输方法及相关装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110063594.0A CN112749037B (zh) | 2021-01-18 | 2021-01-18 | 一种bmc的时钟信号传输方法及相关装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112749037A CN112749037A (zh) | 2021-05-04 |
| CN112749037B true CN112749037B (zh) | 2023-01-10 |
Family
ID=75652321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110063594.0A Active CN112749037B (zh) | 2021-01-18 | 2021-01-18 | 一种bmc的时钟信号传输方法及相关装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112749037B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109586691A (zh) * | 2018-11-19 | 2019-04-05 | 珠海市杰理科技股份有限公司 | 时钟校准方法、装置、系统、存储介质及计算机设备 |
| CN109902056A (zh) * | 2019-01-31 | 2019-06-18 | 郑州云海信息技术有限公司 | 一种串行传输的方法、装置、设备及计算机可读存储介质 |
| CN110289850A (zh) * | 2019-05-14 | 2019-09-27 | 中国人民解放军战略支援部队信息工程大学 | 基于恢复时钟与本地时钟的数据监测电路、系统和方法 |
-
2021
- 2021-01-18 CN CN202110063594.0A patent/CN112749037B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109586691A (zh) * | 2018-11-19 | 2019-04-05 | 珠海市杰理科技股份有限公司 | 时钟校准方法、装置、系统、存储介质及计算机设备 |
| CN109902056A (zh) * | 2019-01-31 | 2019-06-18 | 郑州云海信息技术有限公司 | 一种串行传输的方法、装置、设备及计算机可读存储介质 |
| CN110289850A (zh) * | 2019-05-14 | 2019-09-27 | 中国人民解放军战略支援部队信息工程大学 | 基于恢复时钟与本地时钟的数据监测电路、系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112749037A (zh) | 2021-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111538539B (zh) | 存储系统启动方法、装置及计算机可读存储介质 | |
| US8566618B2 (en) | Reliable setting of voltage and frequency in a microprocessor | |
| CN104778102A (zh) | 一种主备切换方法及系统 | |
| CN102882704B (zh) | 一种issu的软重启升级过程中的链路保护方法和设备 | |
| CN104601366B (zh) | 一种控制、服务节点配置服务的方法及装置 | |
| CN111694710A (zh) | 基板管理控制器故障监控方法、装置、设备及存储介质 | |
| CN110502369B (zh) | 一种设备死机恢复的方法、装置和存储介质 | |
| CN112749037B (zh) | 一种bmc的时钟信号传输方法及相关装置 | |
| CN109901664B (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
| CN103890713A (zh) | 用于管理处理系统内的寄存器信息的装置及方法 | |
| CN110968456B (zh) | 分布式存储系统中故障磁盘的处理方法及装置 | |
| CN111488246A (zh) | 一种cpld升级方法、装置、电子设备和可读存储介质 | |
| CN111130856A (zh) | 一种服务器配置方法、系统、设备及计算机可读存储介质 | |
| CN111858148A (zh) | 一种PCIE Switch芯片配置文件恢复系统及方法 | |
| CN113722003B (zh) | 一种phy芯片的工作模式调整方法、装置及设备 | |
| US20160132356A1 (en) | Management apparatus and method for system configuration | |
| CN108491297A (zh) | 一种服务器监控信息获取方法、装置、设备及存储介质 | |
| CN109308234B (zh) | 一种控制板卡上多个控制器进行主备切换的方法 | |
| JP6654662B2 (ja) | サーバ装置およびサーバシステム | |
| CN112162887A (zh) | 存储设备及其机框共享部件访问方法、装置、存储介质 | |
| CN111400094A (zh) | 一种服务器系统恢复出厂设置的方法、装置、设备及介质 | |
| JP3596744B2 (ja) | 資源利用状況監視制御方法およびそのプログラムを記録した記録媒体 | |
| CN117033084B (zh) | 虚拟机备份方法、装置、电子设备及存储介质 | |
| CN107171849B (zh) | 一种虚拟机集群的故障监控方法及装置 | |
| US8595560B2 (en) | Information processing apparatus and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |