CN109581202A - 叠层封装的测试装置和测试系统 - Google Patents

Abstract

本申请提供一种叠层封装的测试装置和测试系统，该测试装置包括：POP和转接板，所述POP包括顶层封装和底层封装，所述转接板的上表面上设置有第一焊盘，所述转接板的底面设置有第二焊盘；所述顶层封装通过所述第一焊盘、所述第二焊盘和所述转接板上信号线，与所述底层封装电连接，所述底层封装的底面与电子设备系统的主板电连接；所述转接板上位于所述底层封装正上方的区域未设置信号线，所述第二焊盘设置在所述区域的周围。本申请可以实现在电子设备系统正常工作的状态下，实现对POP的顶层封装和底层封装的电磁注入的安全探测，降低了顶层封装和底层封装进行电磁探测时的电磁干扰，提高了POP安全探测的可靠性和稳定性。

Description

叠层封装的测试装置和测试系统

技术领域

本申请涉及通信技术，尤其涉及一种叠层封装的测试装置和测试系统。

背景技术

叠层封装(Packaging on Packaging，简称POP)，是一种将两个或两个以上的封装(或者芯片)堆叠而成的一种封装方式。一般的POP封装采用了球状引脚栅格阵列封装技术(Ball Grid Array，简称BGA)中的焊球结构，其将高密度的数字或混合信号逻辑器件(如基带、应用或多媒体处理器)集成在POP封装的底层，将组合记忆体(如闪存Flash)集成在POP封装的顶层，从而满足逻辑器件多引脚的特点。POP封装作为一种新型的高集成的封装形式，主要应用在现代的智能手机、数码相机等便携式电子产品中，作用非常广泛。

一般的，一个封装(或者芯片)要投入到市场使用，需要经过安全认证机构的安全测试。例如，当芯片中加入了安全加密模块时，安全认证机构需要对芯片中的安全加密模块进行探测后才能认证该芯片是否安全。

但是，当安全加密模块集成在POP封装的底层封装时，目前的安全探测方法无法对POP封装进行安全认证。

发明内容

本申请提供一种叠层封装的测试装置和测试系统，用以解决现有技术无法实现对POP的安全探测的技术问题。

第一方面，本申请提供一种叠层封装的测试装置，包括：叠层封装POP和转接板，POP包括顶层封装和底层封装，转接板的上表面上设置有第一焊盘，转接板的底面设置有第二焊盘；

顶层封装通过第一焊盘、第二焊盘和转接板上信号线，与底层封装电连接，底层封装的底面与电子设备系统的主板电连接；转接板上位于底层封装正上方的区域未设置信号线，第二焊盘设置在区域的周围。

上述第一方面所提供的叠层封装的测试装置，包括POP和转接板，转接板的上表面上设置有第一焊盘，转接板的底面设置有第二焊盘；POP的顶层封装通过第一焊盘、第二焊盘和转接板上信号线，实现与POP的底层封装电连接，底层封装的底面与电子设备系统的主板电连接；上述转接板上位于底层封装正上方的区域未设置信号线，第二焊盘设置在上述区域的周围。基于测试装置的设计，POP分离的顶层封装和底层封装可以通过转接板实现顶层封装和底层封装的电连接，并且底层封装还与电子设备系统的主板连接，这样可以使得电子设备系统正常工作，并在电子设备系统正常工作的状态下，实现对顶层封装和底层封装的电磁注入的安全探测，降低了顶层封装和底层封装进行电磁探测时的电磁干扰，提高了POP安全探测的可靠性和稳定性，同时也避免将POP的顶层封装和底层封装分离开的状态下POP的安全探测通过，但是一旦将顶层封装和底层封装电连接之后却影响电子设备系统的安全可靠性的情况发生。

在一种可能的设计中，上述区域开设有第一探测窗口。

该可能的设计所提供的叠层封装的测试装置，通过在转接板上位于底层封装正上方的区域开设第一探测窗口，可以使得在对底层封装进行电磁注入的安全探测时电磁波更容易穿透转接板到达底层封装内部，避免了转接板(即介质)对电磁波的衰减，提高了底层封装的电磁注入的探测效率以及探测精度。

在一种可能的设计中，底层封装的表面开设有与第一探测窗口正对设置的第二探测窗口；

该第二探测窗口，用于使底层封装内的裸芯片呈裸露状态。

该可能的设计所提供的叠层封装的测试装置，通过在底层封装的表面开设与第一探测窗口正对的第二探测窗口，以将底层封装内的裸芯片裸露出来，不仅可以降低在对底层封装进行电磁波注入时底层封装的封装材料对电磁波的衰减，还可以使得光线和脉冲均可以容易的到达底层封装的裸芯片，从而实现对底层封装的光注入测试和脉冲注入测试，进一步保证了在电子设备系统正常工作的状态下，能够对底层封装实现各种方式的安全探测；

在一种可能的设计中，上述信号线设置在转接板的表层、内层和底层中的任一层。

该可能的设计所提供的叠层封装的测试装置，丰富了转接板中信号线的设置方式，提高了转接板的适用性。

在一种可能的设计中，顶层封装通过第一焊盘焊接在转接板的上表面，底层封装的上表面通过第二焊盘焊接在转接板的底面，底层封装的底面焊接在主板上。

该可能的设计所提供的叠层封装的测试装置，可以提高叠层封装的测试装置的适用范围，且无需其他的安装成本，节约了测试装置的测试成本。

在一种可能的设计中，上述测试装置还包括：与主板电连接的转接板安装座；

顶层封装通过转接板与转接板安装座固定连接，底层封装的上表面通过转接板安装座和第二焊盘与转接板电连接，底层封装的底面通过转接板安装座与主板电连接。

在一种可能的设计中，转接板安装座包括第一安装座以及位于第一安装座下部的第二安装座；第一安装座设置有容置腔和第一导电排针，第一导电排针位于第二焊盘的正下方，且与第二焊盘相对应；第二安装座设置有第二导电排针，第二导电排针与底层封装的底面的引脚相对应；

转接板的一端插设在容置腔中，以使顶层封装与转接板安装座固定连接；

底层封装的上表面通过第一导电排针、第二焊盘与转接板电连接，底层封装的底面通过第二导电排针与主板电连接。

该可能的设计所提供的叠层封装的测试装置，通过转接板安装座的设计，可以实现顶层封装和底层封装可以与电子设备系统的主板的可靠电连接，同时，易于顶层封装和底层封装的安装、拆卸和固定。

在一种可能的设计中，第一安装座上开设有第三探测装口，第三探测窗口与第一探测窗口、第二探测窗口正对设置。

该可能的设计所提供的叠层封装的测试装置，通过在转接板安装座上开设第三探测窗口，可以降低转接板安装座的材质对电磁波的衰减，进一步提高电磁波穿透转接板安装座的效率，从而提对底层封装的电磁探测效率；另一方面，通过该第三探测窗口，可以使得光线和脉冲均能容易的通过第三探测窗口、第一探测窗口、第二探测窗口到达底层封装的裸芯片，进一步提高了对底层封装的光线注入或者脉冲注入的探测效率。

在一种可能的设计中，第一安装座和第二安装座通过螺钉或者卡扣固定连接。

在一种可能的设计中，顶层封装表面开设有第四探测窗口；第四探测窗口，用于使顶层封装内的裸芯片呈裸露状态。

该可能的设计所提供的叠层封装的测试装置，通过在顶层封装的表面开设第四探测窗口，可以进一步提高在对顶层封装进行电磁波注入测试时，电磁波穿透顶层封装介质的效率，降低电磁波的衰减，从而提高顶层封装的电磁探测效率，同时通过该第四探测窗口，还可以实现对顶层封装的光注入测试或者脉冲注入测试，进一步提高在对顶层封装进行安全探测时的可靠性和稳定性。

在一种可能的设计中，转接板包括印制电路板PCB、柔性电路板FPC中的任一个。

第二方面，本申请提供一种测试系统，包括电子设备系统、测试机台以及上述第一方面以及各可能的设计中所提供的叠层封装的测试装置；

该测试装置与电子设备系统电连接，电子设备系统与测试机台电连接。

上述第二方面所提供的测试系统，基于测试系统中测试装置的结构的设计，使得对POP进行安全探测时，测试方式简单，测试效率较高，同时丰富了对POP进行安全探测时的探测方式。

附图说明

图1为本申请提供的测试系统的结构示意图；

图2为本申请提供的叠层封装的测试装置实施例一的侧视图；

图2a为本申请提供的叠层封装的测试装置实施例一的俯视图；

图3为本申请提供的POP的结构示意图；

图4为本申请提供的叠层封装的测试装置实施例二结构示意图；

图4a为本申请提供的转接板的表层(或者上表面)的一种可选的结构示意图；

图4b为本申请提供的转接板的内层的一种可选的结构示意图；

图4c为本申请提供的转接板的底层的一种可选的结构示意图；

图5为本申请提供的叠层封装的测试装置实施例三结构示意图；

图6为本申请提供的叠层封装的测试装置实施例四的立体结构示意图；

图7为本申请提供的叠层封装的测试装置实施例四的侧视图。

附图标记：

10：叠层封装的测试装置；

11：POP；

12：转接板；

111：顶层封装；

112：底层封装；

501：顶层封装的底面；

502：顶层封装的表面；

503：底层封装的底面；

504：底层封装的表面；

121：转接板的上表面；

122：转接板的底面；

123：第一焊盘；

124：第二焊盘；

20：主板；

21：转接板上位于底层封装正上方的区域；

201：第一探测窗口；

202：第二探测窗口；

203：第三探测窗口；

204：第四探测窗口；

205：底层封装内的裸芯片；

206：顶层封装内的裸芯片；

30：转接板安装座；

301：第一安装座；

302：第二安装座；

303：容置腔；

304：第一导电排针；

305：第二导电排针；

40：测试系统；

401：测试机台；

402：电子设备系统。

具体实施方式

本申请提供的叠层封装的测试装置，可以适用于图1所示的测试系统40。该测试系统40用于对POP在正式投入市场使用之前，对POP进行安全测试，例如，当POP中加入了安全加密模块时，安全认证机构需要对POP中的安全加密模块进行探测后才能认证该POP是否安全。如图1所示，上述测试系统40可以包括：电子设备系统402、测试机台401和下述实施例中涉及的叠层封装的测试装置10。其中，该测试装置10与电子设备系统402电连接，电子设备系统402与测试机台401电连接。

可选的，该电子设备系统402可以为包括了叠层封装元件的待测设备系统，例如，可以是终端设备、服务器、多媒体播放设备等。该终端设备可以为手机、个人数字助理PDA、车载终端等等。

可选的，上述测试机台401为能够用于对测试装置中的POP进行安全探测的测试设备。一般的，在认证机构对移动支付领域安全芯片检测标准中，对芯片(或者封装)有明确的抗激光以及抗电磁攻击的要求，即安全芯片是否具备足够的保护能力以防止通过光注入或者电磁注入引起安全芯片运行中的错误、改变安全芯片程序流程或导致安全芯片进入一个非预期或者未定义的状态。在测试时，可能针对以上任何一个方面进行光注入或者电磁注入测试，如果安全芯片进入未知状态或者加解密结果错误而无告警的概率超过2/10000，则认为安全芯片不符合抗光注入或者抗电磁注入的要求。因此，上述测试机台可以包括发射激光的设备、发射电磁波的设备以及其他的处理设备，该处理设备用于确定芯片(或者封装)是否安全。

但是，现有技术中对芯片的安全探测仅限于对非POP封装的探测，针对于POP封装，由于安全加密模块等与数据加密、解密相关的模块被封装在POP的底部，现有的安全探测方式无法针对POP进行安全认证。

故而，本申请提供一种叠层封装的测试装置和测试系统，用以解决现有技术的上述技术问题。

应当理解，尽管在本申请实施例中可能采用术语第一、第二、第三等来描述XXX，但这些XXX不应限于这些术语。这些术语仅用来将XXX彼此区分开。例如，在不脱离本申请实施例范围的情况下，第一XXX也可以被称为第二XXX，类似地，第二XXX也可以被称为第一XXX。

另外，对本申请中的涉及的专业术语以及专业名词在这里予以说明和解释：

(1)POP：(Packaging on Packaging)，即堆叠组装，又称为叠层封装。POP即采用两个或两个以上的封装堆叠而成的一种封装。

(2)BGA：(Ball Grid Array)，即球状引脚栅格阵列封装技术，高密度表面装配封装技术。在封装底部，引脚都成球状并排列成一个类似于格子的图案，由此命名为BGA。

(3)PCB：(Printed Circuit Board)，中文名称为印制电路板，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。

(4)FPC：(Flexible Printed Circuit)，即柔性电路板，其是以聚酰亚胺或聚酯薄膜为基材制成的一种具有高度可靠性、绝佳的可挠性的印刷电路板。具有配线密度高、重量轻、厚度薄、弯折性好的特点。

(5)Die：即裸芯片，半导体元器件制造完成，每个封装(或芯片)里的裸芯片之前的产品形式。例如，一个POP包括底层封装和顶层封装，该底层封装为一个封装好的芯片，该裸芯片位于底层封装。

(6)EMMI：(Emission Microscope)，即微光显微镜，是一种相当有用且效率极高的分析工具。主要侦测芯片内部所放出光子。

(7)SOCKET：被测件插座，用于被测件与电子设备系统的主板的固定和连接，可以将芯片快速放入、取出和固定。

下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图2为本申请提供的叠层封装的测试装置实施例一的侧视图，图2a为本申请提供的叠层封装实施例一的俯视图。如图2和图2a所示，该测试装置包括：POP11和转接板12。所述POP11包括顶层封装111和底层封装112，所述转接板12的上表面121上设置有第一焊盘123，所述转接板12的底面122设置有第二焊盘124；所述顶层封装111通过所述第一焊盘123、所述第二焊盘124和所述转接板12上信号线，与所述底层封装112电连接，所述底层封装112的底面503与电子设备系统的主板20电连接；所述转接板12上位于所述底层封装112正上方的区域21未设置信号线，所述第二焊盘124设置在所述区域21的周围。其中，第一焊盘123和第二焊盘124的位置可以参见下述图4a至图4c所示的例子。

具体的，POP11在未进行封装之前，POP11中的顶层封装111和底层封装112是分离的。经过封装之后，顶层封装111和底层封装112之间是电连接的。结合图3所示的POP11为例，封装好的POP11，其顶层封装111的底面501通过引脚与底层封装112的表面504电连接。一般在测试时，如果将顶层封装111和底层封装112分离开之后再进行测试，该POP11所在的电子设备系统无法正常工作，因此，本申请提供的一种叠层封装的测试装置，在测试时，保证电子设备系统在正常工作的状态下，对POP11进行安全探测，从而提高POP11安全探测的可靠性和稳定性，同时也避免将POP11的顶层封装111和底层封装112分离开(二者处于未连接状态)的状态下POP11的安全探测通过，但是一旦将顶层封装111和底层封装112电连接之后却影响电子设备系统的安全可靠性的情况发生。

结合图2所示，该测试装置中包含的转接板12的上表面121设置有第一焊盘123，转接板12的底面122设置有第二焊盘124，该第一焊盘123和第二焊盘124均可以为多个。另外，该转接板12上还设置有信号线(trace)，该信号线可以设置在转接板12的表层、内层和底层中的任一层，甚至该信号线的一部分可以设置在转接板12的一个层上，信号线的另一部分设置在转接板12的另一层上，实现跨层的信号线设计，本申请实施例对信号线的设置位置以及设置方式并不做限定，只要转接板12上位于底层封装112正上方的区域21未设置信号线即可。可选的，该转接板12可以为PCB，还可以为FPC，还可以为其他形式的电路板，本实施例对转接板12的材质并不做限定。

基于该转接板12的结构，上述顶层封装111通过第一焊盘123、第二焊盘124和转接板12上的信号线实现与底层封装112的电连接，底层封装112的底面503与电子设备系统的主板20电连接，转接板12上位于底层封装112正上方的区域21未设置信号线，以避免在对底层封装112和顶层封装111进行安全探测时的电磁干扰，上述第二焊盘124设置在上述转接板12上位于底层封装112正上方的区域21的周围。可选的，底层封装112和顶层封装111在实现电连接时，二者可以位于转接板12上不同的位置，即二者在垂直方向上没有重叠区域，例如，以图2为例，顶层封装111可以位于转接板12的上表面121的右端，底层封装112可以位于转接板12的底面122的左端；再或者，顶层封装111可以位于转接板12的上表面121的左端，底层封装112可以位于转接板12的底面122的右端；再或者，顶层封装111和底层封装112均可以位于转接板12的中间区域21，只是二者在转接板12上的中间区域21的位置不同。可选的，底层封装112和顶层封装111在实现电连接时，二者位于转接板12上的位置在垂直方向上也可以有部分重叠区域，本实施例对此并不做限定。

综上所述，上述POP11分离的顶层封装111和底层封装112可以通过转接板12实现顶层封装111和底层封装112的电连接，并且底层封装112还与电子设备系统的主板20连接，这样可以使得电子设备系统正常工作，并在电子设备正常工作的状态下，实现对顶层封装111和底层封装112的电磁注入的安全探测，降低了顶层封装111和底层封装112进行电磁探测时的电磁干扰。

本申请提供的叠层封装的测试装置，包括POP和转接板，转接板的上表面上设置有第一焊盘，转接板的底面设置有第二焊盘；POP的顶层封装通过第一焊盘、第二焊盘和转接板上信号线，实现与POP的底层封装电连接，底层封装的底面与电子设备系统的主板电连接；上述转接板上位于底层封装正上方的区域未设置信号线，第二焊盘设置在所述区域的周围。基于测试装置的设计，POP分离的顶层封装和底层封装可以通过转接板实现顶层封装和底层封装的电连接，并且底层封装还与电子设备系统的主板连接，这样可以使得电子设备系统正常工作，并在电子设备系统正常工作的状态下，实现对顶层封装和底层封装的电磁注入的安全探测，降低了顶层封装和底层封装进行电磁探测时的电磁干扰，提高了POP安全探测的可靠性和稳定性，同时也避免将POP的顶层封装和底层封装分离开的状态下POP的安全探测通过，但是一旦将顶层封装和底层封装电连接之后却影响电子设备系统的安全可靠性的情况发生。

图4为本申请提供的叠层封装的测试装置实施例二结构示意图。在上述图2所示实施例的基础上，进一步地，上述转接板12上位于底层封装112正上方的区域21开设有第一探测窗口201，在该第一探测窗口201的周围分布了多个第二焊盘124。

该第一探测窗口201的开设，可以使得在对底层封装112进行电磁注入的安全探测时电磁波更容易穿透转接板12到达底层封装112内部，避免了转接板12(即介质)对电磁波的衰减，提高了底层封装112的电磁注入的探测效率以及探测精度。可选的，该第一探测窗口201可以是圆形的、方形的、三角形的，还可以是其他形状，本实施例对第一探测窗口201的形状并不做限定。

结合该第一探测窗口201，可以使得在对底层封装112进行电磁注入的安全探测时电磁波更容易穿透转接板12到达底层封装112内部，避免了转接板12(即介质)对电磁波的衰减，提高了底层封装112的电磁注入的探测效率以及探测精度。

针对转接板12，图4a为转接板的表层(或者上表面)的一种可选的结构示意图。第一焊盘123设置在转接板12的表层的右端，第一探测窗口201开设在转接板12上位于底层封装112的正上方的区域21，即图4a所示的位置100处，且该第一探测窗口201穿透转接板12的表层、内层和底层(底层可以称之为底面)。

针对转接板12，图4b为转接板的内层的一种可选的结构示意图。如图4b所示，用于连接顶层封装111和底层封装112的信号线(图中的Trace connect)设置在转接板12的内层，需要说明的是，图4b中转接板12上位于底层封装112的正上方的区域21没有设置信号线(即图4b中的hollow for tested的位置)，以避免对顶层封装111和底层封装112同时进行电磁注入测试时的电磁干扰问题，图4b的101与图4a中的100正对。

针对转接板12，图4c为转接板的底层的一种可选的结构示意图。如图4c所示，第二焊盘124设置在转接板12的底层，且第二焊盘124位于位置102的周围，该位置102与图4b的位置101和图4a中的位置100正对，100、101和102形成第一探测窗口201。

继续参见图4，可选的，上述底层封装112的表面504还可以开有与第一探测窗口201正对设置的第二探测窗口202，该第二探测窗口202，用于使底层封装112内的裸芯片205呈裸露状态。

具体的，对芯片或者封装的安全探测，可以通过电磁注入的方式进行探测，还可以通过光注入的方式进行探测，还可以通过脉冲注入方式进行探测，具体采用哪一种探测方式，具体可以有项目因素决定。针对于对芯片或者封装进行光注入测试，其可以包括：激光、紫外光、EMMI等光线注入测试测试。由于光线和脉冲无法穿透封装介质，故需要对封装进行开盖处理。

在本实施例中，针对底层封装112，为了对底层封装112进行光注入测试或者脉冲注入测试，以及为了使得电磁波能够更容易穿透到底层封装112内的裸芯片205上，上述底层封装112的表面504开设了与上述转接板12的第一探测窗口201正对的第二探测窗口202，该第二探测窗口202的开设，使得位于底层封装112内部的裸芯片呈裸露状态。基于上述第一探测窗口201和第二探测窗口202的设计，无论是光线、电磁波还是脉冲，均可以容易的到达裸芯片，由于裸芯片中内置了底层封装112的各种逻辑处理模块，例如包括安全加密模块，因此，通过图4的实施例，可以实现对底层封装112进行任一方式的安全探测。

结合该第二探测窗口202，可以将底层封装112内的裸芯片205裸露出来，不仅可以降低在对底层封装112进行电磁波注入时底层封装112的封装材料对电磁波的衰减，还可以使得光线和脉冲均可以容易的到达底层封装112的裸芯片，从而实现对底层封装112的光注入测试和脉冲注入测试，进一步保证了在电子设备系统正常工作的状态下，能够对底层封装112实现各种方式的安全探测

可选的，继续参见图4所示，为了进一步确定POP11的安全性，本实施例还可以在顶层封装111的表面502开设第四探测窗口204，以使顶层封装111内的裸芯片206呈裸露状态。基于所开设的第四探测窗口204，可以进一步提高在对顶层封装111进行电磁波注入测试时，电磁波穿透顶层封装111介质的效率，降低电磁波的衰减，从而提高顶层封装111的电磁探测效率；另一方面，通过该第四探测窗口204，还可以实现对顶层封装111的光注入测试或者脉冲注入测试，进一步提高在对顶层封装111进行安全探测时的可靠性和稳定性。

本实施例提供的叠层封装的测试装置，通过在转接板上位于底层封装正上方的区域开设第一探测窗口，可以使得在对底层封装进行电磁注入的安全探测时电磁波更容易穿透转接板到达底层封装内部，避免了转接板(即介质)对电磁波的衰减，提高了底层封装的电磁注入的探测效率以及探测精度；另外，通过在底层封装的表面开设与第一探测窗口正对的第二探测窗口，以将底层封装内的裸芯片裸露出来，不仅可以降低在对底层封装进行电磁波注入时底层封装的封装材料对电磁波的衰减，还可以使得光线和脉冲均可以容易的到达底层封装的裸芯片，从而实现对底层封装的光注入测试和脉冲注入测试，进一步保证了在电子设备系统正常工作的状态下，能够对底层封装实现各种方式的安全探测；另一方面，通过在顶层封装的表面开设第四探测窗口，可以进一步提高在对顶层封装进行电磁波注入测试时，电磁波穿透顶层封装介质的效率，降低电磁波的衰减，从而提高顶层封装的电磁探测效率，同时通过该第四探测窗口，还可以实现对顶层封装的光注入测试或者脉冲注入测试，进一步提高在对顶层封装进行安全探测时的可靠性和稳定性。

图5为本申请提供的叠层封装的测试装置实施例三结构示意图。在上述任意实施例的基础上，可选的，上述顶层封装111可以通过第一焊盘123和相应的焊锡600直接焊接在转接板12的上表面121，底层封装112的上表面可以通过第二焊盘124和相应的焊锡600直接焊接在转接板12的底面122，底层封装112的底面503直接焊接在电子设备系统的主板20上。

本申请提供的叠层封装的测试装置，通过该焊接的方式，可以提高叠层封装的测试装置的适用范围，且无需其他的安装成本，节约了测试装置的测试成本。

图6为本申请提供的叠层封装的测试装置实施例四的立体结构示意图，图7为本申请提供的叠层封装的测试装置实施例四的侧视图。在上述任意实施例的基础上，可选的，所述测试装置还包括：与所述主板20电连接的转接板安装座30；所述顶层封装111通过所述转接板12与所述转接板安装座30固定连接，所述底层封装112的表面504通过所述转接板安装座30和所述第二焊盘124与所述转接板12电连接，所述底层封装112的底面503通过所述转接板安装座30与所述主板20电连接。

具体的，本实施例中，转接板安装座30可以设置在主板20上，其与主板20之间为电连接的方式，转接板安装座30可以使得其他设置在转接板安装座30的元件实现与主板20之间的电连接。

一种可选的实现方式，该转接板安装座30可以包括第一安装座301以及位于第一安装座301下部的第二安装座302。

可选的，该第一安装座301和所述第二安装座302通过螺钉或者卡扣固定连接，当然还可以通过其他的方式连接，本实施例对第一安装座301和第二安装座302的具体连接方式并不做限定。

具体的，该第一安装座301设置有容置腔303和第一导电排针304，该第一导电排针304位于第二焊盘124的正下方，且与第二焊盘124相对应，在具体连接时，该第一导电排针304的一端与底层封装112的表面504电连接，第一导电排针304的另一端与第二焊盘124接触，从而使得底层封装112的表面504可以通过该第一导电排针304、第二焊盘124与转接板12电连接。

另外，上述第二安装座302设置有第二导电排针305，第二导电排针305与底层封装112的底面503的引脚相对应，第二导电排针305的一端与底层封装112的底面503的引脚接触，第二导电排针305的另一端与主板20电连接，从而实现底层封装112的底面503与主板20的电连接。另外，由于上述第一安装座301上设置有容置腔303，上述转接板12的一端插设在所述容置腔303中，以使顶层封装111与转接板安装座30固定连接。

基于该转接板安装座30的设计，可以使得底层封装112的表面504通过第一导电排针304、第二焊盘124与转接板12电连接，底层封装112的底面503通过第二导电排针305与主板20电连接，即实现了底层封装112与转接板12和主板20的电连接，也实现了顶层封装111与转接板安装座30的固定，确保了在对顶层封装111和底层封装112进行安全探测时测试装置的稳固性。

继续参见上述图6和图7所示，可选的，上述第一安装座301上开设有第三探测窗口203，该第三探测窗口203与第一探测窗口201、所述第二探测窗口202正对设置。

具体的，该第三探测窗口203的设置，可以在对底层封装112进行电磁注入测试时，降低转接板安装座30的材质对电磁波的衰减，进一步提高电磁波穿透转接板安装座30的效率，从而提对底层封装112的电磁探测效率；另一方面，通过该第三探测窗口203，可以使得光线和脉冲均能容易的通过第三探测窗口203、第一探测窗口201、第二探测窗口202到达底层封装112的裸芯片，进一步提高了对底层封装112的光线注入或者脉冲注入的探测效率。

本申请提供的叠层封装的测试装置，通过转接板安装座的设计，可以实现顶层封装和底层封装可以与电子设备系统的主板的可靠电连接，同时，易于顶层封装和底层封装的安装、拆卸和固定；另一方面，通过在转接板安装座上开设第三探测窗口，可以降低转接板安装座的材质对电磁波的衰减，进一步提高电磁波穿透转接板安装座的效率，从而提对底层封装的电磁探测效率；另一方面，通过该第三探测窗口，可以使得光线和脉冲均能容易的通过第三探测窗口、第一探测窗口、第二探测窗口到达底层封装的裸芯片，进一步提高了对底层封装的光线注入或者脉冲注入的探测效率。

本申请还提供一种测试系统40，如上述图1所示，该测试系统40包括电子设备系统402、测试机台401以及如上述实施例所示的叠层封装的测试装置10，该测试装置10与电子设备系统402电连接，电子设备系统402与测试机台401电连接。

可选的，该电子设备系统402可以为包括了叠层封装元件的待测设备系统，例如，可以是终端设备、服务器、多媒体播放设备等。该终端设备可以为手机、个人数字助理PDA、车载终端等等。

可选的，上述测试机台401为能够用于对测试装置10中的POP进行安全探测的测试设备。一般的，在认证机构对移动支付领域安全芯片检测标准中，对芯片(或者封装)有明确的抗激光以及抗电磁攻击的要求，即安全芯片是否具备足够的保护能力以防止通过光注入或者电磁注入引起安全芯片运行中的错误、改变安全芯片程序流程或导致安全芯片进入一个非预期或者未定义的状态。在测试时，可能针对以上任何一个方面进行光注入或者电磁注入测试，如果安全芯片进入未知状态或者加解密结果错误而无告警的概率超过2/10000，则认为安全芯片不符合抗光注入或者抗电磁注入的要求。因此，上述测试机台可以包括发射激光的设备、发射电磁波的设备以及其他的处理设备，该处理设备用于确定芯片(或者封装)是否安全。

具体的，在具体测试时，以光注入测试为例，具体参见下述步骤：

(1)、首先将测试装置放入测试机台，测试机台的激光发射探头对准测试装置中的第一探测窗口(或者第二探测窗口和第三探测窗口)的位置；

(2)、其次，将测试装置通过测试装置的设备接口与计算机或者其他处理设备进行连接(例如通过数据线连接)之后，传送加密前和加密后的数据；

(3)、将测试装置预留的复位信号的引脚及触发信号的引脚与测试机台连接；

(4)、设置激光器的配置参数，例如可以设置激光发射功率、光斑大小、能量范围选择等。

(5)开启测试装置，在加解密过程中，通过触发信号触发激光发射，观察计算机的数据是否可以解析或者解密，从而完成对测试装置中POP的测试。

本申请提供的测试系统，基于测试系统中测试装置的结构的设计，使得对POP进行安全探测时，测试方式简单，测试效率较高，同时，丰富了对POP进行安全探测时的探测方式。

Claims (12)

1.一种叠层封装的测试装置，其特征在于，包括：叠层封装POP和转接板，所述POP包括顶层封装和底层封装，所述转接板的上表面上设置有第一焊盘，所述转接板的底面设置有第二焊盘；

所述顶层封装通过所述第一焊盘、所述第二焊盘和所述转接板上信号线，与所述底层封装电连接，所述底层封装的底面与电子设备系统的主板电连接；所述转接板上位于所述底层封装正上方的区域未设置信号线，所述第二焊盘设置在所述区域的周围。

2.根据权利要求1所述的测试装置，其特征在于，所述区域开设有第一探测窗口。

3.根据权利要求2所述的测试装置，其特征在于，所述底层封装的表面开设有与所述第一探测窗口正对设置的第二探测窗口；

所述第二探测窗口，用于使所述底层封装内的裸芯片呈裸露状态。

4.根据权利要求1所述的测试装置，其特征在于，所述信号线设置在所述转接板的表层、内层和底层中的任一层。

5.根据权利要求1-4任一项所述的测试装置，其特征在于，所述顶层封装通过所述第一焊盘焊接在所述转接板的上表面，所述底层封装的上表面通过所述第二焊盘焊接在所述转接板的底面，所述底层封装的底面焊接在所述主板上。

6.根据权利要求3或4所述的测试装置，其特征在于，所述测试装置还包括：与所述主板电连接的转接板安装座；

所述顶层封装通过所述转接板与所述转接板安装座固定连接，所述底层封装的表面通过所述转接板安装座和所述第二焊盘与所述转接板电连接，所述底层封装的底面通过所述转接板安装座与所述主板电连接。

7.根据权利要求6所述的测试装置，其特征在于，所述转接板安装座包括第一安装座以及位于所述第一安装座下部的第二安装座；所述第一安装座设置有容置腔和第一导电排针，所述第一导电排针位于所述第二焊盘的正下方，且与所述第二焊盘相对应；所述第二安装座设置有第二导电排针，所述第二导电排针与所述底层封装的底面的引脚相对应；

所述转接板的一端插设在所述容置腔中，以使所述顶层封装与所述转接板安装座固定连接；

所述底层封装的上表面通过所述第一导电排针、所述第二焊盘与所述转接板电连接，所述底层封装的底面通过所述第二导电排针与所述主板电连接。

8.根据权利要求7所述的测试装置，其特征在于，所述第一安装座上开设有第三探测装口，所述第三探测窗口与所述第一探测窗口、所述第二探测窗口正对设置。

9.根据权利要求7所述的测试装置，其特征在于，所述第一安装座和所述第二安装座通过螺钉或者卡扣固定连接。

10.根据权利要求1-9任一项所述的测试装置，其特征在于，所述顶层封装表面开设有第四探测窗口；所述第四探测窗口，用于使所述顶层封装内的裸芯片呈裸露状态。

11.根据权利要求1-10任一项所述的测试装置，其特征在于，所述转接板包括印制电路板PCB、柔性电路板FPC中的任一个。

12.一种测试系统，其特征在于，包括电子设备系统、测试机台以及如权利要求1-11任一项所述的叠层封装的测试装置；

所述测试装置与所述电子设备系统电连接，所述电子设备系统与所述测试机台电连接。