KR20100076501A - 적층형 반도체 패키지 - Google Patents

적층형 반도체 패키지 Download PDF

Info

Publication number
KR20100076501A
KR20100076501A KR20080134578A KR20080134578A KR20100076501A KR 20100076501 A KR20100076501 A KR 20100076501A KR 20080134578 A KR20080134578 A KR 20080134578A KR 20080134578 A KR20080134578 A KR 20080134578A KR 20100076501 A KR20100076501 A KR 20100076501A
Authority
KR
South Korea
Prior art keywords
stacked
semiconductor package
semiconductor
chip
wiring board
Prior art date
Application number
KR20080134578A
Other languages
English (en)
Other versions
KR101004684B1 (ko
Inventor
이준호
이형동
김현석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR20080134578A priority Critical patent/KR101004684B1/ko
Priority to US12/346,429 priority patent/US8310062B2/en
Publication of KR20100076501A publication Critical patent/KR20100076501A/ko
Application granted granted Critical
Publication of KR101004684B1 publication Critical patent/KR101004684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

전자기파 또는 잡음에 의한 반도체 칩 내부회로의 오작동을 감소시킬 수 있는 적층형 반도체 패키지에 관한 기술이 개시된다. 이러한 기술에 따르면 배선기판; 상기 배선기판의 상부에 적층되며 상기 배선기판과 전기적으로 연결되는 다수의 반도체 칩; 및 상기 다수의 반도체 칩 사이에 적어도 하나 형성되며 소정 전압을 유지하는 차폐부를 포함한다.
반도체 칩, 패키지

Description

적층형 반도체 패키지{STACKED SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 적층형 반도체 패키지에 관한 것이다.
오늘날 전자산업의 추세는 더욱 소형화된 반도체 칩을 제조하는 것이다. 반도체 칩을 소형화하기 위한 기술로 여러 개의 개별 반도체 소자를 하나의 반도체 칩으로 만드는 SOC(System On Chip) 기술과 다수개의 반도체 칩을 하나의 반도체 패키지로 패키징하는 SIP(System In Package) 기술이 있다. 보다 자세히 SIP 기술은 다수개의 반도체 칩을 기판 위에 수평 혹은 수직으로 탑재하여 하나의 반도체 패키지로 만드는 기술이다. 이러한 SIP 기술은 기존의 MCM(Multi-Chip Module) 기술에서 추구하는 개념과 유사하다. 단지 차이점이 있다면 MCM 기술은 주로 반도체 칩을 수평으로 실장하는 반면, SIP 기술은 주로 반도체 칩을 수직으로 적층하여 실장한다.
SIP 기술에 따르면 다수의 반도체 칩은 상하로 위치하게 되며 매우 가까운 거리를 두고 서로 마주본다. 이러한 적층구조로 인하여 전자기파 및 잡음이 반도체 칩 상호간에 영향을 주거나 또는 외부에서 유입되는 전자기파가 반도체 칩에 영향을 주어 반도체 칩 내부 회로의 오작동이 유발되는 EMI(Electro Magnetic Interference, 전자파 간섭 또는 전자파 장애) 문제가 발생한다.
특히 스위칭 잡음이 큰 반도체 메모리와 잡음에 매우 민감한 RF칩이 함께 패키징된 경우 EMI 현상으로 인해 RF칩의 특성이 크게 저하될 수 있다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로서, 전자파 장애에 의한 반도체 칩의 오작동을 방지할 수 있는 적층형 반도체 패키지를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 배선기판; 상기 배선기판의 상부에 적층되며 상기 배선기판과 전기적으로 연결되는 다수의 반도체 칩; 및 상기 다수의 반도체 칩 사이에 적어도 하나 형성되며 소정 전압을 유지하는 차폐부를 포함하는 적층형 반도체 패키지를 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은 배선기판; 상기 배선기판의 상부에 적층되며 상기 배선기판과 전기적으로 연결되는 다수의 반도체 칩; 상기 다수의 반도체 칩 사이에 개재되는 다수의 인터포저 칩; 및 상기 다수의 인터포저 칩 중 적어도 하나에 선택적으로 형성되며 소정 전압을 유지하는 도전체를 포함하는 적층형 반도체 패키지를 제공한다.
본 발명에 따르면, 적층형으로 패키징되는 반도체 칩 사이에 도전체가 구비되는 적층형 반도체 패키지를 제공함으로써 상기 적층형 반도체 패키지를 구성하는 반도체 칩간에 EMI를 유발하는 전자기파가 상기 도전체에 의해 차폐되어 상기 반도체 칩 내부 회로의 오작동을 방지하는 효과가 있다.
또한 본 발명에 따르면, 비아를 통해 상기 도전체를 소정 전압으로 유지시킴으로써 와이어 본딩의 결함을 방지하는 효과가 있다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 적층형 반도체 패키지(100)를 나타낸 단면도이다.
도 1에 도시된 바와 같이 본 발명에 따른 적층형 반도체 패키지(100)는 배선기판(101), 제1반도체 칩(111), 제2반도체 칩(131) 및 차폐부(121)를 포함한다.
배선기판(101)은 다층의 금속 배선이 형성된 다층 인쇄회로기판으로서 제1 및 제2반도체 칩(111, 131)과의 전기적 접속을 위해 다수의 패드(103, 105)를 구비하며 외부와의 전기적 접속을 위해 솔더볼(107)을 구비한다. 솔더볼(107)은 외부 접속단자로서의 역할을 한다. 제1 및 제2상부 패드(103, 105)와 솔더볼(107)은 배선기판(101)의 금속 배선에 의해 전기적으로 연결된다.
제1반도체 칩(111)은 배선기판(101)의 상부에 적층된다. 제1본딩 와이 어(113)가 제1반도체 칩(111)의 패드(117)와 제1상부 패드(103)를 연결함으로써 제1반도체 칩(111)과 배선기판(101)은 전기적으로 연결된다. 제2반도체 칩(131)은 제1반도체 칩(111)의 상부에 적층되는 차폐부(121)의 상부에 적층된다. 제2본딩 와이어(133)가 제2반도체 칩(131)의 패드(135)와 제2상부 패드(105)를 연결함으로써 제2반도체 칩(131)과 배선기판(101)은 전기적으로 연결된다. 와이어 본딩은 볼 본딩(ball bonding), 웨지 본딩(wedge bonding) 범프 리버스 본딩(bump reverse bonding) 등의 방법으로 이루어질 수 있다.
한편, 도 1에는 배선기판(101), 제1반도체 칩(111) 및 제2반도체 칩(131)의 패드가 접지패드인 경우가 일실시예로서 설명된다. 도 1은 단면도로서 도 1에는 접지패드만이 도시되어 있지만 배선기판(101), 제1반도체 칩(111) 및 제2반도체 칩(131)은 전원 패드, 신호 패드 등 다수의 패드를 포함한다.
차폐부(121)는 제1 및 제2반도체 칩(111, 131) 사이에 개재되며, 인터포저 칩(123, interposer chip) 및 도전체(125)를 포함한다. 인터포저 칩(123)은 제1 및 제2반도체 칩(111, 131)의 물리적 접촉을 방지한다. 그리고 인터포저 칩(123)은 본딩패드 및 금속배선을 포함한다. 따라서 인터포저 칩(123)은 제1 및 제2반도체 칩(111, 131)과 배선기판(101)이 인터포저 칩(123)을 경유하여 전기적으로 접속될 수 있도록하여 배선기판(101)의 금속 배선 층을 줄여주고 배선기판(101)과 제1 및 제2반도체 칩(111, 131)을 연결하는 제1 및 제2본딩 와이어(113, 133)의 길이를 줄여준다.
예를 들어, 도시되지는 않았지만 제2반도체 칩(131)과 배선기판(101)을 전 기적으로 연결하기 위해 소정 본딩 와이어가 제2반도체 칩(131)과 인터포저 칩(123)을 전기적으로 연결하며 소정 본딩 와이어가 인터포저 칩(123)과 배선기판(101)을 전기적으로 연결할 수 있다.
도전체(125)는 인터포저 칩(123)에 형성되며 소정 전압을 유지한다. 인터포저 칩(123)에 형성된 비아(127)를 통해 제1반도체 칩(111)의 패드(115)에 전기적으로 연결되어 도전체(125)는 접지 전압(VSS)을 유지한다. 따라서 도전체(125)는 제1 및 제2반도체 칩(111, 131)에서 발생되거나 외부에서 유입되는 전자기파를 차폐(shielding)할 수 있다. 도전체(125)는 도전성이 우수한 물질로 제조된다.
예를 들어 제1반도체 칩(111)이 전자기파를 많이 발생시키더라도 도전체(125)의 차폐로 인해 전자기파에 민감한 제2반도체 칩(131)의 내부 회로의 오작동을 감소시킬 수 있다. 결국, 본 발명에 따른 적층형 반도체 패키지는 제1 및 제2반도체 칩(111, 131)이 발생하는 전자기파 또는 외부의 전자기파에 의한 전자파 장애가 제1 및 제2반도체 칩(111, 131)에 미치는 영향을 감소시킬 수 있다. 도전체(125)는 비아(127)를 통해 제1반도체 칩(111)의 전원 패드와 전기적으로 연결될 수도 있다.
한편, 도전체(125)는 인터포저 칩(123)에 소정 패턴으로 형성되는데, 공정 룰(rule)에 따른 공정의 신뢰성, 도전체(125)의 무게 등을 고려하여 도전체(125)는 메쉬(mesh) 패턴으로 형성되는 것이 바람직하다.
비아(127)는 도전체(125)와 제1반도체 칩(111)의 패드(115)를 전기적으로 연결한다. 비아(127)는 인터포저 칩(123)을 관통해 형성된다. 비아(127)의 내부는 도전물질로 채워지는데, 접지능력을 높이기 위해 상기 도전물질은 도전성이 우수한 금속이 사용되는 것이 바람직하다. 한편, 도전체(125)와 제1반도체 칩(111)의 패드(115)를 연결하기 위해 와이어 본딩이 아닌 비아를 이용함으로써, 수지(resin) 재질의 봉지재(141)를 형성하는 동안 수지의 유동에 의해 발생할 수 있는 본딩 와이어의 결함(단선, 합선 등)이 방지될 수 있다.
상기된 바와 같이 봉지재(141)는 수지로 형성될 수 있으며 제1 및 제2반도체 칩(111, 131)을 기계적 또는 전기적 충격으로부터 보호한다.
한편, 도 1에서는 배선기판(101)이 인쇄회로기판인 경우가 일실시예로서 설명되었으나 배선기판(101)으로 테이프 배선기판, 실리콘 기판 등도 사용될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 적층형 반도체 패키지(200)를 나타낸 단면도이다.
도 2에 도시된 바와 같이 2개 이상의 반도체 칩이 적층될 수도 있다. 도 2에서는 3개의 반도체 칩(211, 231, 251)이 적층되며 배선기판(201), 제1반도체 칩(211), 제2반도체 칩(231) 및 제3반도체 칩(251)의 패드가 접지패드인 경우가 일실시예로서 설명된다.
도 2에 도시된 바와 같이 본 발명에 따른 적층형 반도체 패키지(200)는 배선기판(201), 제1 내지 제3반도체 칩(211, 231, 251) 및 차폐부(221, 241)를 포함한다.
제1 내지 제3반도체 칩(211, 231, 251)은 배선기판(201) 상부에 순차적으로 적층되며 제1 내지 제3본딩 와이어(213, 233, 235)는 제1 내지 제3반도체 칩(211, 231, 251)과 배선기판(201)을 전기적으로 연결한다. 배선기판(201)은 제3반도체 칩(251)과 전기적으로 연결되기 위한 패드(203)를 포함한다.
차폐부(221, 241)는 제1 내지 제3반도체 칩(211, 231, 251) 사이에 개재되며 제1 및 제2인터포저 칩(223, 243), 제1 및 제2도전체(225, 245)를 포함한다. 제1비아(227)는 제1도전체(225)와 제1반도체 칩(211)의 패드(215)를 전기적으로 연결하며 제2비아(247)는 제2도전체(245)와 제2반도체 칩(231)의 패드(235)를 전기적으로 연결한다.
잡음 또는 전자기파가 반도체 칩에 미치는 영향의 정도에 따라 차폐부(221, 241)는 선택적으로 도전체를 포함하거나 포함하지 않을 수 있으며, 도전체의 포함 여부에 따라 비아의 형성 여부가 결정된다.
본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
도 1은 본 발명의 일실시예에 따른 적층형 반도체 패키지를 나타낸 단면도,
도 2는 본 발명의 다른 실시예에 따른 적층형 반도체 패키지를 나타낸 단면도이다.

Claims (23)

  1. 배선기판;
    상기 배선기판의 상부에 적층되며 상기 배선기판과 전기적으로 연결되는 다수의 반도체 칩; 및
    상기 다수의 반도체 칩 사이에 적어도 하나 형성되며 소정 전압을 유지하는 차폐부
    를 포함하는 적층형 반도체 패키지.
  2. 제 1항에 있어서,
    상기 차폐부는
    상기 다수의 반도체 칩 및 상기 배선기판을 전기적으로 연결하는 인터포저 칩; 및
    상기 인터포저 칩의 내부에 형성되며 상기 소정 전압을 유지하는 도전체
    를 포함하는 적층형 반도체 패키지.
  3. 제 2항에 있어서,
    상기 도전체는
    소정 패턴으로 형성된
    적층형 반도체 패키지.
  4. 제 3항에 있어서,
    상기 소정 패턴은
    메쉬(mesh) 패턴인
    적층형 반도체 패키지.
  5. 제 2항에 있어서,
    상기 소정 전압은
    접지 전압인
    적층형 반도체 패키지.
  6. 제 5항에 있어서,
    상기 도전체는
    상기 차폐부의 하부에 적층된 반도체 칩의 접지패드와 전기적으로 연결된
    적층형 반도체 패키지.
  7. 제 6항에 있어서,
    상기 도전체는
    상기 인터포저 칩에 형성된 비아를 통해 상기 하부에 적층된 반도체 칩의 접지패드와 전기적으로 연결된
    적층형 반도체 패키지.
  8. 제 7항에 있어서,
    상기 하부에 적층된 반도체 칩의 접지패드는
    상기 배선기판의 접지패드와 전기적으로 연결된
    적층형 반도체 패키지.
  9. 제 8항에 있어서,
    상기 차폐부의 상부에 적층된 반도체 칩은
    전자기파에 민감한 내부회로로 구성된
    적층형 반도체 패키지.
  10. 제 9항에 있어서,
    상기 차폐부의 하부에 적층된 반도체 칩은
    전자기파를 방출하는 내부회로로 구성된
    적층형 반도체 패키지.
  11. 제 10항에 있어서,
    상기 배선기판과 상기 다수의 반도체 칩을 전기적으로 연결하는 다수의 본딩 와이어
    를 더 포함하는 적층형 반도체 패키지.
  12. 제 11항에 있어서,
    상기 다수의 반도체 칩을 보호하는 봉지재
    를 더 포함하는 적층형 반도체 패키지.
  13. 배선기판;
    상기 배선기판의 상부에 적층되며 상기 배선기판과 전기적으로 연결되는 다 수의 반도체 칩;
    상기 다수의 반도체 칩 사이에 개재되는 다수의 인터포저 칩; 및
    상기 다수의 인터포저 칩 중 적어도 하나에 선택적으로 형성되며 소정 전압을 유지하는 도전체
    를 포함하는 적층형 반도체 패키지.
  14. 제 13항에 있어서,
    상기 도전체는
    소정 패턴으로 형성된
    적층형 반도체 패키지.
  15. 제 14항에 있어서,
    상기 소정 패턴은
    메쉬(mesh) 패턴인
    적층형 반도체 패키지.
  16. 제 13항에 있어서,
    상기 소정 전압은
    접지전압인
    적층형 반도체 패키지.
  17. 제 16항에 있어서,
    상기 도전체는
    상기 인터포저 칩의 하부에 적층된 반도체 칩의 접지패드와 전기적으로 연결된
    적층형 반도체 패키지.
  18. 제 17항에 있어서,
    상기 도전체는
    상기 인터포저 칩에 형성되는 비아를 통해 상기 하부에 적층된 반도체 칩의 접지패드와 전기적으로 연결된
    적층형 반도체 패키지.
  19. 제 18항에 있어서,
    상기 하부에 적층된 반도체 칩의 접지패드는
    상기 배선기판의 접지패드와 전기적으로 연결된
    적층형 반도체 패키지.
  20. 제 19항에 있어서,
    상기 인터포저 칩의 상부에 적층된 반도체 칩은
    전자기파에 민감한 회로로 구성된
    적층형 반도체 패키지.
  21. 제 20항에 있어서,
    상기 인터포저 칩의 하부에 적층된 반도체 칩은
    전자기파를 방출하는 회로로 구성된
    적층형 반도체 패키지.
  22. 제 21항에 있어서,
    상기 배선기판과 상기 다수의 반도체 칩을 전기적으로 연결하는 다수의 본딩 와이어
    를 더 포함하는 적층형 반도체 패키지.
  23. 제 22항에 있어서,
    상기 다수의 반도체 칩을 보호하는 봉지재
    를 더 포함하는 적층형 반도체 패키지.
KR20080134578A 2008-12-26 2008-12-26 적층형 반도체 패키지 KR101004684B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20080134578A KR101004684B1 (ko) 2008-12-26 2008-12-26 적층형 반도체 패키지
US12/346,429 US8310062B2 (en) 2008-12-26 2008-12-30 Stacked semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080134578A KR101004684B1 (ko) 2008-12-26 2008-12-26 적층형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20100076501A true KR20100076501A (ko) 2010-07-06
KR101004684B1 KR101004684B1 (ko) 2011-01-04

Family

ID=42283878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080134578A KR101004684B1 (ko) 2008-12-26 2008-12-26 적층형 반도체 패키지

Country Status (2)

Country Link
US (1) US8310062B2 (ko)
KR (1) KR101004684B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120036128A (ko) * 2010-10-07 2012-04-17 삼성전자주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
KR101355054B1 (ko) * 2012-02-27 2014-01-24 브로드콤 코포레이션 통합된 전자기 차폐를 구비한 반도체 패키지
KR20150055987A (ko) * 2013-11-14 2015-05-22 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 테스트 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8415775B2 (en) * 2010-11-23 2013-04-09 Honeywell International Inc. Magnetic shielding for multi-chip module packaging
US20130082365A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporation Interposer for ESD, EMI, and EMC
TW201351599A (zh) * 2012-06-04 2013-12-16 矽品精密工業股份有限公司 半導體封裝件及其製法
JP5959097B2 (ja) * 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
US8994191B2 (en) * 2013-01-21 2015-03-31 Advanced Micro Devices (Shanghai) Co. Ltd. Die-die stacking structure and method for making the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP3908148B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
US7479407B2 (en) * 2002-11-22 2009-01-20 Freescale Semiconductor, Inc. Digital and RF system and method therefor
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
JP4360941B2 (ja) * 2004-03-03 2009-11-11 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100639701B1 (ko) 2004-11-17 2006-10-30 삼성전자주식회사 멀티칩 패키지
KR100714917B1 (ko) * 2005-10-28 2007-05-04 삼성전자주식회사 차폐판이 개재된 칩 적층 구조 및 그를 갖는 시스템 인패키지
US7279795B2 (en) * 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
KR100792145B1 (ko) * 2006-11-13 2008-01-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
JP2008311379A (ja) * 2007-06-14 2008-12-25 Canon Inc 半導体装置
US7768135B1 (en) * 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120036128A (ko) * 2010-10-07 2012-04-17 삼성전자주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
KR101355054B1 (ko) * 2012-02-27 2014-01-24 브로드콤 코포레이션 통합된 전자기 차폐를 구비한 반도체 패키지
KR20150055987A (ko) * 2013-11-14 2015-05-22 에스케이하이닉스 주식회사 전자기간섭 차폐층을 갖는 반도체 패키지 및 테스트 방법

Also Published As

Publication number Publication date
US20100164076A1 (en) 2010-07-01
US8310062B2 (en) 2012-11-13
KR101004684B1 (ko) 2011-01-04

Similar Documents

Publication Publication Date Title
US10134663B2 (en) Semiconductor device
KR101004684B1 (ko) 적층형 반도체 패키지
KR102163707B1 (ko) 전자기간섭 차폐층을 갖는 반도체 패키지 및 테스트 방법
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US20140124907A1 (en) Semiconductor packages
US20060091517A1 (en) Stacked semiconductor multi-chip package
KR20170113743A (ko) 반도체 패키지
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR101099577B1 (ko) 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지
JP2010199286A (ja) 半導体装置
KR20080001395A (ko) 반도체 패키지 및 그 제조 방법
KR20100002113A (ko) 반도체장치 및 반도체 집적회로
JP2011061234A (ja) モジュール基板
KR20190089514A (ko) 반도체 패키지
TW202034490A (zh) 半導體裝置
KR100895816B1 (ko) 반도체 패키지
US20070069361A1 (en) Chip package and substrate thereof
US11296006B2 (en) Circuit board and packaged chip
US6430059B1 (en) Integrated circuit package substrate integrating with decoupling capacitor
KR102578797B1 (ko) 반도체 패키지
US20210035916A1 (en) Semiconductor package
US20220187342A1 (en) Microelectronic test interface substrates, devices, and methods of manufacture thereof vertical and horizontal electrical shield on inner layer connecting conductor vias and conductor traces of any positions on buildup redistribution layer system
CN109509728B (zh) 电子封装件
KR20080031576A (ko) 접지층 강화를 통한 전자파간섭의 발생을 감소시키는반도체 패키지용 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee