CN109559996A - 一种3D高密度互联的PoP塑封器件制备方法 - Google Patents

一种3D高密度互联的PoP塑封器件制备方法 Download PDF

Info

Publication number
CN109559996A
CN109559996A CN201811347999.1A CN201811347999A CN109559996A CN 109559996 A CN109559996 A CN 109559996A CN 201811347999 A CN201811347999 A CN 201811347999A CN 109559996 A CN109559996 A CN 109559996A
Authority
CN
China
Prior art keywords
pop
copper post
substrate
plastic
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811347999.1A
Other languages
English (en)
Inventor
杨婷
李宗亚
敖国军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI ZHONGWEI HIGH-TECH ELECTRONICS Co Ltd
Original Assignee
WUXI ZHONGWEI HIGH-TECH ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI ZHONGWEI HIGH-TECH ELECTRONICS Co Ltd filed Critical WUXI ZHONGWEI HIGH-TECH ELECTRONICS Co Ltd
Priority to CN201811347999.1A priority Critical patent/CN109559996A/zh
Publication of CN109559996A publication Critical patent/CN109559996A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15332—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明属于集成电路封装技术领域，涉及一种3D高密度互联的PoP塑封器件制备方法，包括在常规MCM基板正面进行器件贴装，并完成塑封；在基板背面通过刷锡膏的方式，一次性完成SMT器件贴装和铜柱贴装，并完成基板背面的二次塑封;对基板背面塑封体减薄，露出铜柱，并在铜柱露出端完成植球；本发明的3D高密度互联的PoP塑封器件是在基于PoP塑封器件形式上，使用常规刷锡膏、植铜柱工艺代替垂直模块通孔工艺，可降低工艺难度和成本，无需前期设备投入，在实现器件间的3D堆叠的同时，进一步提高3D方向互联密度。

Description

一种3D高密度互联的PoP塑封器件制备方法
技术领域
本发明涉及一种POP塑封器件制造方法，尤其是一种3D高密度互联的PoP塑封器件制备方法，属于集成电路封装技术领域。
背景技术
垂直互联是高密度集成封装的发展趋势，在芯片级别通过硅通孔工艺完成垂直互联，在基板级别通过内置元器件的制备工艺完成垂直互联，相应的模块级别的垂直互联有SiP和PoP。
通过TSV实现的芯片级3D互联，不仅芯片工艺较为复杂，对贴片设备的贴片精度和贴装压力有很高的要求，才能满足多层数高密度的芯片堆叠互联，前期投入成本较高。
基板级别的2.5D制备工艺，通过基板中间内置芯片或阻容元件提高三维互联密度，基板内置器件的互联可靠性风险管控，需要基板厂和封装厂共同承担；且基板级垂直互联往往空间受限较多，对内置器件的尺寸和引脚个数有严格要求。
模块级别的垂直互联较为灵活，传统的PoP多为基板单面器件组装，如需在基板双面组装器件，则不仅对器件厚度有严格的控制，还需对基板进行挖腔处理，塑封模具定制等要求，才能完成植球面的器件贴装和包封，工序复杂，成本较高；同时现有的模块内垂直通孔设计，工艺复杂，封装厂需添加前期设备才能完成。
发明内容
本发明的目的是针对目前模块级别的垂直互连的问题，本发明提供种3D高密度互联的PoP塑封器件制备方法，在传统PoP塑封形式上，使用常规MCM基板，使用常规刷锡膏、植铜柱工艺代替垂直模块通孔工艺，可降低工艺难度和成本，无需前期设备投入，在实现器件间的3D堆叠的同时，进一步提高3D方向互联密度。
为实现以上技术目的，本发明的技术方案是：一种3D高密度互联的PoP塑封器件制备方法，其特征是，包括如下步骤：
步骤一. 选取一基板，对于单侧互联的PoP封装形式，在基板正面进行倒装芯片贴装、SMT器件贴装及其他芯片贴片键合；
步骤二. 对基板正面通过塑封料包封，完成正面包封；
步骤三. 在基板背面进行倒装芯片贴装、SMT器件贴装及铜柱植柱；
步骤四. 对基板背面通过塑封料包封，完成背面包封；
步骤五. 对于单侧互联的PoP封装形式，对基板背面的塑封料进行机械研磨，露出单侧铜柱的顶端；
步骤六. 在露出的铜柱端完成植球。
进一步地，所述步骤一中，对于双侧互联的POP封装形式，则在基板正面进行其他芯片贴片键合及铜柱植柱。
进一步地，所述步骤五中，对于双侧互联的POP封装形式，则对基板双面的塑封料进行机械研磨，露出双侧铜柱的顶端。
进一步地，所述步骤七中，对于双侧互联的POP封装形式，在其中一侧露出的铜柱端贴保护膜，防止铜被氧化，另一侧露出的铜柱端完成植球。
进一步地，在铜柱端完成植球后，可将两个或多个单侧/双侧互联的PoP封装器件的足球端焊接在一起，完成器件间的堆叠。
进一步地，所述基板包括MCM基板。
进一步地，在植柱铜柱的过程中，先在基板上低温涂覆锡膏，利用刷锡膏后回流工艺，再回流焊接铜柱。
进一步地，在铜柱植球前，对露出的铜柱表面进行等离子处理。
与现有技术相比，本发明具有以下优点：
1）该制备方法由于使用通过二次模塑，可实现基板双侧贴元器件的可行性，提高器件内互联密度；
2）该塑料封装由常规非内置基板，结合植柱及塑料封装制备，制备方法均为成熟工艺，成品率高；
3）该制备方法对元器件的尺寸和结构无特殊要求，无需定制、降低成本，元器件可选择性强；
4）通过刷锡膏的方式，完成基板一侧或两侧植柱，基板两侧二次模塑，模塑减薄后露出铜柱的方式，可实现单侧互联的PoP封装形式，也可进一步实现两侧互联的PoP封装形式，封装形式灵活；
5）制备的器件内3D高密度互联的PoP塑封器件，可实现器件间的3D堆叠，进一步提高3D方向互联密度。
附图说明
图1-1为本发明实施例1的基板正面贴装芯片的剖视结构示意图。
图1-2为本发明实施例1的基板正面包封后的剖视结构示意图。
图1-3为本发明实施例1的基板背面植柱后的剖视结构示意图。
图1-4为本发明实施例1的基板背面包封后的剖视结构示意图。
图1-5为本发明实施例1的基板背面研磨后露出铜柱端的剖视结构示意图。
图1-6为本发明实施例1的铜柱端植球后的剖视结构示意图。
图2-1为本发明实施例2的基板正面植柱后的剖视结构示意图。
图2-2为本发明实施例2的基板正面包封后的剖视结构示意图。
图2-3为本发明实施例2的基板背面植柱后的剖视结构示意图。
图2-4为本发明实施例2的基板背面包封后的剖视结构示意图。
图2-5为本发明实施例2的基板双面研磨后露出铜柱端的剖视结构示意图。
图2-6为本发明实施例2的铜柱端一侧贴保护膜，另一侧铜柱端植球后的剖视结构示意图。
图3为本发明实施例3的实施例1的单侧互联PoP封装器件与实施例2的双侧互联PoP封装器件堆叠后的剖视结构示意图。
附图标记说明：1—基板；2—芯片；3—铜柱；4—塑封料；5—SMT器件；6—倒装芯片；7—焊球；8—保护膜。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本发明不限于以下的实施方式，在以下的说明中所参照的各图是为了能够对本发明的内容进行理解而设置的，即本发明不限于各图所举例的结构。
实施例1：单侧互联PoP封装形式，包含以下步骤：
如图1-1所示，步骤一. 选取一基板1，在基板1正面进行倒装芯片6贴装、SMT器件5贴装及其他芯片2贴片键合；
本实施例1中的基板1包括MCM基板。
如图1-2所示，步骤二. 对基板1正面通过塑封料4包封，完成正面包封；
如图1-3所示，步骤三. 在基板1背面进行倒装芯片6贴装、SMT器件5贴装及铜柱3植柱；在植柱铜柱3的过程中，先在基板1上低温涂覆锡膏，利用刷锡膏后回流工艺，再回流焊接铜柱3；
这里根据具体应用情况，还可进行其他芯片2的贴片键合；
如图1-4所示，步骤四. 对基板1背面通过塑封料4包封，完成背面包封；
如图1-5所示，步骤五.对基板1背面的塑封料4进行机械研磨，露出单侧铜柱3的顶端；
如图1-6所示，步骤六. 对露出的铜柱3表面先进行等离子处理，在处理后的铜柱端通过焊接焊球7完成植球。
以上便完成了单侧互联PoP器件的封装。
实施例2：双侧互联PoP封装形式，包含以下步骤：
如图2-1所示，步骤一：在基板1正面进行芯片2贴片键合和铜柱3植柱；这里还可根据实际应用情况，酌情进行倒装芯片6贴装、SMT器件5贴装等；
如图2-2所示，步骤二：对基板1正面完成塑料包封；
如图2-3所示，步骤三：在基板1背面完成倒装芯片6贴装、SMT器件5贴装和植柱工艺；
在植柱铜柱3的过程中，先在基板1上低温涂覆锡膏，利用刷锡膏后回流工艺，再回流焊接铜柱3；
这里根据具体应用情况，还可进行其他芯片2的贴片键合；
如图2-4所示，步骤四：对基板1背面通过塑封料4包封，完成背面包封；
如图2-5所示，步骤五：对基板1双面的塑封料4进行机械研磨，露出双侧铜柱3端；
如图2-6所示，步骤六：在其中一侧露出的铜柱端贴保护膜8，防止铜被氧化(该侧作为二次焊接的焊盘)，另一侧露出的铜柱端通过焊接焊球7完成植球。
实施例3：
如图3所示，器件内堆叠的3D高密度互联的PoP塑封器件，包含如下步骤：
将实时例1中的单侧互联PoP封装器件和实施例2中的双侧互联PoP封装器件进行堆叠，先将双侧互联PoP封装器件的一侧的保护膜8撕掉，露出铜柱3端，然后将单侧互联PoP封装器件的焊球7与露出的铜柱端进行焊接，这样便完成了单侧互联PoP封装器件和双侧互联PoP封装器件的堆叠；
本实施例3中的堆叠形式不局限于将两个器件堆叠，也不仅限于单侧与双侧器件的堆叠，还可进行多个单侧/双侧互联的PoP封装器件的堆叠。
本发明在基于PoP塑封器件形式上，灵活使用塑封和植柱工艺，可实现器件间的3D堆叠，进一步提高器件3D方向互联密度。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (8)

1.一种3D高密度互联的PoP塑封器件制备方法，其特征是，包括如下步骤：
步骤一. 选取一基板（1），对于单侧互联的PoP封装形式，在基板（1）正面进行倒装芯片（6）贴装、SMT器件（5）贴装及其他芯片（2）贴片键合；
步骤二. 对基板（1）正面通过塑封料（4）包封，完成正面包封；
步骤三. 在基板（1）背面进行倒装芯片（6）贴装、SMT器件（5）贴装及铜柱（3）植柱；
步骤四. 对基板（1）背面通过塑封料（4）包封，完成背面包封；
步骤五. 对于单侧互联的PoP封装形式，对基板（1）背面的塑封料（4）进行机械研磨，露出单侧铜柱（3）的顶端；
步骤六. 在露出的铜柱端完成植球。
2.根据权利要求1所述的一种3D高密度互联的PoP塑封器件制备方法，其特征在于：所述步骤一中，对于双侧互联的POP封装形式，则在基板（1）正面进行其他芯片（2）贴片键合及铜柱（3）植柱。
3.根据权利要求2所述的一种3D高密度互联的PoP塑封器件制备方法，其特征在于：所述步骤五中，对于双侧互联的POP封装形式，则对基板（1）双面的塑封料（4）进行机械研磨，露出双侧铜柱（3）的顶端。
4.根据权利要求3所述的一种3D高密度互联的PoP塑封器件制备方法，其特征在于：所述步骤七中，对于双侧互联的POP封装形式，在其中一侧露出的铜柱端贴保护膜（8），防止铜被氧化，另一侧露出的铜柱端完成植球。
5.根据权利要求1所述的一种3D高密度互联的PoP塑封器件制备方法，其特征在于：在铜柱端完成植球后，可将两个或多个单侧/双侧互联的PoP封装器件的铜柱（3）端通过焊球（7）焊接在一起，完成器件间的堆叠。
6.根据权利要求1所述的一种3D高密度互联的PoP塑封器件制备方法，其特征在于：所述基板（1）包括MCM基板。
7.根据权利要求1所述的一种3D高密度互联的PoP塑封器件制备方法，其特征在于：在植柱铜柱（3）的过程中，先在基板（1）上低温涂覆锡膏，利用刷锡膏后回流工艺，再回流焊接铜柱（3）。
8.根据权利要求1所述的一种3D高密度互联的PoP塑封器件制备方法，其特征在于：在铜柱（3）植球前，对露出的铜柱（3）表面进行等离子处理。
CN201811347999.1A 2018-11-13 2018-11-13 一种3D高密度互联的PoP塑封器件制备方法 Pending CN109559996A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811347999.1A CN109559996A (zh) 2018-11-13 2018-11-13 一种3D高密度互联的PoP塑封器件制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811347999.1A CN109559996A (zh) 2018-11-13 2018-11-13 一种3D高密度互联的PoP塑封器件制备方法

Publications (1)

Publication Number Publication Date
CN109559996A true CN109559996A (zh) 2019-04-02

Family

ID=65866362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811347999.1A Pending CN109559996A (zh) 2018-11-13 2018-11-13 一种3D高密度互联的PoP塑封器件制备方法

Country Status (1)

Country Link
CN (1) CN109559996A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110054143A (zh) * 2019-04-30 2019-07-26 西安微电子技术研究所 一种小型化抗高过载硅基微系统装置及其组装方法
CN114141636A (zh) * 2021-11-03 2022-03-04 青岛歌尔微电子研究院有限公司 电路板的双面塑封方法和双面塑封的电路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169550A1 (en) * 2001-03-26 2008-07-17 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
CN102151927A (zh) * 2010-12-16 2011-08-17 无锡中微高科电子有限公司 一种封装集成电路的焊柱焊接方法
US20150279820A1 (en) * 2014-03-31 2015-10-01 Micron Technology, Inc. Semiconductor device including semiconductor chips mounted over both surfaces of substrate
CN105514087A (zh) * 2016-01-26 2016-04-20 中芯长电半导体（江阴）有限公司 双面扇出型晶圆级封装方法及封装结构
EP3208848A2 (en) * 2016-02-22 2017-08-23 MediaTek Inc. Fan-out package structure and method for forming the same
CN107622957A (zh) * 2017-09-25 2018-01-23 江苏长电科技股份有限公司 双面SiP的三维封装结构的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169550A1 (en) * 2001-03-26 2008-07-17 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
CN102151927A (zh) * 2010-12-16 2011-08-17 无锡中微高科电子有限公司 一种封装集成电路的焊柱焊接方法
US20150279820A1 (en) * 2014-03-31 2015-10-01 Micron Technology, Inc. Semiconductor device including semiconductor chips mounted over both surfaces of substrate
CN105514087A (zh) * 2016-01-26 2016-04-20 中芯长电半导体（江阴）有限公司 双面扇出型晶圆级封装方法及封装结构
EP3208848A2 (en) * 2016-02-22 2017-08-23 MediaTek Inc. Fan-out package structure and method for forming the same
CN107622957A (zh) * 2017-09-25 2018-01-23 江苏长电科技股份有限公司 双面SiP的三维封装结构的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110054143A (zh) * 2019-04-30 2019-07-26 西安微电子技术研究所 一种小型化抗高过载硅基微系统装置及其组装方法
CN114141636A (zh) * 2021-11-03 2022-03-04 青岛歌尔微电子研究院有限公司 电路板的双面塑封方法和双面塑封的电路板
CN114141636B (zh) * 2021-11-03 2023-11-07 青岛歌尔微电子研究院有限公司 电路板的双面塑封方法和双面塑封的电路板

Similar Documents

Publication Publication Date Title
US11296052B2 (en) TSV-less die stacking using plated pillars/through mold interconnect
CN103119711B (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
TWI478302B (zh) 具堆疊功能之晶圓級半導體封裝件
US8922005B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
KR101581465B1 (ko) 반도체 장치 및 그 제조방법
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN103022021B (zh) 半导体装置及其制造方法
TW200416787A (en) Semiconductor stacked multi-package module having inverted second package
CN107180814A (zh) 电子装置
US10903200B2 (en) Semiconductor device manufacturing method
CN106783779B (zh) 一种高堆叠扇出型系统级封装结构及其制作方法
CN104409437B (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
CN103456645B (zh) 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
CN107785325A (zh) 半导体封装及其制造方法
TWI602269B (zh) 柱頂互連之封裝堆疊方法與構造
CN109300882A (zh) 堆叠嵌入式封装结构及其制作方法
CN110349944A (zh) 扇出封装pop机械附接方法领域
CN109559996A (zh) 一种3D高密度互联的PoP塑封器件制备方法
CN113725153A (zh) 多层多芯片扇出型三维集成封装方法及结构
CN109473539A (zh) 一种滤波器芯片模组及其制备方法
CN112038330A (zh) 一种多芯片堆叠的三维扇出型封装结构及其封装方法
CN208655635U (zh) 堆叠嵌入式封装结构
CN215183916U (zh) 一种多芯片三维堆叠扇出型封装结构
CN104538376A (zh) 一种带有铜柱的pop封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190402

RJ01 Rejection of invention patent application after publication