CN109509791B - 具有鳍形有源区的半导体器件 - Google Patents

具有鳍形有源区的半导体器件 Download PDF

Info

Publication number
CN109509791B
CN109509791B CN201810630928.6A CN201810630928A CN109509791B CN 109509791 B CN109509791 B CN 109509791B CN 201810630928 A CN201810630928 A CN 201810630928A CN 109509791 B CN109509791 B CN 109509791B
Authority
CN
China
Prior art keywords
fin
extension
active regions
spaced apart
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810630928.6A
Other languages
English (en)
Other versions
CN109509791A (zh
Inventor
金成玟
金洞院
裵金钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109509791A publication Critical patent/CN109509791A/zh
Application granted granted Critical
Publication of CN109509791B publication Critical patent/CN109509791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种高度集成的半导体器件。所述半导体器件包括衬底，所述衬底包括由所述衬底中的沟槽界定的器件区。所述半导体器件包括多个鳍形有源区，所述多个鳍形有源区在所述器件区中彼此间隔开且在第一方向上延伸。所述半导体器件包括突出图案，所述突出图案沿所述沟槽的底表面延伸。另外，所述突出图案与所述多个鳍形有源区之间的间隔大于所述多个鳍形有源区中两个相邻的鳍形有源区之间的间隔。

Description

具有鳍形有源区的半导体器件
[相关申请的交叉引用]
本申请主张在2017年9月15日在韩国知识产权局提出申请的韩国专利申请第10-2017-0118837号的权利，所述韩国专利申请的公开内容全文并入本申请供参考。
技术领域
本公开内容涉及半导体器件。
背景技术
随着近年来信息媒体的迅速普及，半导体器件的功能得到了显著发展。为了确保竞争力并以低成本及高质量实现产品的高集成度，已执行半导体器件的尺寸缩小。
为使半导体器件的尺寸缩小，已开发出一种其中形成有从衬底突出的鳍形有源区，且接着在鳍形有源区上形成栅极电极的晶体管。形成在鳍形有源区中的晶体管可具有提高的电流控制能力且可免受短沟道效应(short channel effect，SCE)。
发明内容
本发明概念提供一种具有鳍形有源区的高度集成的半导体器件。
根据本发明概念的示例性实施例，一种半导体器件可包括衬底，所述衬底包括由所述衬底中的沟槽界定的器件区。所述半导体器件可包括多个鳍形有源区，所述多个鳍形有源区在所述器件区中彼此间隔开且在第一方向上延伸。另外，所述半导体器件可包括多个突出图案，所述多个突出图案沿所述沟槽的底表面延伸。所述多个突出图案中的一者可从所述器件区的侧壁的下端延伸。所述多个鳍形有源区中的相邻的鳍形有源区可在与所述第一方向垂直的第二方向上以第一节距彼此间隔开。所述多个突出图案与所述多个鳍形有源区可在所述第二方向上以第二节距彼此间隔开，且所述第二节距可大于所述第一节距。
根据本发明概念示例性实施例的一种半导体器件可包括衬底，所述衬底包括由所述衬底中的沟槽界定的器件区。所述半导体器件可包括多个鳍形有源区，所述多个鳍形有源区在所述器件区中彼此间隔开且在第一方向上延伸。所述半导体器件可包括多个突出图案，所述多个突出图案沿所述沟槽的底表面延伸。另外，所述多个突出图案与所述多个鳍形有源区之间的间隔可大于所述多个鳍形有源区中两个相邻的鳍形有源区之间的间隔。
根据本发明概念示例性实施例的一种半导体器件可包括衬底，所述衬底包括由所述衬底中的沟槽界定的器件区。所述半导体器件可包括多个鳍形有源区，所述多个鳍形有源区在所述器件区中以第一节距彼此间隔开且在第一方向上延伸。所述半导体器件可包括突出图案，所述突出图案从所述器件区的侧壁的下端沿所述沟槽的底表面延伸。所述半导体器件可包括隔离层，所述隔离层位于所述多个鳍形有源区的侧壁的下部部分上、所述器件区的所述侧壁上以及所述突出图案上。另外，所述半导体器件可包括多个栅极结构，所述多个栅极结构在所述隔离层上及所述多个鳍形有源区上彼此间隔开且在第二方向上延伸。所述多个栅极结构中的每一者可包括与所述多个鳍形有源区相交的栅极介电膜及栅极导电层。所述突出图案及所述多个鳍形有源区可在所述第二方向上以大于所述第一节距的第二节距彼此间隔开。
附图说明
结合附图阅读下文详细说明，将更清楚地理解本发明概念的示例性实施例，在附图中：
图1A、图1B、图1C、图1D、图2A、图2B、图2C、图2D、图3A、图3B、图3C、图3D、图4A、图4B、图4C、图4D、图5A、图5B、图5C及图5D示出根据本发明概念一些示例性实施例的制造(例如形成)半导体器件的方法的附图。具体来说，图1A是平面图，且图1B至图1D是剖视图，图1A以及图1B至图1D示出根据本发明概念一些示例性实施例的制造半导体器件的方法。
图2A是平面图，且图2B至图2D是剖视图，图2A以及图2B至图2D示出根据本发明概念一些示例性实施例的制造半导体器件的方法。
图3A是平面图，且图3B至图3D是剖视图，图3A以及图3B至图3D示出根据本发明概念一些示例性实施例的制造半导体器件的方法。
图4A是平面图，且图4B至图4D是剖视图，图4A以及图4B至图4D示出根据本发明概念一些示例性实施例的制造半导体器件的方法。
图5A是平面图，且图5B至图5D是剖视图，图5A以及图5B至图5D示出根据本发明概念一些示例性实施例的制造半导体器件的方法。
图6A是根据本发明概念一些示例性实施例的半导体器件的配置的平面图，且图6B至图6D是所述配置的剖视图。
具体实施方式
图1A至图1D是示出根据本发明概念一些示例性实施例的制造半导体器件的方法的平面图及剖视图。更详细来说，图1A是平面图，且图1B、图1C及图1D分别是沿图1A所示的线B-B'、线C-C'及线D-D'截取的剖视图。
参照图1A至图1D，在具有器件区RX的衬底110上形成多个第一掩模图案M1。器件区RX可为衬底110的上部部分。
衬底110可包含半导体材料。衬底110可包含III-V族材料及IV族材料中的至少一者。衬底110可包含例如硅(Si)。作为另外一种选择，衬底110可包含例如锗(Ge)等半导体元素或者例如硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)及磷化铟(InP)等化合物半导体材料。III-V族材料可包括包含至少一种III族元素及至少一种V族元素的二元化合物、三元化合物或四元化合物。III-V族材料可为包含铟(In)、镓(Ga)及铝(Al)中的至少一种元素作为III族元素以及砷(As)、磷(P)及锑(Sb)中的至少一种元素作为V族元素的化合物。举例来说，III-V族材料可选自InP、InzGa1-zAs(0≤z≤1)及AlzGa1-zAs(0≤z≤1)。二元化合物可为例如InP、GaAs、InAs、InSb及GaSb中的一者。三元化合物可为InGaP、InGaAs、AlInAs、InGaSb、GaAsSb及GaAsP中的一者。IV族材料可为Si或Ge。然而，本发明概念的示例性实施例并非仅限于可用于半导体器件中的III-V族材料及IV族材料的以上实例。可使用III-V族材料以及例如Ge等IV族材料作为沟道材料来形成功耗低且操作速度高的晶体管。可使用包含电子迁移率比Si衬底高的III-V族材料(例如，GaAs)的半导体衬底以及空穴迁移率比Si衬底高且具有半导体材料(例如，Ge)的半导体衬底来制作高性能的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)器件。在一些示例性实施例中，当在衬底110上形成n沟道金属氧化物半导体(n-channel metal-oxide-semiconductor，NMOS)晶体管时，衬底110可包含以上所解释的III-V族材料中的一者。在一些示例性实施例中，当在衬底110上形成p沟道金属氧化物半导体(p-channel metal-oxide-semiconductor，PMOS)晶体管时，衬底110的至少一部分可包含Ge。在一些示例性实施例中，衬底110可具有绝缘体上硅(silicon-on-insulator，SOI)结构或绝缘体上锗(germanium-on-insulator，GOI)结构。举例来说，衬底110可包括掩埋氧化物(buriedoxide，BOX)层。衬底110可包括导电区域，例如掺杂有杂质的井。
所述多个第一掩模图案M1在第一方向(X方向)上实质上彼此间隔开且可主要/实质上(即，以最长距离)在第二方向(Y方向)上延伸。所述多个第一掩模图案M1实质上在第二方向(Y方向)上延伸的事实意指所述多个第一掩模图案M1大部分/完全地在第二方向(Y方向)上延伸，但所述多个第一掩模图案M1中的至少一些可部分地在与第二方向(Y方向)不同的方向上延伸。
所述多个第一掩模图案M1中的至少一些可具有在与第二方向(Y方向)不同的方向上延伸的部分。在本说明书中，“第一掩模图案M1在第二方向(Y方向)上延伸”的用语可意指所述多个第一掩模图案M1全部在第二方向(Y方向)上延伸，而非所述多个第一掩模图案M1中的一些在与第二方向不同的方向上延伸。在本说明书中，在所述多个第一掩模图案M1中，弯曲的掩模图案M1a及M1b具有在与第二方向(Y方向)不同的方向上延伸的一部分。具体来说，弯曲的掩模图案M1a及M1b可改变方向。弯曲的掩模图案M1a及M1b可包括第一弯曲的掩模图案M1a及第二弯曲的掩模图案M1b。
第一弯曲的掩模图案M1a可包括第一主延伸单元/延伸部MMa1、第二主延伸单元/延伸部MMa2、掩模旁路延伸单元/延伸部MDa及第一掩模折射单元/折射部MBa。第一主延伸单元/延伸部MMa1、第一掩模折射单元/折射部MBa中的一者、掩模旁路延伸单元/延伸部MDa、第一掩模折射单元/折射部MBa中的另一者(第二者)及第二主延伸单元/延伸部MMa2可依序连接在一起以提供第一弯曲的掩模图案M1a且可实质上在第二方向(Y方向)上延伸。
第一主延伸单元/延伸部MMa1、第二主延伸单元/延伸部MMa2及掩模旁路延伸单元/延伸部MDa可全部主要在第二方向(Y方向)上延伸且可彼此间隔开。第一主延伸单元/延伸部MMa1及第二主延伸单元/延伸部MMa2位于在第二方向(Y方向)上延伸的一条直线上且可彼此间隔开。当第一主延伸单元/延伸部MMa1与第二主延伸单元/延伸部MMa2位于同一条直线上时，它们可在本文中被称为“共线”。
掩模旁路延伸单元/延伸部MDa可位于与所述一条直线间隔开且在第二方向上延伸的另一条(第二)直线上，其中所述一条直线在第二方向(Y方向)上延伸且第一主延伸单元/延伸部MMa1以及第二主延伸单元/延伸部MMa2位于所述一条直线上。
第一掩模折射单元/折射部MBa位于第一主延伸单元/延伸部MMa1与掩模旁路延伸单元/延伸部MDa之间以及第二主延伸单元/延伸部MMa2与掩模旁路延伸单元/延伸部MDa之间，且可分别连接第一主延伸单元/延伸部MMa1与掩模旁路延伸单元/延伸部MDa以及第二主延伸单元/延伸部MMa2与掩模旁路延伸单元/延伸部MDa。
第一掩模折射单元/折射部MBa可主要在与第二方向(Y方向)不同的方向上延伸。第一掩模折射单元/折射部MBa可例如在相对于第一方向(X方向)及第二方向(Y方向)中的每一者倾斜的方向上延伸，如图1A所示，但并非仅限于此。在一些示例性实施例中，第一掩模折射单元/折射部MBa可在第一方向(X方向)上延伸。在一些示例性实施例中，第一掩模折射单元/折射部MBa可具有S形状。
第二弯曲的掩模图案M1b可包括第三主延伸单元/延伸部MMb1、第四主延伸单元/延伸部MMb2及第二掩模折射单元/折射部MBb。第三主延伸单元/延伸部MMb1、第二掩模折射单元/折射部MBb及第四主延伸单元/延伸部MMb2可依序连接在一起以提供第二弯曲的掩模图案M1b且可实质上在第二方向(Y方向)上延伸。
第三主延伸单元/延伸部MMb1及第四主延伸单元/延伸部MMb2可各自在第二方向(Y方向)上延伸，且可彼此间隔开。第三主延伸单元/延伸部MMb1与第四主延伸单元/延伸部MMb2分别位于在第二方向(Y方向)上延伸的直线上且彼此间隔开，其中第三主延伸单元/延伸部MMb1与第四主延伸单元/延伸部MMb2可彼此间隔开。
第二掩模折射单元/折射部MBb位于第三主延伸单元/延伸部MMb1与第四主延伸单元/延伸部MMb2之间且可连接第三主延伸单元/延伸部MMb1与第四主延伸单元/延伸部MMb2。
第二掩模折射单元/折射部MBb可在与第二方向(Y方向)不同的方向上延伸。第二掩模折射单元/折射部MBb可例如在相对于第一方向(X方向)及第二方向(Y方向)中的每一者倾斜的方向上延伸，如图1A所示，但并非仅限于此。在一些示例性实施例中，第二掩模折射单元/折射部MBb可在第一方向(X方向)上延伸。在一些示例性实施例中，第二掩模折射单元/折射部MBb可具有S形状。
在一些示例性实施例中，第二弯曲的掩模图案M1b可为第一弯曲的掩模图案M1a的一部分。也就是说，第二弯曲的掩模图案M1b的第三主延伸单元/延伸部MMb1、第四主延伸单元/延伸部MMb2及第二掩模折射单元/折射部MBb可分别对应于第一弯曲的掩模图案M1a的第一主延伸单元/延伸部MMa1、掩模旁路延伸单元/延伸部MDa以及连接第一主延伸单元/延伸部MMa1与掩模旁路延伸单元/延伸部MDa的第一掩模折射单元/折射部MBa。
另外，图1A示出第一弯曲的掩模图案M1a具有两个主延伸单元/延伸部MMa1及MMa2、一个掩模旁路延伸单元/延伸部MDa及两个掩模折射单元/折射部MBa，但并非仅限于此。第一弯曲的掩模图案M1a可具有三个或更多个主延伸单元/延伸部及两个或更多个掩模旁路延伸单元/延伸部，且还可具有用于对主延伸单元/延伸部与掩模旁路延伸单元/延伸部进行连接的三个或更多个掩模折射单元/折射部。
相似地，图1A示出第二弯曲的掩模图案M1b具有两个主延伸单元/延伸部MMb1及MMb2及一个掩模折射单元/折射部MBb，但并非仅限于此。第二弯曲的掩模图案M1b可具有三个或更多个主延伸单元/延伸部及一个或多个掩模旁路延伸单元/延伸部，且还可具有用于对主延伸单元/延伸部与掩模旁路延伸单元/延伸部进行连接的三个或更多个掩模折射单元/折射部。
所述多个第一掩模图案M1可彼此间隔开第一节距PiN或第二节距PiW且可在某一方向上延伸。在本说明书中，节距是指第一掩模图案M1的间隔或者彼此间隔开且在某一方向上延伸的结构(例如，随后在以下阐述的鳍形有源区及突出图案)的间隔，且更详细来说，彼此间隔开且相对于彼此在宽度方向上延伸的两个结构的中心之间的距离。
第二节距PiW可具有比第一节距PiN大的值。在一些示例性实施例中，第二节距PiW可为第一节距PiN的1.5倍，但并非仅限于此。
第二节距PiW与第一节距PiN之间的差可为在第二方向(Y方向)上延伸且第一主延伸单元/延伸部MMa1及第二主延伸单元/延伸部MMa2(例如，第一主延伸单元/延伸部MMa1及第二主延伸单元/延伸部MMa2各自的中点)所在的一条直线(例如，轴线)与在第二方向(Y方向)上延伸且掩模旁路延伸单元/延伸部MDa所在的另一条直线(例如，另一轴线)之间的间隔/距离。在一些示例性实施例中，在第二方向(Y方向)上延伸且第一主延伸单元/延伸部MMa1及第二主延伸单元/延伸部MMa2所在的一条直线与在第二方向(Y方向)上延伸且掩模旁路延伸单元/延伸部MDa所在的另一条直线之间的间隔/距离可为第一节距PiN的0.5倍。
第二节距PiW与第一节距PiN之间的差可为在第二方向(Y方向)上延伸且第三主延伸单元/延伸部MMb1及第四主延伸单元/延伸部MMb2分别所在的直线之间的间隔/距离。在一些示例性实施例中，在第二方向(Y方向)上延伸且第三主延伸单元/延伸部MMb1及第四主延伸单元/延伸部MMb2分别所在的直线之间的间隔/距离可为第一节距PiN的0.5倍。
如随后在图3A至图3D中将阐述的，第一掩模图案M1与各结构(图2A至图2D中的初步鳍形有源区PFA)中执行随后工艺后的余留部分及被移除部分(其通过使用第一掩模图案M1作为蚀刻掩模执行蚀刻工艺而形成)对应的部分可彼此间隔开第二节距PiW。另外，第一掩模图案M1的与所述结构(图2A至图2D中的初步鳍形有源区PFA)中执行随后工艺之后的两个余留部分及两个被移除部分(其通过使用第一掩模图案M1作为蚀刻掩模执行蚀刻工艺而形成)对应的部分可彼此间隔开第一节距PiN。
第一掩模图案M1可包括氮化硅层、氮氧化硅层、旋涂玻璃(spin-on glass，SOG)层、硬掩模上旋涂层(spin-on hardmask，SOH)层、光刻胶层或其组合，但并非仅限于此。
在一些示例性实施例中，第一掩模图案M1可通过极紫外光刻(extremeultraviolet lithography，EUV)工艺形成。
图2A至图2D是示出根据本发明概念一些示例性实施例的制造半导体器件的方法的平面图及剖视图。更详细来说，图2B、图2C及图2D分别是沿作为平面图的图2A所示线B-B'、线C-C'及线D-D'截取的剖视图。
一同参照图2A至图2D，使用(图1A至图1D所示)第一掩模图案M1作为蚀刻掩模来对衬底110的一部分进行蚀刻以形成浅沟槽ST，且形成所述多个初步鳍形有源区PFA，所述多个初步鳍形有源区PFA通过位于其之间的浅沟槽ST而彼此间隔开。在一些示例性实施例中，第一掩模图案M1的一部分可余留在初步鳍形有源区PFA的上表面上。所述多个初步鳍形有源区PFA可彼此间隔开第一节距PiN或第二节距PiW。由于所述多个初步鳍形有源区PFA的配置实质上相同于所述多个第一掩模图案M1的配置，因此在本文中将不再对其予以赘述。
初步鳍形有源区PFA可具有在第三方向(Z方向)上从衬底110的器件区RX突出的形状。在一些示例性实施例中，初步鳍形有源区PFA可具有其中上部部分的宽度相对于下部部分的宽度稍微缩减的形状。
所述多个初步鳍形有源区PFA可包括真实鳍形有源区RFA、虚设鳍形有源区DFA、第一弯曲的鳍形有源区CFAa及第二弯曲的鳍形有源区CFAb。
真实鳍形有源区RFA及虚设鳍形有源区DFA可对应于其中图1A至图1D中所阐述的所述多个第一掩模图案M1的所述部分全部在第二方向(Y方向)上延伸的第一掩模图案M1。真实鳍形有源区RFA的上表面可被随后在以下参照图3A至图3D阐述的第二掩模图案M2覆盖，且虚设鳍形有源区DFA的上表面可不被第二掩模图案M2覆盖。
第一弯曲的鳍形有源区CFAa及第二弯曲的鳍形有源区CFAb可分别对应于第一弯曲的掩模图案M1a(图1A所示)及第二弯曲的掩模图案M1b(图1A所示)。
第一弯曲的鳍形有源区CFAa可包括第一真实鳍形延伸单元/延伸部RFAa1、第二真实鳍形延伸单元/延伸部RFAa2、虚设鳍形旁路延伸单元/延伸部DFDa及第一鳍形折射单元/折射部DFBa。第一真实鳍形延伸单元/延伸部RFAa1、第二真实鳍形延伸单元/延伸部RFAa2、虚设鳍形旁路延伸单元/延伸部DFDa及第一鳍形折射单元/折射部DFBa可分别对应于第一弯曲的掩模图案M1a的第一主延伸单元/延伸部MMa1(图1A所示)、第二主延伸单元/延伸部MMa2(图1A所示)、掩模旁路延伸单元/延伸部MDa(图1A所示)及第一掩模折射单元/折射部MBa(图1A所示)。
第一弯曲的鳍形有源区CFAa中的第一真实鳍形延伸单元/延伸部RFAa1的上表面及第二真实鳍形延伸单元/延伸部RFAa2的上表面可被随后在以下参照图3A至图3D阐述的第二掩模图案M2覆盖，且虚设鳍形旁路延伸单元/延伸部DFDa的上表面及第一鳍形折射单元/折射部DFBa的上表面可以不被第二掩模图案M2覆盖。
第二弯曲的鳍形有源区CFAb可包括第三真实鳍形延伸单元/延伸部RFAb、虚设鳍形延伸单元/延伸部DFAb及第二鳍形折射单元/折射部DFBb。第三真实鳍形延伸单元/延伸部RFAb、虚设鳍形延伸单元/延伸部DFAb及第二鳍形折射单元/折射部DFBb可分别对应于第二弯曲的掩模图案M1b的第三主延伸单元/延伸部MMb1(图1A所示)、第四主延伸单元/延伸部MMb2(图1A所示)及第二掩模折射单元/折射部MBb(图1A所示)。
第二弯曲的鳍形有源区CFAb中的第三真实鳍形延伸单元/延伸部RFAb的上表面可被随后在以下参照图3A至图3D阐述的第二掩模图案M2覆盖，且虚设鳍形延伸单元/延伸部DFAb的上表面及第二鳍形折射单元/折射部DFBb的上表面可不被第二掩模图案M2覆盖。
图3A至图3D是示出根据本发明概念一些示例性实施例的制造半导体器件的方法的平面图及剖视图。更详细来说，图3B、图3C及图3D分别是沿作为平面图的图3A所示线B-B'、线C-C'及线D-D'截取的剖视图。
参照图3A，在形成用于填充浅沟槽ST的模塑层150之后，在模塑层150上形成第二掩模图案M2。在一些示例性实施例中，模塑层150可填充浅沟槽ST并覆盖初步鳍形有源区PFA的上表面。第二掩模图案M2可包括氮化硅层、氮氧化硅层、旋涂玻璃层、硬掩模上旋涂层、光刻胶层或其组合，但并非仅限于此。
第二掩模图案M2可位于初步鳍形有源区PFA的第一部分的上表面上(例如可覆盖所述上表面)，且可以不覆盖初步鳍形有源区PFA的余留部分/第二部分的上表面。
如参照图3A至图3D所阐述的，第二掩模图案M2可被形成为在第三方向(Z方向)上与真实鳍形有源区RFA、第一真实鳍形延伸单元/延伸部RFAa1、第二真实鳍形延伸单元/延伸部RFAa2及第三真实鳍形延伸单元/延伸部RFAb交叠，以覆盖真实鳍形有源区RFA的上表面、第一真实鳍形延伸单元/延伸部RFAa1的上表面、第二真实鳍形延伸单元/延伸部RFAa2的上表面及第三真实鳍形延伸单元/延伸部RFAb的上表面。
第二掩模图案M2可被形成为不在第三方向(Z方向)上与虚设鳍形有源区DFA、虚设鳍形旁路延伸单元/延伸部DFDa、第一鳍形折射单元/折射部DFBa、虚设鳍形延伸单元/延伸部DFAb及第二鳍形折射单元/折射部DFBb交叠，以不覆盖虚设鳍形有源区DFA的上表面、虚设鳍形旁路延伸单元/延伸部DFDa的上表面、第一鳍形折射单元/折射部DFBa的上表面、虚设鳍形延伸单元/延伸部DFAb的上表面及第二鳍形折射单元/折射部DFBb的上表面。
也就是说，初步鳍形有源区PFA的被第二掩模图案M2覆盖的部分被称为真实鳍形有源区RFA、第一真实鳍形延伸单元/延伸部RFAa1、第二真实鳍形延伸单元/延伸部RFAa2及第三真实鳍形延伸单元/延伸部RFAb。初步鳍形有源区PFA的未被第二掩模图案M2覆盖的部分被称为虚设鳍形有源区DFA、虚设鳍形旁路延伸单元/延伸部DFDa、第一鳍形折射单元/折射部DFBa、虚设鳍形延伸单元/延伸部DFAb及第二鳍形折射单元/折射部DFBb。
在一些示例性实施例中，第二掩模图案M2可位于第一鳍形折射单元/折射部DFBa的第一部分及第二鳍形折射单元/折射部DFBb的第一部分上(例如可覆盖第一鳍形折射单元/折射部DFBa的第一部分及第二鳍形折射单元/折射部DFBb的第一部分)，且可以不覆盖第一鳍形折射单元/折射部DFBa的余留部分/第二部分及第二鳍形折射单元/折射部DFBb的余留部分/第二部分。
第二掩模图案M2的侧壁中的在第二方向(Y方向)上延伸且面对第一方向(X方向)的第一侧壁SW1可位于两个相邻的初步鳍形有源区PFA之间的浅沟槽ST上。第二掩模图案M2的侧壁中的在第一方向(X方向)上延伸且面对第二方向(Y方向)的第二侧壁SW2可被定位成横跨初步鳍形有源区PFA中的至少一者。
中间存在第二掩模图案M2的第一侧壁SW1的两个相邻的初步鳍形有源区PFA的间隔可为第二节距PiW。当第二掩模图案M2覆盖或不覆盖位于所述两个相邻的初步鳍形有源区PFA之间的整个浅沟槽ST时，中间不存在第二掩模图案M2的第一侧壁SW1的两个相邻的初步鳍形有源区PFA之间的间隔可等于第一节距PiN。也就是说，第二节距PiW(即中间存在第二掩模图案M2的第一侧壁SW1的两个相邻的初步鳍形有源区PFA的间隔)可具有比第一节距PiN(即中间不存在第二掩模图案M2的第一侧壁SW1的两个相邻的初步鳍形有源区PFA的间隔)大的值。
因此，当使用第二掩模图案M2作为蚀刻掩模来蚀刻并移除所述多个初步鳍形有源区PFA的一部分时，中间存在第二掩模图案M2的第一侧壁SW1的两个相邻的初步鳍形有源区PFA的间隔具有相对大的值的第二节距PiW。因此，可确保足够的蚀刻工艺裕度以使得可阻止/防止期望不被移除的初步鳍形有源区PFA的一部分被移除，或者阻止/防止期望被移除的初步鳍形有源区PFA的一部分余留。
图4A至图4D是示出根据本发明概念一些示例性实施例的制造半导体器件的方法的平面图及剖视图。更详细来说，图4B、图4C及图4D分别是沿作为平面图的图4A所示线B-B'、线C-C'及线D-D'截取的剖视图。
一同参照图4A至图4D，使用第二掩模图案M2(图3A至图3D所示)作为蚀刻掩模来移除所述多个初步鳍形有源区PFA(图3A至图3D所示)的一部分及器件区RX的一部分以形成深沟槽DT来将鳍形有源区FA与器件区RX分开。之后，可移除模塑层150(图3A至图3D所示)。在一些示例性实施例中，可将模塑层150的一部分保留为随后在以下在图5A至图5D中阐述的第一隔离层122的一部分或全部。
器件区RX可为从衬底110的深沟槽DT的下表面突出的一部分。因此，多个器件区RX可利用位于其之间的深沟槽DT彼此间隔开。衬底110的除器件区RX之外的一部分(即，相对于深沟槽DT的下表面而言的下部部分)可被称为衬底基础部分。因此，衬底110可包括衬底基础部分及所述多个器件区RX，所述多个器件区RX排列在衬底基础部分上且彼此间隔开。
一同参照图4A至图4D与图3A至图3D，初步鳍形有源区PFA的被第二掩模图案M2覆盖的一部分可为鳍形有源区FA。更详细来说，第一真实鳍形延伸单元/延伸部RFAa1、第二真实鳍形延伸单元/延伸部RFAa2及第三真实鳍形延伸单元/延伸部RFAb可分别为第一鳍形延伸单元/延伸部FAa1、第二鳍形延伸单元/延伸部FAa2及第三鳍形延伸单元/延伸部FAb。另外，真实鳍形有源区RFA可为“在第二方向(Y方向)上延伸的”鳍形有源区FA。鳍形有源区FA中的“在第二方向(Y方向)上延伸的”鳍形有源区FA可被称为直的鳍形有源区。
初步鳍形有源区PFA的未被第二掩模图案M2覆盖的一部分可大部分被移除且初步鳍形有源区PFA的一部分可余留在衬底110上成为突出图案PP。更详细来说，虚设鳍形旁路延伸单元/延伸部DFDa、第一鳍形折射单元/折射部DFBa、虚设鳍形延伸单元/延伸部DFAb及第二鳍形折射单元/折射部DFBb可分别为突出旁路延伸单元/延伸部PDa、第一突出折射单元/折射部PBa、突出延伸单元/延伸部PLb及第二突出折射单元/折射部PBb。另外，虚设鳍形有源区DFA可为“在第二方向(Y方向)上延伸的”突出图案PP。多个突出图案PP中的“在第二方向(Y方向)上延伸”的突出图案PP可被称为直的突出图案。
第一鳍形延伸单元/延伸部FAa1与第二鳍形延伸单元/延伸部FAa2位于在第二方向(Y方向)上延伸的一条直线上(即，共线)且可彼此间隔开。位于第一鳍形延伸单元/延伸部FAa1与第二鳍形延伸单元/延伸部FAa2之间的突出旁路延伸单元/延伸部PDa和第一突出折射单元/折射部PBa可被统称为第一弯曲的突出图案PPa，且与第三鳍形延伸单元/延伸部FAb相邻的第二突出折射单元/折射部PBb和突出延伸单元/延伸部PLb可被统称为第二弯曲的突出图案PPb。第一突出折射单元/折射部PBa中的一者、突出旁路延伸单元/延伸部PDa及另一个第一突出折射单元/折射部PBa可依序连接在一起以提供第一弯曲的突出图案PPa。第二突出折射单元/折射部PBb与突出延伸单元/延伸部PLb可依序连接在一起以形成第二弯曲的突出图案PPb。
再次一同参照图4A及图4B，在第一方向(X方向)上彼此相邻的鳍形有源区FA的一些部分在器件区RX中可具有第二节距PiW的间隔，且在第一方向(X方向)上彼此相邻的突出图案PP的一些部分在器件区RX中可具有第二节距PiW的间隔。另外，在第一方向(X方向)上彼此相邻的两个鳍形有源区FA的一些部分可具有第一节距PiN的间隔。在第一方向(X方向)上彼此相邻的两个突出图案PP的一些部分可具有第一节距PiN的间隔。本文所用用语“节距(pitch)”是指一个元件上的一点与相邻元件上的对应一点之间的距离。举例来说，第一节距PiN可为第一鳍形有源区FA的中点与相邻的(即，最靠近的)第二鳍形有源区FA的中点之间的距离。作为另一个实例，第二节距PiW可为鳍形有源区FA的中点与相邻的(即，最靠近的)突出图案PP的中点之间的距离。
第三鳍形延伸单元/延伸部FAb与鳍形有源区FA的一部分之间可具有第一节距PiN的间隔，且第三鳍形延伸单元/延伸部FAb与鳍形有源区FA的另一部分之间可具有第二节距PiW的间隔，鳍形有源区FA的所述各部分分别与第三鳍形延伸单元/延伸部FAb的两侧相邻。更详细来说，第三鳍形延伸单元/延伸部FAb相对于在平面排列上排列在与第三鳍形延伸单元/延伸部FAb连接的第二弯曲的突出图案PPb的突出方向上的鳍形有源区FA的一部分可具有为第二节距PiW的间隔。第三鳍形延伸单元/延伸部FAb相对于在与第二弯曲的突出图案PPb的突出方向相反的方向上排列的鳍形有源区FA的一部分可具有为第一节距PiN的间隔。
更详细来说，与突出旁路延伸单元/延伸部PDa相邻的鳍形有源区FA的部分和突出旁路延伸单元/延伸部PDa之间可具有第二节距PiW的间隔。相似地，与突出延伸单元/延伸部PLb相邻的鳍形有源区FA的部分和突出延伸单元/延伸部PLb之间可具有为第二节距PiW的间隔。与突出旁路延伸单元/延伸部PDa相邻的突出图案PP的部分和突出旁路延伸单元/延伸部PDa之间可具有第一节距PiN的间隔。相似地，与突出延伸单元/延伸部PLb相邻的突出图案PP的部分和突出延伸单元/延伸部PLb之间可具有第一节距PiN的间隔。
在本说明书中，平面排列上的连接意指虽然因为它们在垂直方向(即，第三方向(Z方向))上的位置彼此不同而实际上不彼此连接，但是第二弯曲的突出图案PPb与第三鳍形延伸单元/延伸部FAb仍被排列成仿佛在平面排列上彼此连接且延伸到彼此。另外，即使当第二弯曲的突出图案PPb与第三鳍形延伸单元/延伸部FAb由于在制造工艺中出现的工艺变化而在平面排列上具有间隔时，如果第二弯曲的突出图案PPb与第三鳍形延伸单元/延伸部FAb排列在大体来说在第二方向(Y方向)上延伸的线上时，则它们可被视为在平面排列上彼此连接。
突出图案PP可沿深沟槽DT的底表面从器件区RX的第三侧壁SW3的下端延伸到器件区RX的第三侧壁SW3的另一/相对的下端。也就是说，突出图案PP的两端可分别与器件区RX的第三侧壁SW3的下端接触。
鳍形有源区FA的一端可具有第四侧壁SW4，第四侧壁SW4是从器件区RX的第三侧壁SW3延伸的侧壁。鳍形有源区FA的所述一端可位于器件区RX的第三侧壁SW3的与突出图案PP的一端接触的下端上。
突出图案PP可沿深沟槽DT的底表面从鳍形有源区FA的第四侧壁SW4延伸到器件区RX的第三侧壁SW3的下端。
在一些示例性实施例中，当器件区RX的第三侧壁SW3以及从第三侧壁SW3延伸的鳍形有源区FA的第四侧壁是倾斜的时，如上所述，突出图案PP的位于在第二方向(Y方向)上延伸的线上的一部分与鳍形有源区FA的一部分可在平面排列中彼此间隔开小的间隔。
第三侧壁SW3及第四侧壁SW4中的每一者可为器件区RX的侧壁及鳍形有源区FA的侧壁中位于第二方向(Y方向)上的侧壁。
第一弯曲的突出图案PPa可在第一鳍形延伸单元/延伸部FAa1与第二鳍形延伸单元/延伸部FAa2之间沿深沟槽DT的底表面从其中排列有第一鳍形延伸单元/延伸部FAa1的器件区RX的第三侧壁SW3的下端延伸到其中排列有第二鳍形延伸单元/延伸部FAa2的器件区RX的第三侧壁SW3的另一下端。第一弯曲的突出图案PPa可具有在与第二方向(Y方向)不同的方向上延伸的一部分。在一些示例性实施例中，第一突出折射单元/折射部PBa可在与第二方向(Y方向)不同的方向上延伸，且突出旁路延伸单元/延伸部PDa可在第二方向(Y方向)上延伸。
第一弯曲的突出图案PPa的两端可位于器件区RX的第三侧壁SW3的下端上，器件区RX位于包括第一鳍形延伸单元/延伸部FAa1及第二鳍形延伸单元/延伸部FAa2且在第二方向(Y方向)上延伸的一条直线上。
第二弯曲的突出图案PPb可在第二方向(Y方向)上从其中排列有第三鳍形延伸单元/延伸部FAb的器件区RX的第三侧壁SW3的下端延伸到深沟槽DT的底表面。
第二弯曲的突出图案PPb可具有在与第二方向(Y方向)不同的方向上延伸的一部分。在一些示例性实施例中，第二突出折射单元/折射部PBb可在与第二方向(Y方向)不同的方向上延伸，且突出延伸单元/延伸部PLb可在第二方向(Y方向)上延伸。
图5A至图5D是示出根据本发明概念一些示例性实施例的制造半导体器件的方法的平面图及剖视图。更详细来说，图5B、图5C及图5D分别是沿作为平面图的图5A所示线B-B'、线C-C'及线D-D'截取的剖视图。
一同参照图5A至图5D，形成包括第一隔离层122及第二隔离层124的隔离层120，第一隔离层122与第二隔离层124分别填充浅沟槽ST的下部部分及深沟槽DT的下部部分。隔离层120可覆盖鳍形有源区FA的下部侧壁。
隔离层120可包括含硅绝缘膜，例如氧化硅层、氮化硅层、氮氧化硅层、碳氮化硅层及类似层、多晶硅或其组合。隔离层120可通过等离子体增强化学气相沉积(plasmaenhanced chemical vapor deposition，PECVD)、高密度等离子体(high density plasma，HDP)化学气相沉积、电感耦合等离子体(inductively coupled plasma，ICP)化学气相沉积、电容耦合等离子体(capacitor coupled plasma，CCP)化学气相沉积、可流动化学气相沉积(flowable CVD，FCVD)及/或旋涂工艺等形成。然而，本发明概念并非仅限于此。
隔离层120被形成为覆盖鳍形有源区FA的上表面及侧壁二者且接着被移除以减小/降低隔离层120的上表面。举例来说，隔离层120可通过执行凹进工艺以暴露出鳍形有源区FA的上表面及上侧壁来形成。可使用干法蚀刻、湿法蚀刻或干法蚀刻与湿法蚀刻的组合来执行凹进工艺。
对于隔离层120的凹进工艺而言，可使用以下蚀刻工艺：使用NH4OH、四甲基氢氧化铵(tetramethyl ammonium hydroxide，TMAH)、氢氧化钾(potassium hydroxide，KOH)溶液等作为蚀刻剂的湿法蚀刻工艺；或例如电感耦合等离子体(ICP)、变换耦合等离子体(transformer coupled plasma，TCP)、电子回旋共振(electron cyclotron resonance，ECR)、反应离子蚀刻(reactive ion etch，RIE)等干法蚀刻工艺。当隔离层120的凹进工艺是通过干法蚀刻来执行时，可使用例如CF4等含氟气体或例如Cl2、HCl等含氯气体，但本发明概念并非仅限于此。
在一些示例性实施例中，隔离层120可具有复合膜结构。举例来说，隔离层120可包括在浅沟槽ST及深沟槽DT中的每一者的内壁上依序堆叠的第一衬垫及第二衬垫以及形成在第二衬垫上的填隙绝缘层。第一衬垫可包含例如氧化物(例如氧化硅)，第二衬垫可包含例如多晶硅或氮化物(例如氮化硅)，且填隙绝缘层可包含例如氧化物(例如氧化硅)。
在一些示例性实施例中，第一隔离层122及第二隔离层124是一同形成的且可包含相同的材料。在一些示例性实施例中，第二隔离层124的第一部分可与第一隔离层122一起形成，且第二隔离层124的其余部分/第二部分可与第一隔离层122分开形成。在一些示例性实施例中，第一隔离层122及第二隔离层124可分开形成。
隔离层120可覆盖鳍形有源区FA的下侧壁且不覆盖鳍形有源区FA的上侧壁。未被隔离层120覆盖的鳍形有源区FA的上侧壁可为沟道区。突出图案PP可被隔离层120覆盖。
器件区RX的第三侧壁SW3可被隔离层120覆盖。鳍形有源区FA的第四侧壁SW4的下部部分可被隔离层120覆盖，且鳍形有源区FA的第四侧壁SW4的上部部分可不被隔离层120覆盖。
在一些示例性实施例中，鳍形有源区FA的上边缘被局部地移除，以使鳍形有源区FA的上端可具有圆形形状。在一些示例性实施例中，鳍形有源区FA中的在隔离层120的上表面上暴露出/被隔离层120的上表面暴露出的鳍形有源区FA的一部分的宽度可比图4B及图4C中示出的鳍形有源区FA窄。另外，鳍形有源区FA的上端可具有圆形形状。
在一些示例性实施例中，可对鳍形有源区FA的上部部分执行用于阈值电压调整的杂质离子植入工艺。在用于阈值电压调整的杂质离子植入工艺期间，在形成n沟道金属氧化物半导体(NMOS)晶体管时可植入硼(B)离子作为杂质，且在形成p沟道金属氧化物半导体(p-channel metal-oxide-semiconductor，PMOS)晶体管时可植入磷(P)或砷(As)作为杂质。
图6A至图6D是根据本发明概念一些示例性实施例的半导体器件的配置的平面图及剖视图。更详细来说，图6B、图6C及图6D分别是沿作为平面图的图6A所示线B-B'、线C-C'及线D-D'截取的剖视图。
一同参照图6A至图6D，多个栅极结构200跨越鳍形有源区FA且在第一方向(X方向)上延伸。栅极结构的延伸方向(X方向)与鳍形有源区FA的延伸方向(Y方向)可彼此正交。
栅极结构200包括在鳍形有源区FA的表面上依序形成的栅极介电层210、栅极导电层220及栅极顶盖层240。在栅极结构200的两侧上可形成绝缘间隔物230。
栅极介电层210可覆盖鳍形有源区FA的上表面及两个侧壁。栅极导电层220可覆盖位于鳍形有源区FA的上表面及两个侧壁上的栅极介电层210。栅极导电层220可在第一方向(X方向)上延伸。栅极导电层220的延伸方向(X方向)与鳍形有源区FA的延伸方向(Y方向)可彼此正交。
栅极介电层210可包含氧化硅、氮化硅、氮氧化硅、氧化镓、氧化锗、高介电常数介电材料或其组合。
栅极介电层210可包括具有第一特定介电常数的界面层212以及在界面层212上形成的高介电层214(例如高介电常数)，且高介电层214具有比第一特定介电常数高的第二特定介电常数。界面层212可形成在鳍形有源区FA的上表面上及栅极导电层220的未被隔离层120覆盖的两个侧壁的部分之间以及栅极导电层220的底表面上以面对栅极导电层220的底表面，且高介电层214可面对栅极导电层220的底表面及两个侧壁。
界面层212可包含但不限于具有为9或小于9的特定介电常数的低介电常数材料，例如氧化硅、氮化硅、氮氧化硅、氧化镓或氧化锗。界面层212可为形成衬底110的氧化物、氮化物或氮氧化物。界面层212可具有例如约
Figure GDA0002671822770000151
到约/>
Figure GDA0002671822770000152
的厚度，但并非仅限于此。界面层212可通过热氧化、原子层沉积(atomic layer deposition，ALD)、化学气相沉积(CVD)或物理气相沉积(physical vapor deposition，PVD)来形成。
高介电层214可包含高介电常数材料，所述高介电常数材料具有比界面层212的特定介电常数大的为约10到约25的特定介电常数。高介电层214可包含例如特定介电常数比氧化硅层及氮化硅层的特定介电常数大的材料。高介电层214可包含选自以下的材料：氧化铪、氮氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铒、氧化镝、氧化钆、氧化铝、氧化铅钪钽(leadscandium tantalum oxide)、铌酸铅锌及其组合，但并非仅限于此。高介电层214可通过原子层沉积、化学气相沉积或物理气相沉积来形成。高介电层214可具有例如约
Figure GDA0002671822770000153
到约
Figure GDA0002671822770000154
的厚度，但并非仅限于此。
在一些示例性实施例中，界面层212可仅形成在鳍形有源区FA的被热氧化工艺暴露出的上表面与栅极导电层220之间，但并非仅限于此。举例来说，当界面层212是通过热氧化、原子层沉积、化学气相沉积或物理气相沉积形成时，界面层212可完全覆盖栅极导电层220的下表面。
栅极导电层220可包含例如选自钛(Ti)、钽(Ta)、铝(Al)、钨(W)、钌(Ru)、铌(Nb)、钼(Mo)、铪(Hf)、镍(Ni)、钴(Co)、铂(Pt)、镱(Yb)、铽(Tb)、镝(Dy)、铒(Er)及钯(Pd)的至少一种金属、包含至少一种金属的金属氮化物及例如经碳掺杂的金属或经碳掺杂的金属氮化物等金属化合物。
栅极导电层220可为单层或包括多个膜的多层。栅极导电层220可包括用于逸出功调整的含金属层以及用于填充在用于逸出功调整的含金属层的上部部分中形成的间隙的含金属层。
在一些示例性实施例中，栅极导电层220可具有其中依序堆叠有金属氮化物层、金属层、导电顶盖层及填隙金属层的结构。金属氮化物层及金属层可各自包含选自Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er及Pd中的至少一种金属原子。金属氮化物层及金属层可通过原子层沉积工艺、金属有机原子层沉积(metal organic ALD，MOALD)工艺或金属有机化学气相沉积(metal organic CVD，MOCVD)工艺形成。导电顶盖层可充当保护层以阻止/防止金属层的表面氧化。另外，导电顶盖层可充当润湿层以使得更容易在金属层上沉积另一个导电层。导电顶盖层可包括金属氮化物层(例如，氮化钛(TiN)、氮化钽(TaN)或其组合)，但并非仅限于此。填隙金属层可在导电顶盖层上延伸。填隙金属层可包括W层。填隙金属层可通过原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺形成。填隙金属层可嵌置由导电顶盖层的上表面上的各区域之间的台阶形成的凹进空间(recess space)而不具有空隙。在一些示例性实施例中，栅极导电层220可包括TiAlC/TiN/W堆叠结构、TiN/TaN/TiAlC/TiN/W堆叠结构或TiN/TaN/TiN/TiAlC/TiN/W堆叠结构。在以上堆叠结构中，TiAlC层或TiN层可用作用于调整逸出功(work function)的含金属层。
在一些示例性实施例中，栅极介电层210及栅极导电层220可通过以下步骤形成：首先形成虚设栅极层及绝缘间隔物230且接着填充已被移除虚设栅极的绝缘间隔物230之间的间隙。
在鳍形有源区FA中在栅极导电层220的两侧/相对两侧上可形成一对杂质区250。在一些示例性实施例中，所述一对杂质区250可通过向鳍形有源区FA的在栅极结构200的两侧上暴露出的部分中植入杂质来形成。在一些示例性实施例中，所述一对杂质区250可为在移除鳍形有源区FA的在栅极结构200的两侧上暴露出的所述部分之后从鳍形有源区FA外延生长的半导体层。所述一对杂质区250可为/可包括源极区及漏极区。
杂质区250可包含晶格常数比鳍形有源区FA的晶格常数大的材料。杂质区250可分别包含由化合物半导体材料形成的不同群组。举例来说，杂质区250可包含III-V族化合物半导体材料或II-VI族化合物半导体材料。
在一些示例性实施例中，杂质区250的至少一部分可包含晶格常数比硅的晶格常数大7.5％或7.5％以上的晶体III-V族化合物半导体材料或晶体II-VI族化合物半导体材料。举例来说，杂质区250的至少一部分可包含III-V族化合物半导体材料(例如GaSb、AlSb及InP)或II-VI族化合物半导体材料(例如CdSe、MgSe、ZnTe、MgTe及GdTe)。GaSb、AlSb、InP、CdSe、MgSe、ZnTe、MgTe及CdTe可分别具有为
Figure GDA0002671822770000171
Figure GDA0002671822770000172
及/>
Figure GDA0002671822770000173
的晶格常数。
在一些示例性实施例中，杂质区250的一部分可包含非晶III-V族化合物半导体材料或非晶II-VI族化合物半导体材料。举例来说，杂质区250的至少一部分可包括由III-V族化合物半导体材料(例如GaSb、AlSb及InP)形成的非晶层或由II-VI族化合物半导体材料(例如CdSe、MgSe、ZnTe、MgTe及GdTe)形成的非晶层。
在一些示例性实施例中，所述一对杂质区250可从鳍形有源区FA的上表面向上突出。
绝缘间隔物230可包括例如氮化硅层、氮氧化硅层、含碳的氮氧化硅层或其复合层，或者在绝缘间隔物230中可具有气隙或低介电层。栅极顶盖层240可包括例如氮化硅层。
层间绝缘层300可形成在与绝缘间隔物230对应的栅极结构200的相对侧上的绝缘间隔物230上(例如覆盖绝缘间隔物230)。层间绝缘层300可包括例如氧化硅层(例如，原硅酸四乙酯(tetra-ethyl-ortho-silicate，TEOS))。
在鳍形有源区FA与栅极导电层220彼此相交的部分处可形成晶体管TR。晶体管TR包括三维(three-dimensional，3D)结构的MOS晶体管，在所述三维结构中，在鳍形有源区FA的上表面及两个侧壁上形成有沟道。
在一些示例性实施例中，半导体器件1还可在与鳍形有源区FA的上表面间隔开的位置处包括与鳍形有源区FA的上表面面对的纳米片堆叠结构。纳米片堆叠结构可包括平行于鳍形有源区FA的上表面延伸的多个纳米片。所述多个纳米片可包括沟道区。栅极导电层220可环绕沟道区的至少一部分。纳米片可包含IV族半导体、IV-IV族化合物半导体或III-V族化合物半导体。举例来说，纳米片可包含Si、Ge或SiGe，或者可包含InGaAs、InAs、GaSb、InSb或其组合。当半导体器件1还包括纳米片堆叠结构时，栅极介电层210可夹置在沟道区与栅极导电层220之间。杂质区250可与所述多个纳米片的两端接触，且与杂质区250相邻的所述多个纳米片的两端可被用于覆盖栅极导电层220的侧壁的绝缘间隔物230覆盖。在鳍形有源区FA与纳米片之间可形成一对内绝缘间隔物。所述一对内绝缘间隔物可夹置在栅极导电层220与杂质区250之间。内绝缘间隔物可包含与栅极介电层210的材料不同的材料。内绝缘间隔物可包含介电常数比构成栅极介电层210的材料的介电常数小的材料。举例来说，内绝缘间隔物可包含但不限于构成纳米片的材料的氧化物。栅极介电层210可从纳米片的沟道区的表面延伸到内绝缘间隔物的侧壁表面，从而夹置在栅极导电层220与内绝缘间隔物之间。
根据本发明概念一些示例性实施例的半导体器件1可包括在第二方向(Y方向)上延伸的所述多个鳍形有源区以及实质上在第二方向(Y方向)上延伸的所述多个突出图案PP。
彼此相邻的所述多个鳍形有源区FA的一些部分可以第一节距PiN排列。彼此相邻且在第二方向(Y方向)上延伸的所述多个突出图案PP的一些部分可以第一节距PiN排列。彼此相邻且在第二方向(Y方向)上延伸的所述多个鳍形有源区FA以及所述多个突出图案PP各自的一些部分可以比第一节距PiN大的第二节距PiW排列。
突出图案PP是在移除初步鳍形有源区PFA(图3A至图3D)的一部分之后，在深沟槽DT的底表面处余留在衬底110上的一部分，以使彼此相邻且在第二方向(Y方向)上延伸的所述多个鳍形有源区FA及所述多个突出图案PP的各自的一些部分之间排列有第二掩模图案M2(图3A至图3D所示)的第一侧壁SW1(图3A至图3D所示)。由于第二掩模图案M2的第一侧壁SW1位于以相对大的第二节距PiW彼此相邻的初步鳍形有源区PFA的一些部分之间，因此在形成第二掩模图案M2或使用第二掩模图案M2作为蚀刻掩模执行用于移除初步鳍形有源区PFA的一部分的蚀刻工艺时可获得足够的蚀刻工艺裕度。因此，可阻止/防止半导体器件1的性能劣化或阻止/防止半导体器件1包括如下缺陷：初步鳍形有源区PFA的不应被移除的一部分实际上被移除；或者初步鳍形有源区PFA的应被移除的一部分仍原样余留。
根据本发明概念的半导体器件可免受性能劣化或缺陷，这是因为用于形成鳍形有源区的初步鳍形有源区的期望不被移除的一部分不会被移除且期望被移除的一部分不会余留下来。
尽管已参照本发明概念的示例性实施例具体示出并阐述了本发明概念，然而所属领域中的一般技术人员应理解，在不背离由以上权利要求书所界定的本公开的精神及范围的条件下，可在本文中作出形式及细节上的各种改变。

Claims (20)

1.一种半导体器件，其特征在于，包括：
衬底，包括由所述衬底中的沟槽界定的器件区；
多个鳍形有源区，在所述器件区中彼此间隔开且在第一方向上延伸；以及
多个突出图案，沿所述沟槽的底表面延伸，所述多个突出图案中的一者从所述器件区的侧壁的下端延伸，
其中所述多个鳍形有源区中的相邻的鳍形有源区在与所述第一方向垂直的第二方向上以第一节距彼此间隔开，
其中所述多个突出图案与所述多个鳍形有源区在所述第二方向上以第二节距彼此间隔开，所述第二节距大于所述第一节距，
其中所述器件区的所述侧壁的所述下端包括所述器件区的第一侧壁的第一下端，且
其中所述多个突出图案中的所述一者从所述第一侧壁的所述第一下端延伸到所述器件区的第二侧壁的第二下端。
2.根据权利要求1所述的半导体器件，其特征在于，
其中所述多个鳍形有源区包括第一鳍形延伸部及第二鳍形延伸部，所述第一鳍形延伸部与所述第二鳍形延伸部彼此间隔开且在所述第一方向上共线，
其中所述第一侧壁的所述第一下端位于所述第一鳍形延伸部的第一鳍侧壁下方，
其中所述第二侧壁的所述第二下端位于所述第二鳍形延伸部的第二鳍侧壁下方，
其中所述多个突出图案中的所述一者包括弯曲的突出图案，所述弯曲的突出图案包括在与所述第一方向不同的第三方向上延伸的第一部分，且
其中所述弯曲的突出图案的第二部分在所述第一方向上延伸且不与所述第一鳍形延伸部及所述第二鳍形延伸部共线，所述第一部分从所述第二部分延伸到所述器件区的所述第一侧壁的所述第一下端。
3.根据权利要求2所述的半导体器件，其特征在于，
其中所述器件区的所述第一侧壁与所述第一鳍形延伸部的所述第一鳍侧壁对齐，
其中所述器件区的所述第二侧壁与所述第二鳍形延伸部的所述第二鳍侧壁对齐，
其中所述多个鳍形有源区包括与所述第一鳍形延伸部及所述第二鳍形延伸部平行地且在所述第一方向上延伸的直的鳍形有源区，
其中所述直的鳍形有源区以所述第一节距与所述第一鳍形延伸部及所述第二鳍形延伸部间隔开，
其中所述多个突出图案包括与所述第一鳍形延伸部及所述第二鳍形延伸部平行地在所述第一方向上延伸的直的突出图案，
其中所述直的突出图案以所述第二节距与所述第一鳍形延伸部及所述第二鳍形延伸部间隔开，
其中所述直的鳍形有源区以所述第二节距与所述第二部分间隔开，且
其中所述直的突出图案以所述第一节距与所述第二部分间隔开。
4.根据权利要求2所述的半导体器件，其特征在于，所述第二部分与所述第一鳍形延伸部及所述第二鳍形延伸部共线时所沿的轴线之间的间隔等于所述第二节距与所述第一节距之间的差。
5.根据权利要求1所述的半导体器件，其特征在于，还包括：
隔离层，位于所述多个鳍形有源区的所述第一侧壁的下部部分上、所述器件区的所述侧壁上以及所述多个突出图案上；以及
多个栅极结构，在所述第一方向上彼此间隔开，且所述多个栅极结构在所述隔离层及所述多个鳍形有源区上并于所述第二方向上延伸，所述多个栅极结构中的每一者包括栅极介电层及栅极导电层。
6.根据权利要求1所述的半导体器件，其特征在于，所述多个突出图案中的相邻突出图案在所述第二方向上以所述第一节距彼此间隔开。
7.一种半导体器件，其特征在于，包括：
衬底，包括由所述衬底中的沟槽界定的器件区；
多个鳍形有源区，在所述器件区中彼此间隔开且在第一方向上延伸；以及
多个突出图案，沿所述沟槽的底表面延伸，
其中所述多个突出图案与所述多个鳍形有源区之间的间隔大于所述多个鳍形有源区中两个相邻的鳍形有源区之间的间隔，且
其中所述多个突出图案中的一者的第一端及第二端分别接触所述器件区的第一侧壁及第二侧壁的第一下端及第二下端。
8.根据权利要求7所述的半导体器件，其特征在于，
其中所述多个突出图案中两个相邻的突出图案在与所述第一方向垂直的第二方向上以第一节距彼此间隔开，
其中所述第一节距包括所述多个鳍形有源区中所述两个相邻的鳍形有源区之间的所述间隔，且
其中所述多个突出图案的一部分在与所述第一方向不同的所述第二方向上延伸。
9.一种半导体器件，其特征在于，包括：
衬底，包括由所述衬底中的沟槽界定的器件区；
多个鳍形有源区，在所述器件区中以第一节距彼此间隔开且在第一方向上延伸；
突出图案，从所述器件区的侧壁的下端沿所述沟槽的底表面延伸；
隔离层，位于所述多个鳍形有源区的鳍侧壁的下部部分上、所述器件区的所述侧壁上以及所述突出图案上；以及
多个栅极结构，在所述隔离层及所述多个鳍形有源区上在所述第一方向上彼此间隔开且在与所述第一方向不同的第二方向上延伸，其中所述多个栅极结构中的每一者包括与所述多个鳍形有源区相交的栅极导电层及栅极介电膜，
其中所述突出图案及所述多个鳍形有源区在所述第二方向上以大于所述第一节距的第二节距彼此间隔开，
其中所述突出图案的第一部分的纵向维度在所述第一方向上，且所述突出图案的第二部分的纵向维度在与所述第一方向和所述第二方向倾斜的第三方向上。
10.根据权利要求9所述的半导体器件，其特征在于，所述突出图案的一端接触位于所述多个鳍形有源区中的一者的所述鳍侧壁中的一者的下方的所述器件区的所述侧壁的所述下端，且
其中所述突出图案的所述第一部分在所述第二方向上与所述多个鳍形有源区中的所述一者在所述第一方向上延伸时所沿的轴线间隔开。
11.一种制造半导体器件的方法，其特征在于，所述方法包括：
通过执行极紫外光刻工艺在衬底上形成彼此间隔开的多个第一掩模图案；
使用所述第一掩模图案作为蚀刻掩模来形成彼此间隔开的多个初步鳍形有源区；
在所述多个初步鳍形有源区上形成第二掩模图案；以及
使用所述第二掩模图案作为蚀刻掩模来形成被所述衬底中的沟槽定义的器件区、在所述器件区中彼此间隔开且在第一方向延伸的多个鳍形有源区及沿所述沟槽的底表面延伸的多个突出图案，
其中所述多个突出图案和所述多个鳍形有源区之间的第一间隔大于所述多个鳍形有源区中的两个相邻的鳍形有源区之间的第二间隔，且
其中所述多个突出图案中的一者的第一端及第二端分别接触所述器件区的第一侧壁及第二侧壁的第一下端及第二下端。
12.根据权利要求11所述的制造半导体器件的方法，其特征在于，所述多个鳍形有源区包括分别从所述器件区的所述第一侧壁及所述第二侧壁向上延伸的第一鳍侧壁和第二鳍侧壁。
13.根据权利要求11所述的制造半导体器件的方法，其特征在于，所述多个鳍形有源区包括彼此间隔开且在所述第一方向上共线的第一鳍形延伸部和第二鳍形延伸部，
其中所述第一侧壁的所述第一下端在所述第一鳍形延伸部的第一鳍侧壁的下方，
其中所述第二侧壁的所述第二下端在所述第二鳍形延伸部的第二鳍侧壁的下方，
其中所述多个突出图案中的所述一者包括弯曲的突出图案，所述弯曲的突出图案包括在与所述第一方向和第二方向倾斜的第三方向上延伸的第一部分，
其中所述弯曲的突出图案的第二部分在所述第一方向上延伸且不与所述第一鳍形延伸部及所述第二鳍形延伸部共线，所述第一部分从所述第二部分延伸到所述器件区的所述第一侧壁的所述第一下端。
14.根据权利要求13所述的制造半导体器件的方法，其特征在于，所述器件区的所述第一侧壁与所述第一鳍形延伸部的所述第一鳍侧壁对齐，
其中所述器件区的所述第二侧壁与所述第二鳍形延伸部的所述第二鳍侧壁对齐，
其中所述多个鳍形有源区包括与所述第一鳍形延伸部及所述第二鳍形延伸部平行地且在所述第一方向上延伸的直的鳍形有源区，
其中所述直的鳍形有源区以所述第二间隔与所述第一鳍形延伸部及所述第二鳍形延伸部间隔开，
其中所述多个突出图案包括与所述第一鳍形延伸部及所述第二鳍形延伸部平行地在所述第一方向上延伸的直的突出图案，
其中所述直的突出图案以所述第一间隔与所述第一鳍形延伸部及所述第二鳍形延伸部间隔开，
其中所述直的鳍形有源区以所述第一间隔与所述第二部分间隔开，且
其中所述直的突出图案以所述第二间隔与所述第二部分间隔开。
15.根据权利要求14所述的制造半导体器件的方法，其特征在于，所述第二部分与所述第一鳍形延伸部及所述第二鳍形延伸部共线时所沿的轴线之间的第三间隔等于所述第一间隔与所述第二间隔之间的差。
16.一种制造半导体器件的方法，其特征在于，所述方法包括：
在衬底上形成彼此间隔开的多个第一掩模图案；
通过使用所述第一掩模图案作为蚀刻掩模来移除所述衬底的一部分以形成以浅沟槽在其之间而彼此间隔开的多个初步鳍形有源区；
在所述多个初步鳍形有源区上形成第二掩模图案；以及
使用所述第二掩模图案作为蚀刻掩模来形成被所述衬底中的深沟槽定义的器件区、在所述器件区中以第一节距彼此间隔开且在第一方向延伸的多个鳍形有源区及沿所述深沟槽的底表面延伸的多个突出图案，
其中所述多个突出图案和所述多个鳍形有源区在与所述第一方向不同的第二方向上以大于所述第一节距的第二节距彼此间隔开，且
其中所述多个突出图案中的一者的第一部分的纵向维度在所述第一方向上，且所述多个突出图案中的所述一者的第二部分的纵向维度在与所述第一方向和所述第二方向倾斜的第三方向上。
17.根据权利要求16所述的制造半导体器件的方法，其特征在于，所述多个鳍形有源区中的两个相邻的鳍形有源区在所述第二方向上以所述第一节距彼此间隔开，
其中所述多个突出图案中的一者的第一端及第二端分别接触所述器件区的第一侧壁及第二侧壁的第一下端及第二下端，且
其中所述多个鳍形有源区中的一者的鳍侧壁在所述器件区的所述第一侧壁及所述第二侧壁上。
18.根据权利要求16所述的制造半导体器件的方法，其特征在于，所述多个第一掩模图案是通过执行极紫外光刻工艺形成。
19.一种制造半导体器件的方法，其特征在于，所述方法包括：
通过执行极紫外光刻工艺在衬底上形成彼此间隔开的多个第一掩模图案；
通过使用所述第一掩模图案作为蚀刻掩模来移除所述衬底的一部分以形成以浅沟槽在其之间而彼此间隔开的多个初步鳍形有源区；
在所述多个初步鳍形有源区上形成第二掩模图案；
通过使用所述第二掩模图案作为蚀刻掩模来移除所述衬底的进一步的部分和所述多个初步鳍形有源区的一部分以形成被所述衬底中的深沟槽定义的器件区、在所述器件区中彼此间隔开且在第一方向延伸的多个鳍形有源区及沿所述深沟槽的底表面延伸的多个突出图案；
在所述多个突出图案上、所述器件区的侧壁上和所述多个鳍形有源区的鳍侧壁的下部部分上形成隔离层；以及
在所述隔离层及所述多个鳍形有源区上形成在所述第一方向上彼此间隔开且在与所述第一方向垂直的第二方向上延伸的多个栅极结构，所述多个栅极结构中的每一者包括栅极介电层及栅极导电层，
其中所述多个鳍形有源区中的相邻的鳍形有源区在所述第二方向上以第一节距彼此间隔开，
其中所述多个突出图案与所述多个鳍形有源区在所述第二方向上以第二节距彼此间隔开，所述第二节距大于所述第一节距，
其中所述器件区的所述侧壁的下端包括所述器件区的第一侧壁的第一下端，且
其中所述多个突出图案中的一者从所述第一侧壁的所述第一下端延伸到所述器件区的第二侧壁的第二下端。
20.根据权利要求19所述的制造半导体器件的方法，其特征在于，还包括：
在所述浅沟槽中和所述多个初步鳍形有源区上形成模塑层，
其中所述第二掩模图案形成在所述模塑层上，
其中所述多个突出图案中的所述一者的第一部分的纵向维度在所述第一方向上，且所述多个突出图案中的所述一者的第二部分的纵向维度在与所述第一方向和所述第二方向倾斜的第三方向上，且
其中所述多个突出图案中的相邻的突出图案在所述第二方向上以所述第一节距彼此间隔开。
CN201810630928.6A 2017-09-15 2018-06-19 具有鳍形有源区的半导体器件 Active CN109509791B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0118837 2017-09-15
KR1020170118837A KR102527383B1 (ko) 2017-09-15 2017-09-15 핀형 활성 영역을 가지는 반도체 소자

Publications (2)

Publication Number Publication Date
CN109509791A CN109509791A (zh) 2019-03-22
CN109509791B true CN109509791B (zh) 2023-06-30

Family

ID=65721133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810630928.6A Active CN109509791B (zh) 2017-09-15 2018-06-19 具有鳍形有源区的半导体器件

Country Status (3)

Country Link
US (2) US10658244B2 (zh)
KR (1) KR102527383B1 (zh)
CN (1) CN109509791B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297555B2 (en) 2016-07-29 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having crown-shaped semiconductor strips and recesses in the substrate from etched dummy fins
JP7042726B2 (ja) * 2018-10-04 2022-03-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN112309857A (zh) * 2019-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114068408A (zh) * 2020-07-31 2022-02-18 联华电子股份有限公司 半导体元件及其制作方法
US20220413376A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Extreme ultraviolet lithography patterning with assist features
KR20230105178A (ko) * 2022-01-03 2023-07-11 삼성전자주식회사 반도체 장치 및 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311503A (ja) * 2007-06-15 2008-12-25 Toshiba Corp 半導体装置
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列
KR20170028817A (ko) * 2015-09-04 2017-03-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 더미 핀의 상이한 높이
EP3182461A1 (en) * 2015-12-16 2017-06-21 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9009641B2 (en) * 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
JP2013058688A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体装置の製造方法
EP2608247A1 (en) * 2011-12-21 2013-06-26 Imec EUV photoresist encapsulation
US8881066B2 (en) 2011-12-29 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Mandrel modification for achieving single fin fin-like field effect transistor (FinFET) device
KR101908980B1 (ko) * 2012-04-23 2018-10-17 삼성전자주식회사 전계 효과 트랜지스터
US9177820B2 (en) 2012-10-24 2015-11-03 Globalfoundries U.S. 2 Llc Sub-lithographic semiconductor structures with non-constant pitch
US9219153B2 (en) * 2013-08-21 2015-12-22 Globalfoundries Inc. Methods of forming gate structures for FinFET devices and the resulting semiconductor products
US9515184B2 (en) * 2013-09-12 2016-12-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with multiple-height fins and substrate trenches
US9147730B2 (en) 2014-03-03 2015-09-29 Globalfoundries Inc. Methods of forming fins for FinFET semiconductor devices and selectively removing some of the fins by performing a cyclical fin cutting process
US9209037B2 (en) 2014-03-04 2015-12-08 GlobalFoundries, Inc. Methods for fabricating integrated circuits including selectively forming and removing fin structures
US9773869B2 (en) * 2014-03-12 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9281382B2 (en) * 2014-06-04 2016-03-08 Stmicroelectronics, Inc. Method for making semiconductor device with isolation pillars between adjacent semiconductor fins
CN105374871B (zh) * 2014-08-22 2020-05-19 联华电子股份有限公司 鳍状结构及其形成方法
US9269627B1 (en) 2014-09-30 2016-02-23 International Business Machines Corporation Fin cut on SIT level
US9455198B1 (en) 2014-12-08 2016-09-27 Globalfoundries Inc. Methods of removing fins so as to form isolation structures on products that include FinFET semiconductor devices
KR102347185B1 (ko) 2015-02-03 2022-01-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102170701B1 (ko) * 2015-04-15 2020-10-27 삼성전자주식회사 반도체 장치 제조 방법
KR102476356B1 (ko) * 2015-10-07 2022-12-09 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9564446B1 (en) 2015-12-16 2017-02-07 International Business Machines Corporation SRAM design to facilitate single fin cut in double sidewall image transfer process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311503A (ja) * 2007-06-15 2008-12-25 Toshiba Corp 半導体装置
CN103208496A (zh) * 2012-01-12 2013-07-17 台湾积体电路制造股份有限公司 Sram单元和阵列
KR20130083358A (ko) * 2012-01-12 2013-07-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Ｓｒａｍ 셀과 어레이
KR20170028817A (ko) * 2015-09-04 2017-03-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 더미 핀의 상이한 높이
EP3182461A1 (en) * 2015-12-16 2017-06-21 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch

Also Published As

Publication number Publication date
US20190088551A1 (en) 2019-03-21
CN109509791A (zh) 2019-03-22
KR20190031028A (ko) 2019-03-25
US10658244B2 (en) 2020-05-19
KR102527383B1 (ko) 2023-04-28
US11373909B2 (en) 2022-06-28
US20200243395A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
CN109509791B (zh) 具有鳍形有源区的半导体器件
CN110828570B (zh) 半导体器件
US11152488B2 (en) Gate-all-around structure with dummy pattern top in channel region and methods of forming the same
US11145765B2 (en) Gate-all-around structure with self substrate isolation and methods of forming the same
US9379104B1 (en) Method to make gate-to-body contact to release plasma induced charging
US20240153953A1 (en) Method of manufacturing semiconductor devices and a semiconductor device
KR102332872B1 (ko) 데이터 보존이 향상된 메모리 디바이스
US11217679B2 (en) Semiconductor device and method
US20200176326A1 (en) Semiconductor Device and Method
US11942523B2 (en) Semiconductor devices and methods of forming the same
US20220352371A1 (en) Semiconductor Device and Method
CN107978564B (zh) 一种半导体器件及其制造方法和电子装置
US20230378001A1 (en) Semiconductor device and method
CN113257816A (zh) 半导体器件和形成半导体器件的方法
CN219800858U (zh) 半导体装置
US11664444B2 (en) Fin field-effect transistor with void and method of forming the same
US20230087690A1 (en) Semiconductor structures with power rail disposed under active gate
US11374089B2 (en) Shallow trench isolation (STI) contact structures and methods of forming same
US11658245B2 (en) Semiconductor device and method of manufacturing
US20230268427A1 (en) Fin Field-Effect Transistor With Void and Method of Forming The Same
US20230282698A1 (en) Semiconductor device and manufacturing methods thereof
TW202320228A (zh) 半導體裝置及其製造方法
TW202310013A (zh) 形成半導體裝置的方法
CN117374076A (zh) 3ds fet及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant