CN109448772B - 一种减少电压差的存储器字线选择电路及芯片和存储器 - Google Patents

一种减少电压差的存储器字线选择电路及芯片和存储器 Download PDF

Info

Publication number
CN109448772B
CN109448772B CN201811438060.6A CN201811438060A CN109448772B CN 109448772 B CN109448772 B CN 109448772B CN 201811438060 A CN201811438060 A CN 201811438060A CN 109448772 B CN109448772 B CN 109448772B
Authority
CN
China
Prior art keywords
word line
voltage
type mos
memory
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811438060.6A
Other languages
English (en)
Other versions
CN109448772A (zh
Inventor
张登军
安友伟
余作欢
李建球
杨小龙
刘大海
张亦锋
李迪
陈晓君
逯钊琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Boya Semiconductor Co ltd
Original Assignee
Hefei Boya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Boya Semiconductor Co ltd filed Critical Hefei Boya Semiconductor Co ltd
Priority to CN201811438060.6A priority Critical patent/CN109448772B/zh
Publication of CN109448772A publication Critical patent/CN109448772A/zh
Application granted granted Critical
Publication of CN109448772B publication Critical patent/CN109448772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种减少电压差的存储器字线选择电路及芯片和存储器，包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind。本发明能够有效降低电路中的MOS管的电压差，保护MOS管，从而提高电路可靠性和耐久性。

Description

一种减少电压差的存储器字线选择电路及芯片和存储器
技术领域
本发明涉及一种存储器的字线线路，特别是一种减少电压差的存储器字线选择电路及芯片和存储器。
背景技术
在存储器电路中，字线选择电路的输出电压可以为正压，也可以为负压，而传统的字线选择电路的输出电压范围比较宽，正负压之间相差较大，在字线信号输出端(WordLine，简称WL)切换电压的时候容易对电路中的MOS管造成影响，降低电路的可靠性和耐久性。
发明内容
为解决上述问题，本发明提供了一种减少电压差的存储器字线选择电路，能够有效降低电路中的MOS管的电压差，保护MOS管，从而提高电路可靠性和耐久性。
本发明解决其问题所采用的技术方案是：
一种减少电压差的存储器字线选择电路，包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind。
进一步，所述字线控制输入端PVmid保持接地电压GND，所述字线控制输入端NVmid保持低位负电压Vnn＿L。
进一步，所述MP0的源极和MP1的源极的控制电压为高电压HV或接地电压GND，所述MN0的源极和MN1的源极的控制电压为负电压Vnn或低位负电压Vnn＿L。
一种存储器芯片，包括有上述的一种减少电压差的存储器字线选择电路。
一种存储器，设置有至少一个存储器芯片，包括有上述的一种减少电压差的存储器字线选择电路。
本发明的有益效果是：本发明三个P型mos管和三个N型mos管分别连接在字线选择电路的两侧上，分别输出正电压和负电压实现字线电压的切换，所述字线信号输出端在输出正电压的时候，所述MP0和MP1选一导通，N型mos管一侧截止，在输出负电压的时候，所述MN0和MN1选一导通，P型mos管一侧截止，因此对于电路中6个mos管而言，各自的漏极电压与栅极电压之间的电压差，能够人为控制，从而能够降低MOS管的电压差，从而提高电路可靠性和耐久性。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1是本发明的字线选择电路图；
图2是本发明字线信号输出端输出高电压的电压标示图；
图3是本发明字线信号输出端输出高电压的另一个电压标示图；
图4是本发明字线信号输出端输出负电压的电压标示图；
图5是本发明字线信号输出端输出负电压的另一个电压标示图。
具体实施方式
参照图1，本发明的一个实施例提供了一种减少电压差的存储器字线选择电路，包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind。
本实施例的三个P型mos管和三个N型mos管以所述字线信号输出端为轴对称分布，通过控制施加在mos管上的电压控制相应mos管的导通和截止，从而实现所述字线信号输出端上不同的电压输出；在选择导通和截止的时候，P型mos管一侧负责输出正电压，而N型mos管一侧负责输出负电压或低位负电压，由于P型mos管一侧和N型mos管一侧共同接入到所述字线信号输出端，因此所述字线信号输出端可以输出正负电压实现字线电路功能，另一方面，本实施例在输出正电压的时候，所述MP0和MP1选一导通，N型mos管一侧截止，在输出负电压的时候，所述MN0和MN1选一导通，P型mos管一侧截止，因此对于电路中6个mos管而言，各自的漏极电压与栅极电压之间的电压差，能够人为控制，从而能够降低MOS管的电压差，从而提高电路可靠性和耐久性
优选地，本发明的一种减少电压差的存储器字线选择电路提供了另一个实施例，所述字线控制输入端PVmid保持接地电压GND，所述字线控制输入端NVmid保持低位负电压Vnn＿L。
本实施例基于P型mos管和N型mos管的特性，在MP2的栅极和MN2的栅极上施加恒定的电压，因此电路在切换mos管的导通和截止状态时，只要改变输入所述MP2的源极电压和所述MN2的源极电压即可，而使所述MP2的源极电压和所述MN2的源极电压受两侧的四个mos管控制，因此整体电路易于控制，可靠性高。
优选地，本发明的一种减少电压差的存储器字线选择电路提供了另一个实施例，所述MP0的源极和MP1的源极的控制电压为高电压HV或接地电压GND，所述MN0的源极和MN1的源极的控制电压为负电压Vnn或低位负电压Vnn＿L。
本实施例实际上也是基于P型mos管和N型mos管的特性，通过在源极施加相应的电压使mos管导通和截止，根据选用的mos管的性能参数，可以设置相应的电压值，简化电路的供电结构。
优选地，本发明的一种减少电压差的存储器字线选择电路提供了另一个实施例，所述MP0和MP2的开关状态相同，所述MN0和MN2的开关状态相同。
本实施例限定了MP0作为电压传递端将施加在自身的源极的电压传递到MP2的源极，MN0作为电压传递端将施加在自身的源极的电压传递到MN2的源极。
一种存储器芯片，包括有上述的一种减少电压差的存储器字线选择电路。
一种存储器，设置有至少一个存储器芯片，包括上述的一种减少电压差的存储器字线选择电路。
本发明的另一个实施例提供了一种减少电压差的存储器字线选择电路，包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind，所述PVmid保持接地电压GND，所述NVmid保持低位负电压Vnn＿L，所述MP0的源极和MP1的源极的控制电压为高电压HV或接地电压GND，所述MN0的源极和MN1的源极的控制电压为负电压Vnn或低位负电压Vnn＿L，所述MP0和MP2的开关状态相同，所述MN0和MN2的开关状态相同。
本实施例的工作方式如下，包括四种情况：
1.所述字线信号输出端WL输出高电压：
参照图2，所述MP0的栅极施加接地电压GND，所述MN0的栅极低位负电压Vnn＿L，所述MP0的源极施加高电压HV，所述MN0的源极施加低位负电压Vnn＿L，所述MP1的源极施加接地电压GND，所述MP1的栅极施加高电压HV，所述MN1的源极和栅极均施加负电压Vnn，此时所述MP0和MP2导通，MP1截止，MN0、MN1和MN2截止，此时P型mos管一侧的最大电压差是Vmax1＝HV－GND，N型mos管的最大电压差是Vmax2＝HV－Vnn_L。
2.所述字线信号输出端WL输出高电压的另一种情况：
参照图3，所述MP1的栅极施加接地电压GND，所述MN0的栅极低位负电压Vnn＿L，所述MP1的源极施加高电压HV，所述MN0的源极施加低位负电压Vnn＿L，所述MP0的源极施加接地电压GND，所述MP0的栅极施加高电压HV，所述MN1的源极和栅极均施加负电压Vnn，此时所述MP1和MP2导通，MP0截止，MN0、MN1和MN2截止，此时P型mos管一侧的最大电压差是Vmax1＝HV－GND，N型mos管的最大电压差是Vmax2＝HV－Vnn_L。
3.所述字线信号输出端WL输出负电压：
参照图4，所述MP0的栅极施加接地电压GND，所述MN0的栅极低位负电压Vnn＿L，所述MP0的源极施加接地电压GND，所述MN0的源极施加负电压Vnn，所述MP1的源极施加接地电压GND，所述MP1的栅极施加高电压HV，所述MN1的源极和栅极均施加负电压Vnn，此时所述MN0和MN2导通，MN1截止，MP0、MP1和MP2截止，此时P型mos管一侧的最大电压差是Vmax1＝GND－Vnn，N型mos管一侧的最大电压差是Vmax2＝Vnn_L－Vnn。
4.所述字线信号输出端WL输出负电压：
参照图5，所述MP0的栅极施加高电压HV，所述MN0的栅极低位负电压Vnn，所述MP0的源极施加接地电压GND或者高电压HV，所述MN0的源极施加负电压Vnn或者低位负电压Vnn＿L，所述MP1的源极和栅极均施加接地电压GND，所述MN1的源极施加负电压Vnn，所述MN1的栅极施加低位负电压Vnn＿L，此时所述MN1和MN2导通，MN0截止，MP0、MP1和MP2截止，此时P型mos管一侧的最大电压差是Vmax1＝GND－Vnn，N型mos管一侧的最大电压差是Vmax2＝Vnn＿L－Vnn。
综上所述，实际上在所述字线信号输出端WL输出高电压的时候选择所述MP0和MP1的其中一个导通、保持MP2导通，同时N型mos管一侧全部截止，即可输出高电压；所述字线信号输出端WL输出负电压的时候选择所述MN0和MN1的其中一个导通、保持MN2导通，同时P型mos管一侧全部截止，即可输出负电压。
本发明可以人为设定各个电压值从而实现降低MOS管的电压差，从而提高电路可靠性和耐久性。
以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式，只要其以相同的手段达到本发明的技术效果，都应属于本发明的保护范围。

Claims (4)

1.一种减少电压差的存储器字线选择电路，其特征在于：包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind，所述字线控制输入端PVmid保持接地电压GND，所述字线控制输入端NVmid保持低位负电压Vnn_L，所述MP0的源极和MP1的源极的控制电压为高电压HV或接地电压GND，所述MN0的源极和MN1的源极的控制电压为负电压Vnn或低位负电压Vnn_L；其中，三个P型mos管和三个N型mos管以所述字线信号输出端为轴对称分布，通过控制施加在mos管上的电压控制相应mos管的导通和截止，从而实现所述字线信号输出端上不同的电压输出；在选择导通和截止的时候，P型mos管一侧负责输出正电压，而N型mos管一侧负责输出负电压或低位负电压，由于P型mos管一侧和N型mos管一侧共同接入到所述字线信号输出端，因此所述字线信号输出端可以输出正负电压实现字线电路功能；在输出正电压的时候，所述MP0和MP1选一导通，N型mos管一侧截止，在输出负电压的时候，所述MN0和MN1选一导通，P型mos管一侧截止。
2.根据权利要求1所述的一种减少电压差的存储器字线选择电路，其特征在于：所述MP0和MP2的开关状态相同，所述MN0和MN2的开关状态相同。
3.一种存储器芯片，其特征在于：包括有如权利要求1或2所述的一种减少电压差的存储器字线选择电路。
4.一种存储器，设置有至少一个存储器芯片，其特征在于：包括有如权利要求1或2所述的一种减少电压差的存储器字线选择电路。
CN201811438060.6A 2018-11-28 2018-11-28 一种减少电压差的存储器字线选择电路及芯片和存储器 Active CN109448772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811438060.6A CN109448772B (zh) 2018-11-28 2018-11-28 一种减少电压差的存储器字线选择电路及芯片和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811438060.6A CN109448772B (zh) 2018-11-28 2018-11-28 一种减少电压差的存储器字线选择电路及芯片和存储器

Publications (2)

Publication Number Publication Date
CN109448772A CN109448772A (zh) 2019-03-08
CN109448772B true CN109448772B (zh) 2024-05-28

Family

ID=65555925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811438060.6A Active CN109448772B (zh) 2018-11-28 2018-11-28 一种减少电压差的存储器字线选择电路及芯片和存储器

Country Status (1)

Country Link
CN (1) CN109448772B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508544B (zh) * 2020-06-30 2020-10-16 深圳市芯天下技术有限公司 一种受耐压限制的负高压到电源的切换电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980033958A (ko) * 1996-11-04 1998-08-05 문정환 인버터 회로
JP2007250044A (ja) * 2006-03-14 2007-09-27 Sony Corp 半導体メモリデバイスおよびその動作方法
CN104299646A (zh) * 2014-10-24 2015-01-21 中国人民解放军国防科学技术大学 基于标准工艺的超低功耗非易失性存储器
CN104361906A (zh) * 2014-10-24 2015-02-18 中国人民解放军国防科学技术大学 基于标准cmos工艺的超低功耗非易失性存储器
CN106341104A (zh) * 2016-08-15 2017-01-18 华为技术有限公司 反相时钟产生电路和寄存器
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
CN209118770U (zh) * 2018-11-28 2019-07-16 合肥博雅半导体有限公司 一种减少电压差的存储器字线选择电路及芯片和存储器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20022240A1 (it) * 2002-10-22 2004-04-23 Atmel Corp Architettura di memoria flash con cancellazione di modo

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980033958A (ko) * 1996-11-04 1998-08-05 문정환 인버터 회로
JP2007250044A (ja) * 2006-03-14 2007-09-27 Sony Corp 半導体メモリデバイスおよびその動作方法
CN104299646A (zh) * 2014-10-24 2015-01-21 中国人民解放军国防科学技术大学 基于标准工艺的超低功耗非易失性存储器
CN104361906A (zh) * 2014-10-24 2015-02-18 中国人民解放军国防科学技术大学 基于标准cmos工艺的超低功耗非易失性存储器
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
CN106341104A (zh) * 2016-08-15 2017-01-18 华为技术有限公司 反相时钟产生电路和寄存器
CN209118770U (zh) * 2018-11-28 2019-07-16 合肥博雅半导体有限公司 一种减少电压差的存储器字线选择电路及芯片和存储器

Also Published As

Publication number Publication date
CN109448772A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
US9882566B1 (en) Driving circuit for non-volatile memory
AU2003292559A1 (en) Cmis semiconductor nonvolatile storage circuit
CN103312133B (zh) 具电压箝位功能的栅极驱动电路
KR20040110669A (ko) 내부전압 생성용 액티브 드라이버
CN108536208B (zh) 偏置电流电路
CN209748522U (zh) 电压电平移位器
CN109448772B (zh) 一种减少电压差的存储器字线选择电路及芯片和存储器
KR100464113B1 (ko) 반도체 회로
KR20160145744A (ko) 래치 및 d 플립플롭
JP2005086805A (ja) パワーゲーティング技術、回路および集積回路装置
CN216390968U (zh) 射频驱动电路、射频开关及射频芯片
CN110609583A (zh) 一种用于蜂鸣器稳定驱动管栅极电压的电路
CN209118770U (zh) 一种减少电压差的存储器字线选择电路及芯片和存储器
CN111721986B (zh) 一种宽输入共模电压范围电流检测放大器电路
US20170104488A1 (en) Semiconductor device and selector circuit
CN111141948B (zh) 一种掉电检测电路
WO2022198951A1 (zh) 字线驱动电路以及动态随机存储器
CN219286048U (zh) 自控输入数据缓冲电路
US9768778B2 (en) High voltage level shifter in ultra low power supply memory application
CN219918900U (zh) 一种用于pmos管的驱动电路拓扑结构
CN118137650B (zh) 一种放大器正负对称双电源开关控制电路
CN102522829A (zh) 电源管理电路
CN108111187A (zh) 无源驱动板发射信号驱动电路
KR100396831B1 (ko) 절전형인버터회로
CN110022145B (zh) 一种锁存器及隔离电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant