CN109427888A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN109427888A
CN109427888A CN201710776635.4A CN201710776635A CN109427888A CN 109427888 A CN109427888 A CN 109427888A CN 201710776635 A CN201710776635 A CN 201710776635A CN 109427888 A CN109427888 A CN 109427888A
Authority
CN
China
Prior art keywords
fin
substrate
heat dissipation
semiconductor structure
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710776635.4A
Other languages
English (en)
Other versions
CN109427888B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, SMIC Advanced Technology R&D Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710776635.4A priority Critical patent/CN109427888B/zh
Priority to US16/115,151 priority patent/US10446463B2/en
Publication of CN109427888A publication Critical patent/CN109427888A/zh
Application granted granted Critical
Publication of CN109427888B publication Critical patent/CN109427888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，所述半导体结构包括：衬底，所述衬底包括功能区和与所述功能区相邻的散热区；有源鳍部，凸起于所述功能区的衬底表面；沟道层，位于所述有源鳍部上；散热鳍部，凸起于所述散热区的衬底表面。所述散热鳍部位于所述功能区相邻的散热区衬底上，因此所述散热鳍部的设置能够高所述沟道层的散热能力，改善半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
另一方面，现有技术采用替代材料构成鳍式场效应晶体管中的鳍部，从而达到提高载流子在沟道内的迁移率、提高晶体管驱动电流的目的，进而改善所形成半导体结构的性能。
但是现有技术采用替代材料构成鳍部的半导体结构，往往存在较严重的自加热问题(self-heating)，从而影响了所形成半导体结构的性能。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，以改善自加热问题，提高半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
形成衬底，所述衬底包括功能区和与所述功能区相邻的散热区，所述功能区的衬底上具有有源鳍部，所述散热区的衬底上具有散热鳍部；在所述衬底上形成介质层，所述介质层露出所述有源鳍部；去除部分高度的所述有源鳍部，在所述介质层内形成鳍部开口；在所述鳍部开口内剩余的有源鳍部上形成沟道层。
相应的，本发明还提供一种半导体结构，包括：
衬底，所述衬底包括功能区和与所述功能区相邻的散热区；有源鳍部，凸起于所述功能区的衬底表面；沟道层，位于所述有源鳍部上；散热鳍部，凸起于所述散热区的衬底表面。
与现有技术相比，本发明的技术方案具有以下优点：
通过在与所述功能区相邻的散热区衬底上形成散热鳍部，所述功能区的衬底和所述散热区的衬底相连，因此所述沟道层所产生的热量能够经所述有源鳍部相连的衬底传到至所述散热鳍部而实现散逸，所以所述散热鳍部的设置能够有效提高所述沟道层的散热能力，有利于提高所形成半导体结构的性能。
本发明可选方案中，所述散热区位于所述功能区的两侧，或者所述散热区和所述功能区交替设置；将所述散热区设置于所述功能区两侧或者与所述功能区交替设置的做法，能够有效提高热量散逸的效率，有利于提高所述散热鳍部的散热效果，有利于改善所述半导体结构的性能。
本发明可选方案中，所述散热鳍部内具有沟槽，所述沟槽将所述散热鳍部分为沿延伸方向排列的多个散热部；所述栅极结构延伸至所述沟槽内，且沿所述沟槽贯穿所述散热鳍部；所述栅极结构贯穿所述散热鳍部，因此所述栅极结构并不会在所述散热鳍部内形成沟道，所以所述沟槽的设置能够有效降低所述散热鳍部对所述半导体结构电学性能的干扰，有利于提高所形成半导体结构的稳定性和可靠性。
附图说明
图1是一种半导体结构的结构示意图；
图2是器件最高温度与驱动电压的关系图；
图3至图10是本发明半导体结构形成方法一实施例的剖面结构示意图；
图11至图12是本发明半导体结构形成方法另一实施例各个步骤的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术采用替代材料构成鳍部的半导体结构中，往往存在比较严重的自加热问题。现结合一种半导体结构的结构示意图分析其自加热问题的原因：
参考图1，示出了一种半导体结构的结构示意图。
所述半导体结构包括：衬底11；鳍部12，凸起于所述衬底11表面；沟道层13，位于所述鳍部12上；栅极结构14，位于所述沟道层13上，横跨所述沟道层13且覆盖所述沟道层13部分顶部和部分侧壁；应力层15，位于所述栅极结构14两侧的沟道层13内。
所述栅极结构14覆盖所述沟道层13部分顶部和部分侧壁，而且用于构成源漏掺杂区的所述应力层15位于所述沟道层13内，因此所述半导体结构的沟道位于所述栅极结构14下方的沟道层13内。
为了提高所述沟道层13中沟道内载流子的迁移率，当所述半导体结构为PMOS晶体管时，所述沟道层13的材料通常设置为SiGe；当所述半导体结构为NMOS晶体管时，所述沟道层13的材料通常设置为III-V族半导体(例如InGaAs或InAs等)。
与Si材料相比，SiGe材料和III-V族半导体材料中共价键的结构均相对较弱，因此SiGe材料和III-V族半导体材料的导热率较小；较小的导热率会在所述半导体结构中引起散热问题，所述栅极结构14下方沟道层13内的热量无法有效散逸。
结合参考图2，示出了器件最高温度与驱动电压的关系图。
图中横坐标表示漏极电压(Drain Voltage，Vdd)，纵坐标表示器件最高温度。图线11表示的是Si器件(即沟道层材料为Si的半导体结构)的最高温度与漏极电压的关系；图线12表示的是Ge器件(即沟道层材料为Ge的半导体结构)的最高温度与漏极电压的关系；图线13表示的是III-V族器件(即沟道材料为InAs的半导体结构)的最高温度与漏极电压的关系。
如图2所示，在相同的漏极电压下，图线11所表示的Si器件的最高温度最小；图线12所表示的Ge器件的最高温度次之，略高于Si器件的最高温度；图线13所表示的III-V族器件的最高温度最高，且远大于Si器件和Ge器件。
也就是说，当沟道层的材料替换为SiGe材料或III-V族材料后，半导体结构中沟道层的散热能力会下降，从而导致自加热问题的恶化，影响所形成半导体结构的性能。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，通过在与所述功能区相邻的散热区衬底上形成散热鳍部，以提高所述沟道层的散热能力，改善半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图3至图10，示出了本发明半导体结构形成方法一实施例的剖面结构示意图。
参考图3，形成衬底110，所述衬底110包括功能区111和与所述功能区111相邻的散热区112，所述功能区111的衬底110上具有有源鳍部121，所述散热区112的衬底110上具有散热鳍部122。
所述衬底110用于为后续步骤提供工艺操作平台，也用于在所述半导体结构中提供机械支撑。
所述功能区111的衬底110用于形成晶体管，以实现所形成半导体结构的电学性能；所述散热区112的衬底110用于形成散热鳍部122，以提高所形成半导体结构的散热能力，改善所形成半导体结构的性能。
所述功能区111的衬底110和所述散热区112的衬底110相邻且相连，因此所述功能区111衬底110上所形成半导体结构在工作时所产生的热量，能够由所述功能区111衬底110的传导至所述散热区112的衬底110，从而实现散逸。
本实施例中，所述散热区112的数量为多个，所述散热区112位于所述功能区111的两侧。因此所述功能区111所产生的热量，通过两侧散热区112实现散逸，从而有利于改善散热能力。
本实施例中，所述衬底110的材料为Si。Si的导热率较高，特别是单晶硅，单晶硅中Si-Si键具有较强的共价键结构，对质点振动具有较高的传导效率，因此单晶硅的导热率较高；所以将所述衬底110的材料设置为Si的做法，能够有效提高所述衬底110的热传导效果，有利于提高热量散逸效果，有利于改善所形成半导体结构的性能。
本发明其他实施例中，所述半导体衬底还可以选自多晶硅、非晶硅、锗、砷化镓或硅锗化合物等材料，或者选自具有外延层或外延层上硅结构；所述半导体衬底还可以是其他具有较高导热性能的半导体材料。
所述有源鳍部111用于为后续所形成沟道层提供支撑，还用于传导所述有源鳍部111上所形成半导体结构所产生的热量，此外后续去除部分所述有源鳍部111以形成沟道层，因此所述有源鳍部111还用于为后续沟道层的形成占据空间位置；所述散热鳍部112用于实现所述散热区112衬底110所传导热量的散逸。
所述有源鳍部111与后续所形成沟道层相连，所形成半导体结构工作时，所述有源鳍部111能够传导沟道层内所产生的热量，所述有源鳍部111还与所述功能区111的衬底110相连，能够将沟道层内所产生的热量传导至所述功能区111的衬底110，进而传导至所述散热区112的衬底110；进一步，所述散热鳍部112与所述散热区112的衬底110相连，能够传导所述散热区112衬底110的热量，从而实现热量的散逸。因此，所述散热鳍部122的设置，能够有效提高沟道层的散热能力，有利于提高所形成半导体结构的性能。
结合参考图4，示出了图3所示实施例中沿A方向的俯视结构示意图。需要说明的是，图4中省略了衬底110，以显示清晰。
本实施例中，垂直所述有源鳍部121延伸方向，所述散热区112位于所述功能区111的至少一侧；而且所述散热鳍部122平行所述有源鳍部121设置。使所述散热鳍部122平行所述有源鳍部121设置的做法，能够降低所述散热鳍部122和所述有源鳍部121的形成工艺难度，能够有效降低形成工艺过程中的干扰，有利于性能的改善和良率的提高。
需要说明的是，相邻散热鳍部122和有源鳍部121之间的距离L在40nm到90nm范围内；即所述功能区111和所述散热区112界线位置处，最靠近所述功能区111的散热鳍部122与靠近所述散热区112的有源鳍部121之间的距离在40nm到90nm范围内。
所述功能区111和所述散热区112界线位置处，相邻散热鳍部122和有源鳍部121之间距离L不宜太大也不宜太小。相邻散热鳍部122和有源鳍部121之间距离L如果太大，则可能会影响热量传导至所述散热鳍部122的效果，不利于热量散逸，也会增大所形成半导体结构占据晶圆的面积，不利于集成度的提高；相邻散热鳍部122和有源鳍部121之间距离L如果太小，则散热鳍部122和有源鳍部121之间距离过小，不利于所述有源鳍部121的散热，不利于所形成半导体结构性能的改善。
具体的，所述功能区111的衬底110上具有2个相互平行的有源鳍部121；所述散热区112的数量为两个，沿垂直有源鳍部121延伸方向，分别位于所述功能区111的两侧；每个散热区112的衬底110上分别具有1个散热鳍部122。
本发明其他实施例中，所述散热区上散热鳍部的数量也可以为多个，且所述多个散热鳍部平行设置，相邻散热鳍部之间的距离在30nm到100nm范围内。
相邻散热鳍部之间距离不宜太小也不宜太大。相邻散热鳍部之间距离如果太大，则所述散热区的面积势必增大，会造成所形成半导体结构占据晶圆面积过大，影响半导体结构的集成度；相邻散热鳍部之间距离如果太小，则会对所述散热鳍部的热量散逸造成影响，不利于提高所述散热鳍部的散热效果，不利于改善所形成半导体结构的性能。
此外，本实施例中，所述散热鳍部122的数量小于或等于所述有源鳍部121的数量，从而减小所述散热鳍部122所占用晶圆的面积，减小所述散热区112的面积，控制所形成半导体结构的面积，改善集成度。
本实施例中，所述有源鳍部111和所述散热鳍部112的材料与所述衬底110的材料相同，均为Si。Si的导热率较高，因此将所述有源鳍部111和所述散热鳍部112的材料设置为Si的做法，能够有效提高热传导效果，有利于提高热量散逸效果，有利于改善所形成半导体结构的性能。
本实施例中，所述衬底110和所述有源鳍部111以及所述散热鳍部112可以同时形成。具体的，形成所述衬底110的步骤包括：提供基底，所述基底包括衬底和位于所述衬底上的鳍部材料层；在所述鳍部材料层上形成鳍部掩膜123；以所述鳍部掩膜123为掩膜，刻蚀所述鳍部材料层，形成凸起于所述功能区111衬底110的所述有源鳍部121和凸起于所述散热区112衬底110的所述散热鳍部122。
由于所述有源鳍部111和所述散热鳍部112均为刻蚀所述基底而形成，因此所述有源鳍部111和所述散热鳍部112与所述衬底110为一体结构，即所述有源鳍部111和所述散热鳍部112与所述衬底110之间没有明显界限。使所述有源鳍部111和所述散热鳍部112与所述衬底110之间没有明显界限的做法，能够有效提高热量从所述有源鳍部111经所述衬底110传导至所述散热鳍部112的效率，能够有效提高散热能力以改善所形成半导体结构的性能。
需要说明的是，形成所述有源鳍部111和所述散热鳍部112之后，所述鳍部掩膜123被保留。后续工艺中，所述鳍部掩膜123用于标度平坦化工艺的停止位置，还用于覆盖所述有源鳍部121和所述散热鳍部122的顶部，以保护所述有源鳍部121和所述散热鳍部122
继续参考图4，本实施例中，所述形成方法还包括：形成所述散热鳍部122和所述有源鳍部121之后，刻蚀所述散热鳍部122，在所述散热鳍部122内形成沟槽124，所述沟槽124将所述散热鳍部122分为沿延伸方向排列的多个散热部125。
所述沟槽124用于为后续所形成栅极结构提供工艺空间，从而能够使栅极结构贯穿所述散热鳍部122，避免所述栅极结构在所述散热鳍部122内形成沟道，降低所述散热鳍部122对所形成半导体结构的影响。所以所述沟槽124的设置能够有效降低所述散热鳍部122对所述半导体结构电学性能的干扰，有利于提高所形成半导体结构的稳定性和可靠性。
具体的，形成所述沟槽124的步骤包括：在所述散热鳍部122上形成沟槽掩膜层(图中未示出)；以所述沟槽掩膜层为掩膜，刻蚀所述散热鳍部122以形成所述沟槽124。
所述沟槽掩膜层用于定义所述沟槽124的尺寸和位置，所述沟槽掩膜层内具有刻蚀开口，露出部分所述散热鳍部122，所述刻蚀开口的位置与后续所形成栅极结构的位置相对应。所述沟槽掩膜层可以为图形化的光刻胶层，也可以为图形化的硬掩膜层。
刻蚀所述散热鳍部122的步骤可以通过各向异性干法刻蚀的方式实现。
需要说明的是，结合参考图5，示出了图4所示实施例中沿B1B2线的剖面结构示意图。本实施例中，形成所述凹槽124之后，所述形成方法还包括：在所述衬底110、所述有源鳍部121和所述散热鳍部122表面形成线性氧化层130(Liner oxide)。
所述线性氧化层130可以修复所述衬底100、所述有源鳍部121和所述散热鳍部122的表面损伤，还可以圆滑所述衬底100、所述有源鳍部121和所述散热鳍部122表面的尖角，并充当后续所形成的膜层与所述衬底100、所述有源鳍部121和所述散热鳍部122之间的缓冲层，以减小晶格失配。具体的，可以通过化学气相沉积或热氧化的方式形成所述线性氧化层130。但是在本发明的其他实施例中，也可以不形成所述线性氧化层，通过退火处理以修复损伤。
参考图6，在所述衬底110上形成介质层141，所述介质层141露出所述有源鳍部121。
所述介质层141填充于所述有源鳍部121和所述散热鳍部122之间，用于形成隔离层，以实现所述有源鳍部121和所述散热鳍部122之间的电隔离；此外，所述介质层141露出所述有源鳍部121的顶部，因此所述介质层141还用于定义后续所形成沟道层的尺寸和位置。
具体的，如图6所示，所述有源鳍部121和所述散热鳍部122顶部还覆盖有所述鳍部掩膜123，因此所述介质层141的顶部与所述鳍部掩膜123的顶部齐平。
本实施例中，所述介质层141的材料为氧化硅。本发明其他实施例中，所述介质层的材料还可以选自氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种组合。
具体的，形成所述介质层141的步骤包括：在所述有源鳍部121和所述散热鳍部122露出的衬底110上形成介质材料，所述介质材料覆盖所述鳍部掩膜123；对所述介质材料进行平坦化处理，去除高于所述鳍部掩膜123的介质材料，所述平坦化处理至露出所述鳍部掩膜123为止，以形成所述介质层141。
其中，所述介质材料可以通过化学气相沉积(例如，流体化学气相沉积等)的方式形成；所述平坦化处理可以通过化学机械研磨的方式进行。
参考图7，去除部分高度的所述有源鳍部121，在所述介质层141内形成鳍部开口151。
所述鳍部开口151用于为后续沟道层的形成提供工艺空间。本实施例中，所述有源鳍部121上还具有鳍部掩膜123，因此去除部分高度所述有源鳍部121的步骤包括：去除所述有源鳍部121上的鳍部掩膜123，露出所述有源鳍部121的顶部；刻蚀露出的所述有源鳍部121。
本实施例中，所述有源鳍部121的材料为Si，所以可以通过湿法刻蚀的方式去除部分高度的所述有源鳍部121。具体的，湿法刻蚀去除所述有源鳍部121部分高度的工艺参数为：刻蚀溶液H3PO4溶液，刻蚀温度范围为90℃到150℃。
本实施例中，去除所述有源鳍部121高度与所述有源鳍部121总高度的比值在1:3到1:1范围内。
去除所述有源鳍部121高度与所述有源鳍部121总高度的比值不宜太大也不宜太小。如果去除所述有源鳍部121高度与所述有源鳍部121总高度比值太小，即去除所述有源鳍部121的高度过小，则会使后续在所述鳍部开口151内沟道层的厚度过小，可能会影响后续所形成半导体结构沟道的性能，影响所形成半导体结构的电学性能；如果去除所述有源鳍部121高度与所述有源鳍部121总高度比值太大，即去除所述有源鳍部121的高度过大，则可能会引起材料浪费、增大工艺难度的问题。
本实施例中，去除所述有源鳍部121的高度在到范围内，即所形成鳍部开口151的深度在到范围内。
参考图8，在所述鳍部开口151(如图7所示)内剩余的有源鳍部121上形成沟道层126。
后续所形成半导体结构的沟道位于所述沟道层126内。
具体的，所述沟道层126填充满所述鳍部开口151。本实施例中，所述介质层141的顶部与所述鳍部掩膜123的顶部齐平，所以所述沟道层126的顶部也与所述鳍部掩膜123的顶部齐平。
本实施例中，所形成半导体结构为NMOS晶体管，所述沟道层126的材料为III-V族半导体。具体的，所述沟道层126的材料为InGaAs或InAs。本发明其他实施例中，所述半导体结构为PMOS晶体管，所述沟道层的材料还可以设置为SiGe。
将所述沟道层126的材料设置为III-V族半导体的做法，能够有效提高沟道性能，有利于改善半导体结构的性能；而且所述沟道层126位于所述有源鳍部121上，所以所形成半导体结构在工作时，所述沟道层126内所产生的热量能够经所述有源鳍部121传递至所述衬底110，由所述衬底110传导至所述散热鳍部122，从而实现散逸，因此所述散热鳍部122以及相连的衬底110能够有效提高所述沟道层126的散热能力，有利于兼顾沟道性能和散热能力，有利于所形成半导体结构性能的改善。
具体的，可以通过外延生长的方式形成在所述鳍部开口151内填充III-V族半导体材料，从而形成所述沟道层126，从而提高所形成沟道层126的质量，保证所形成半导体结构沟道的性能。
需要说明的是，在形成所述沟道层126的过程中，所述散热鳍部122的顶部覆盖的所述鳍部掩膜123还能够避免III-V族半导体材料在所述散热鳍部122上沉积，从而达到III-V族半导体材料选择性生长的目的。
参考图9和图10，本实施例中，形成所述沟道层126之后，所述形成方法还包括：如图9所示，去除部分厚度的所述介质层141，露出所述沟道层126的部分侧壁；如图10所示，形成横跨所述沟道层126的栅极结构150，所述栅极结构150覆盖所述沟道层126部分顶部和部分侧壁，且延伸至所述沟槽124，并沿所述沟槽124贯穿所述散热鳍部122。
其中，图10是图9所示实施例中沿B方法的俯视结构示意图。需要说明的是，图10中省略了所述介质层141和所述衬底110，以显示清晰。
去除所述介质层141部分厚度的步骤，用于形成隔离层140，所述隔离层140露出所述沟道层126的侧壁，从而为后续所形成栅极结构150能够覆盖所述沟道层126部分侧壁提供工艺基础。
此外，去除部分厚度的所述介质层141之后，剩余的所述介质层141作为隔离层140，填充于相邻散热鳍部122和有源鳍部121之间，从而实现相邻散热鳍部122和有源鳍部121之间的电隔离。
由于所述介质层141填充于相邻所述散热鳍部122和所述有源鳍部121之间，而且所述沟道层126的顶部与所述鳍部掩膜123的顶部齐平，去除所述介质层141部分厚度之后，所形成隔离层140顶部低于所述沟道层126的顶部，所以所述隔离层140不仅露出了所述沟道层126的侧壁，还露出了所述散热鳍部122的侧壁。
具体的，去除部分厚度所述介质层141以形成隔离层140的步骤包括：通过对所述介质层141进行回刻处理以去除部分厚度所述介质层141以形成隔离层140；在回刻处理的过程中，去除所述散热鳍部122顶部的鳍部掩膜123，露出所述散热鳍部122的顶部。
所述栅极结构150为所形成半导体结构的栅极结构，以控制所形成栅极结构沟道的导通和截断。所述栅极结构150横跨所述沟道层126，且覆盖所述沟道层126部分顶部和部分侧壁。本实施例中，所述栅极结构150为多晶硅栅极结构。但是本发明其他实施例中，所述栅极结构150也可以为金属栅极结构。
具体的，形成所述栅极结构150的步骤包括：在所述衬底110上形成栅极材料层；在所述栅极材料层上形成图形化的栅极掩膜层；以所述图形化的栅极掩膜层为掩膜，刻蚀所述栅极材料层，形成所述栅极结构。
如图10所示，所述栅极结构150垂直所述沟道层126设置，且延伸至所述散热鳍部122的位置；但是所述栅极结构150的位置与所述沟槽124相对应，因此所述栅极结构150延伸至所述沟槽124内，且沿所述沟槽124贯穿所述散热鳍部122。所以所形成半导体结构在工作时，所述散热鳍部122内不会形成沟道，也就能够避免所述散热鳍部122的形成对半导体结构电学性能的影响。
需要说明的是，本实施例中，所述形成方法还包括：形成所述栅极结构150之后，形成位于所述栅极结构150两侧沟道层126内的源漏掺杂区和位于所述沟槽两侧散热部内的伪掺杂区。同时形成所述源漏掺杂区和所述伪掺杂区的做法，能够避免在形成工艺中增加掩膜，从而能够在不增加工艺成本的前提下，提高所形成半导体结构的散热能力，改善所形成半导体结构的性能。
还需要说明的是，本实施例中，所述形成方法是通过先形成栅极结构后形成源漏掺杂区的方式形成所述半导体结构，即通过前栅工艺形成所述半导体结构。本发明其他实施例中，所述形成方法也可以通过后栅工艺形成所述半导体结构。
后栅工艺形成所述半导体结构的步骤包括：形成所述沟道层之后，在所述沟道层上形成伪栅结构，所述伪栅结构横跨所述沟道层且覆盖所述沟道层部分顶部和部分侧壁表面，所述伪栅结构延伸至所述沟槽并沿所述沟槽贯穿所述散热鳍部；形成位于所述伪栅结构两侧的沟道层内的源漏掺杂区和所述伪栅结构两侧散热部内的伪掺杂区；在所述伪栅结构之间的衬底上形成层间介质层，所述层间介质层露出所述伪栅结构的顶部；去除所述伪栅结构，形成栅极开口；在所述栅极开口内形成栅极结构。
此外，继续参考图10，所述形成方法还包括：在形成所述栅极结构150之后，在所述栅极结构150两侧的沟道层126上形成互连结构160，所述互联结构160还延伸至所述散热部125上。
本实施例中，所述栅极结构150两侧的沟道层126内形成有源漏掺杂区，所述互联结构160位于所述源漏掺杂区上，且与所述源漏掺杂区实现电连接。所述互联结构160用于实现所述源漏掺杂区与外部电路的连接。
所述互联结构160的材料为导电材料，通常为金属，因此所述互联结构160材料的导热率较高，所以在所述栅极结构150两侧的沟道层126上形成所述互联结构160的做法，所述互联结构160也能够传导热量，从而提高所形成半导体结构的散热能力。
如图10所示，所述互联结构160垂直所述有源鳍部121和所述沟道层126，且延伸至所述散热部125上。所述互联结构160不仅能够直接将所述沟道层126内所产生的热量传导散逸，还能够实现所述散热鳍部122热量的散逸，从而能够提高所述散热鳍部122的散热能力，改善所形成半导体结构的性能。
具体的，所述互联结构160可以包括与所述源漏掺杂区电连接的插塞和与所述插塞相连的连接线，所述插塞和所述连接线的材料为金属，例如钨、铝或铜等。形成所述互联结构160的步骤与现有技术相同，本发明在此不再赘述。
参考图11至图12，示出了本发明半导体结构形成方法另一实施例各个步骤的剖面结构示意图。
其中，图12是图11中沿C方向的俯视结构示意图。需要说明的是，图12中省略了介质层240和衬底210，以显示清晰。
本实施例与前述实施例相同之处本发明再次不再赘述。本实施例与前述实施例不同之处在于，本实施例中，所述散热区和所述功能区交替设置。
如图11所示，所述散热区212和所述功能区211交替设置。具体的，沿垂直所述有源鳍部221延伸的方向，所述散热区212和所述功能区211交替设置。
本实施例中，所述衬底210包括3个散热区212和2个功能区211，所述散热区212分布位于功能区211的两侧，从而提高散热区212的面积，改善所形成半导体结构的热量散逸能力和电学性能。
如图11和图12所示，每个所述散热区212上具有1个散热鳍部222，每个所述功能区211上具有1个所述有源鳍部211和1个沟道层226，所以本实施例中，沿垂直延伸方向，所述散热鳍部222和所述有源鳍部211交替设置。所以所述沟道层226内所产生的热量能够向两边传导实现散逸，有利于散热能量的提高，有利于改善电学性能。
此外，本实施例中，所形成半导体结构为PMOS晶体管，所以所述沟道层226的材料为SiGe，从而提高所形成半导体结构中沟道内载流子的迁移率，改善沟道性能，提高半导体结构的性能。
相应的，本发明还提供一种半导体结构。
参考图9和图10，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：
衬底110，所述衬底110包括功能区111和与所述功能区111相邻的散热区112；有源鳍部121，凸起于所述功能区111的衬底110表面；沟道层126，位于所述有源鳍部121上；散热鳍部122，凸起于所述散热区112的衬底110表面。
所述衬底110用于为后续步骤提供工艺操作平台，也用于在所述半导体结构中提供机械支撑。
所述功能区111的衬底110用于形成晶体管，以实现所形成半导体结构的电学性能；所述散热区112的衬底110用于形成散热鳍部122，以提高所形成半导体结构的散热能力，改善所形成半导体结构的性能。
所述功能区111的衬底110和所述散热区112的衬底110相邻且相连，因此所述功能区111衬底110上所形成半导体结构在工作时所产生的热量，能够由所述功能区111衬底110的传导至所述散热区112的衬底110，从而实现散逸。
本实施例中，所述散热区112的数量为多个，所述散热区112位于所述功能区111的两侧。因此所述功能区111所产生的热量，通过两侧散热区112实现散逸，从而有利于改善散热能力。
本实施例中，所述衬底110的材料为Si。Si的导热率较高，特别是单晶硅，单晶硅中Si-Si键具有较强的共价键结构，对质点振动具有较高的传导效率，因此单晶硅的导热率较高；所以将所述衬底110的材料设置为Si的做法，能够有效提高所述衬底110的热传导效果，有利于提高热量散逸效果，有利于改善所形成半导体结构的性能。
本发明其他实施例中，所述半导体衬底还可以选自多晶硅、非晶硅、锗、砷化镓或硅锗化合物等材料，或者选自具有外延层或外延层上硅结构；所述半导体衬底还可以是其他具有较高导热性能的半导体材料。
所述有源鳍部111用于为所述沟道层126提供支撑，还用于传导所述有源鳍部111上所形成半导体结构所产生的热量；所述散热鳍部112用于实现所述散热区112衬底110所传导热量的散逸。
所述有源鳍部111与所述沟道层126相连，所形成半导体结构工作时，所述有源鳍部111能够传导所述沟道层126内所产生的热量，所述有源鳍部111还与所述功能区111的衬底110相连，能够将所述沟道层126内所产生的热量传导至所述功能区111的衬底110，进而传导至所述散热区112的衬底110；进一步，所述散热鳍部112与所述散热区112的衬底110相连，能够传导所述散热区112衬底110的热量，从而实现热量的散逸。因此，所述散热鳍部122的设置，能够有效提高所述沟道层126的散热能力，有利于提高所形成半导体结构的性能。
结合参考图10，本实施例中，垂直所述有源鳍部121延伸方向，所述散热区112位于所述功能区111的至少一侧；而且所述散热鳍部122平行所述有源鳍部121设置。使所述散热鳍部122平行所述有源鳍部121设置的做法，能够降低所述散热鳍部122和所述有源鳍部121的形成工艺难度，能够有效降低形成工艺过程中的干扰，有利于性能的改善和良率的提高。
需要说明的是，相邻散热鳍部122和有源鳍部121之间的距离L在40nm到90nm范围内；即所述功能区111和所述散热区112界线位置处，最靠近所述功能区111的散热鳍部122与靠近所述散热区112的有源鳍部121之间的距离在40nm到90nm范围内。
所述功能区111和所述散热区112界线位置处，相邻散热鳍部122和有源鳍部121之间距离L不宜太大也不宜太小。相邻散热鳍部122和有源鳍部121之间距离L如果太大，则可能会影响热量传导至所述散热鳍部122的效果，不利于热量散逸，也会增大所形成半导体结构占据晶圆的面积，不利于集成度的提高；相邻散热鳍部122和有源鳍部121之间距离L如果太小，则散热鳍部122和有源鳍部121之间距离过小，不利于所述有源鳍部121的散热，不利于所形成半导体结构性能的改善。
具体的，所述功能区111的衬底110上具有2个相互平行的有源鳍部121；所述散热区112的数量为两个，沿垂直有源鳍部121延伸方向，分别位于所述功能区111的两侧；每个散热区112的衬底110上分别具有1个散热鳍部122。
本发明其他实施例中，所述散热区上散热鳍部122的数量也可以为多个，且所述多个散热鳍部平行设置，相邻散热鳍部之间的距离在30nm到100nm范围内。
相邻散热鳍部之间距离不宜太小也不宜太大。相邻散热鳍部之间距离如果太大，则所述散热区的面积势必增大，会造成所形成半导体结构占据晶圆面积过大，影响半导体结构的集成度；相邻散热鳍部之间距离如果太小，则会对所述散热鳍部的热量散逸造成影响，不利于提高所述散热鳍部的散热效果，不利于改善所形成半导体结构的性能。
此外，本实施例中，所述散热鳍部122的数量小于或等于所述有源鳍部121的数量，从而减小所述散热鳍部122所占用晶圆的面积，减小所述散热区112的面积，控制所形成半导体结构的面积，改善集成度。
本实施例中，所述有源鳍部111和所述散热鳍部112的材料与所述衬底110的材料相同，均为Si。Si的导热率较高，因此将所述有源鳍部111和所述散热鳍部112的材料设置为Si的做法，能够有效提高热传导效果，有利于提高热量散逸效果，有利于改善所形成半导体结构的性能。
本实施例中，所述有源鳍部111和所述散热鳍部112与所述衬底110为一体结构，即所述有源鳍部111和所述散热鳍部112与所述衬底110之间没有明显界限。使所述有源鳍部111和所述散热鳍部112与所述衬底110之间没有明显界限的做法，能够有效提高热量从所述有源鳍部111经所述衬底110传导至所述散热鳍部112的效率，能够有效提高散热能力以改善所形成半导体结构的性能。
需要说明的是，本实施例中，所述半导体结构还包括：线性氧化层130，覆盖所述衬底110、所述有源鳍部121和所述散热鳍部122表面。所述线性氧化层130可以修复所述衬底100、所述有源鳍部121和所述散热鳍部122的表面损伤，还可以圆滑所述衬底100、所述有源鳍部121和所述散热鳍部122表面的尖角，并充当后续所形成的膜层与所述衬底100、所述有源鳍部121和所述散热鳍部122之间的缓冲层，以减小晶格失配。
所述半导体结构的沟道位于所述沟道层126内。本实施例中，所形成半导体结构为NMOS晶体管，所述沟道层126的材料为III-V族半导体。具体的，所述沟道层126的材料为InGaAs或InAs。本发明其他实施例中，所述半导体结构为PMOS晶体管，所述沟道层的材料还可以设置为SiGe。
将所述沟道层126的材料设置为III-V族半导体的做法，能够有效提高沟道性能，有利于改善半导体结构的性能；而且所述沟道层126位于所述有源鳍部121上，所以所形成半导体结构在工作时，所述沟道层126内所产生的热量能够经所述有源鳍部121传递至所述衬底110，由所述衬底110传导至所述散热鳍部122，从而实现散逸，因此所述散热鳍部122以及相连的衬底110能够有效提高所述沟道层126的散热能力，有利于兼顾沟道性能和散热能力，有利于所形成半导体结构性能的改善。
需要说明的是，如图10所示，本实施例中，所述半导体结构还包括：栅极结构150，横跨所述沟道层126且覆盖所述沟道层126部分顶部和部分侧壁。所述栅极结构150为所形成半导体结构的栅极结构，以控制所形成栅极结构沟道的导通和截断。
所述栅极结构150横跨所述沟道层126，且覆盖所述沟道层126部分顶部和部分侧壁。本实施例中，所述栅极结构150为多晶硅栅极结构。但是本发明其他实施例中，所述栅极结构150也可以为金属栅极结构。
需要说明的是，本实施例中，所述散热鳍部122内具有沟槽124，所述沟槽124将所述散热鳍部122分为沿延伸方向排列的多个散热部125；所述栅极结构150延伸至所述沟槽124内且沿所述沟槽124贯穿所述散热鳍部122。
所述沟槽124用于为所述栅极结构150提供空间，能够使所述栅极结构150沿延伸方向贯穿所述散热鳍部122，避免所述栅极结构150在所述散热鳍部122内形成沟道，降低所述散热鳍部122对所述半导体结构的影响。
所以所述栅极结构150垂直所述沟道层126设置，且延伸至所述散热鳍部122的位置；所述栅极结构150的位置与所述沟槽124相对应，因此所述栅极结构150延伸至所述沟槽124内，且沿所述沟槽124贯穿所述散热鳍部122。所述半导体结构在工作时，所述散热鳍部122内不会形成沟道，能够避免所述散热鳍部122的形成对半导体结构电学性能的影响。
此外，本实施例中，所述半导体结构还包括隔离层140，填充于相邻有源鳍部121和相邻散热鳍部122以及相邻沟道层126之间，用于实现相邻所述散热鳍部122、所述有源鳍部121以及沟道层126之间的电隔离。
本实施例中，所述隔离层140的材料为氧化硅。本发明其他实施例中，所述隔离层的材料还可以选自氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种组合。
所述隔离层140露出所述沟道层126的侧壁，从而使所述栅极结构150能够覆盖所述沟道层126部分侧壁。由于所述隔离层140填充于相邻所述散热鳍部122、所述有源鳍部121以及所述沟道层126之间，而且所述散热鳍部122顶部与所述沟道层126的顶部齐平，所以所述隔离层140不仅露出了所述沟道层126的侧壁，还露出了所述散热鳍部122的侧壁。
还需要说明的是，本实施例中，所述半导体结构还包括：源漏掺杂区(图中未示出)，位于所述栅极结构150两侧沟道层126内；以及伪掺杂区，位于所述沟槽124两侧散热部125内。所以所述半导体结构还包括：互连结构160，位于所述栅极结构150两侧的沟道层126上，且延伸至所述散热部125上。
本实施例中，所述互联结构160位于所述源漏掺杂区上，且与所述源漏掺杂区实现电连接，用于实现所述源漏掺杂区与外部电路的连接。所述互联结构160的材料为导电材料，通常为金属，因此所述互联结构160材料的导热率较高，所以在所述栅极结构150两侧的沟道层126上形成所述互联结构160的做法，所述互联结构160也能够传导热量，从而提高所形成半导体结构的散热能力。
如图10所示，所述互联结构160垂直所述有源鳍部122和所述沟道层126，且延伸至所述散热部125上。所述互联结构160不仅能够直接将所述沟道层126内所产生的热量传导散逸，还能够实现所述散热鳍部122热量的散逸，从而能够提高所述散热鳍部122的散热能力，改善所形成半导体结构的性能。
具体的，所述互联结构160可以包括与所述源漏掺杂区电连接的插塞和与所述插塞相连的连接线，所述插塞和所述连接线的材料为金属，例如钨、铝或铜等。
参考图11和图12，示出了本发明半导体结构另一实施例的结构示意图。
其中，图12是图11中沿C方向的俯视结构示意图。需要说明的是，图12中省略了介质层240和衬底210，以显示清晰。
本实施例与前述实施例相同之处本发明再次不再赘述。本实施例与前述实施例不同之处在于，本实施例中，所述散热区和所述功能区交替设置。
如图11所示，所述散热区212和所述功能区211交替设置。具体的，沿垂直所述有源鳍部221延伸的方向，所述散热区212和所述功能区211交替设置。
本实施例中，所述衬底210包括3个散热区212和2个功能区211，所述散热区212分布位于功能区211的两侧，从而提高散热区212的面积，改善所形成半导体结构的热量散逸能力和电学性能。
如图11和图12所示，每个所述散热区212上具有1个散热鳍部222，每个所述功能区211上具有1个所述有源鳍部211和1个沟道层226，所以本实施例中，沿垂直延伸方向，所述散热鳍部222和所述有源鳍部211交替设置。所以所述沟道层226内所产生的热量能够向两边传导实现散逸，有利于散热能量的提高，有利于改善电学性能。
此外，本实施例中，所形成半导体结构为PMOS晶体管，所以所述沟道层226的材料为SiGe，从而提高所形成半导体结构中沟道内载流子的迁移率，改善沟道性能，提高半导体结构的性能。
综上，所述散热鳍部的设置，能够有效提高所述沟道层所产生热量的散逸能力，能够有效提高所述沟道层的散热能力，有利于提高所形成半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括功能区和与所述功能区相邻的散热区；
有源鳍部，凸起于所述功能区的衬底表面；
沟道层，位于所述有源鳍部上；
散热鳍部，凸起于所述散热区的衬底表面。
2.如权利要求1所述的半导体结构，其特征在于，所述散热区位于所述功能区的两侧；或者，所述散热区和所述功能区交替设置。
3.如权利要求1所述的半导体结构，其特征在于，所述衬底、所述有源鳍部以及所述散热鳍部为一体结构。
4.如权利要求3所述的半导体结构，其特征在于，所述衬底、所述有源鳍部以及所述散热鳍部的材料均为Si。
5.如权利要求1所述的半导体结构，其特征在于，所述散热鳍部的数量小于或等于所述有源鳍部的数量。
6.如权利要求1所述的半导体结构，其特征在于，所述散热鳍部的数量为多个，所述多个散热鳍部平行设置，相邻散热鳍部之间的距离在30nm到100nm范围内。
7.如权利要求1所述的半导体结构，其特征在于，垂直所述有源鳍部延伸方向，所述散热区位于所述功能区的至少一侧；
所述散热鳍部平行于所述有源鳍部。
8.如权利要求7所述的半导体结构，其特征在于，相邻散热鳍部和有源鳍部之间的距离在40nm到90nm范围内。
9.如权利要求7所述的半导体结构，其特征在于，所述散热鳍部内具有沟槽，所述沟槽将所述散热鳍部分为沿延伸方向排列的多个散热部。
10.如权利要求7所述的半导体结构，其特征在于，还包括：栅极结构，横跨所述沟道层且覆盖所述沟道层部分顶部和部分侧壁；
所述栅极结构延伸至所述沟槽内且沿所述沟槽贯穿所述散热鳍部。
11.如权利要求10所述的半导体结构，其特征在于，还包括：互联结构，位于所述栅极结构两侧的沟道层上，且延伸至所述散热部上。
12.如权利要求1所述的半导体结构，其特征在于，所述半导体结构为PMOS晶体管，所述沟道层的材料为SiGe。
13.如权利要求1所述的半导体结构，其特征在于，所述半导体结构为NMOS晶体管，所述沟道层的材料为III-V族半导体。
14.如权利要求13所述的半导体结构，其特征在于，所述沟道层的材料为InGaAs或InAs。
15.一种半导体结构的形成方法，其特征在于，包括：
形成衬底，所述衬底包括功能区和与所述功能区相邻的散热区，所述功能区的衬底上具有有源鳍部，所述散热区的衬底上具有散热鳍部；
在所述衬底上形成介质层，所述介质层露出所述有源鳍部；
去除部分高度的所述有源鳍部，在所述介质层内形成鳍部开口；
在所述鳍部开口内剩余的有源鳍部上形成沟道层。
16.如权利要求15所述的形成方法，其特征在于，形成衬底的步骤包括：
提供基底，所述基底包括衬底和位于所述衬底上的鳍部材料层，所述衬底包括功能区和与所述功能区相邻的散热区；
在所述鳍部材料层上形成鳍部掩膜；
以所述鳍部掩膜为掩膜，刻蚀所述鳍部材料层，形成凸起于所述功能区衬底的所述有源鳍部和凸起于所述散热区衬底的所述散热鳍部。
17.如权利要求16所述的形成方法，其特征在于，还包括：
形成所述散热鳍部和所述有源鳍部之后，形成介质层之前，刻蚀所述散热鳍部，在所述散热鳍部内形成沟槽，所述沟槽将所述散热鳍部分为沿延伸方向排列的多个散热部。
18.如权利要求17所述的形成方法，其特征在于，形成所述沟道层之后，还包括：去除部分厚度的所述介质层，露出所述沟道层的部分侧壁；
形成横跨所述沟道层的栅极结构，所述栅极结构覆盖所述沟道层部分顶部和部分侧壁，且延伸至所述沟槽，并沿所述沟槽贯穿所述散热鳍部。
19.如权利要求18所述的形成方法，其特征在于，还包括：形成所述栅极结构之后，在所述栅极结构两侧的沟道层上形成互连结构，所述互联结构还延伸至所述散热部上。
20.如权利要求15所述的形成方法，其特征在于，通过外延生长的方式在所述鳍部开口内形成所述沟道层。
CN201710776635.4A 2017-08-31 2017-08-31 半导体结构及其形成方法 Active CN109427888B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710776635.4A CN109427888B (zh) 2017-08-31 2017-08-31 半导体结构及其形成方法
US16/115,151 US10446463B2 (en) 2017-08-31 2018-08-28 Semiconductor structures and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710776635.4A CN109427888B (zh) 2017-08-31 2017-08-31 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN109427888A true CN109427888A (zh) 2019-03-05
CN109427888B CN109427888B (zh) 2021-10-15

Family

ID=65435594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710776635.4A Active CN109427888B (zh) 2017-08-31 2017-08-31 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US10446463B2 (zh)
CN (1) CN109427888B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021217582A1 (zh) * 2020-04-30 2021-11-04 华为技术有限公司 一种集成电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687620B (zh) * 2019-10-18 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203704A1 (en) * 2009-02-12 2010-08-12 Seiji Inumiya Semiconductor device manufacturing method
US20130011986A1 (en) * 2011-07-08 2013-01-10 Huajie Zhou Method for Manufacturing Full Silicide Metal Gate Bulk Silicon Multi-Gate Fin Field Effect Transistors
US20150200249A1 (en) * 2014-01-14 2015-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-heat reducing layers
US9520500B1 (en) * 2015-12-07 2016-12-13 International Business Machines Corporation Self heating reduction for analog radio frequency (RF) device
CN106340582A (zh) * 2015-07-07 2017-01-18 台湾积体电路制造股份有限公司 鳍式fet技术的集成热电器件
CN109285875A (zh) * 2017-07-20 2019-01-29 中芯国际集成电路制造(上海)有限公司 鳍式晶体管及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11737362B2 (en) * 2016-04-01 2023-08-22 Intel Corporation Harvesting energy in an integrated circuit using the seebeck effect

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203704A1 (en) * 2009-02-12 2010-08-12 Seiji Inumiya Semiconductor device manufacturing method
US20130011986A1 (en) * 2011-07-08 2013-01-10 Huajie Zhou Method for Manufacturing Full Silicide Metal Gate Bulk Silicon Multi-Gate Fin Field Effect Transistors
US20150200249A1 (en) * 2014-01-14 2015-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-heat reducing layers
CN106340582A (zh) * 2015-07-07 2017-01-18 台湾积体电路制造股份有限公司 鳍式fet技术的集成热电器件
US9520500B1 (en) * 2015-12-07 2016-12-13 International Business Machines Corporation Self heating reduction for analog radio frequency (RF) device
CN109285875A (zh) * 2017-07-20 2019-01-29 中芯国际集成电路制造(上海)有限公司 鳍式晶体管及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021217582A1 (zh) * 2020-04-30 2021-11-04 华为技术有限公司 一种集成电路

Also Published As

Publication number Publication date
US10446463B2 (en) 2019-10-15
US20190067155A1 (en) 2019-02-28
CN109427888B (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
US11682697B2 (en) Fin recess last process for FinFET fabrication
TWI726365B (zh) 半導體元件及其製造方法
US11749720B2 (en) Integrated circuit structure and method with solid phase diffusion
TWI749275B (zh) 半導體裝置及其製造方法
US8623721B2 (en) Silicide formation and associated devices
US20200135580A1 (en) Dielectric Fins With Different Dielectric Constants and Sizes in Different Regions of a Semiconductor Device
US10062787B2 (en) FinFET
US11158542B2 (en) Semiconductor device structure with semiconductor wire
US20160104704A1 (en) Semiconductor device structure and method for forming the same
US20200266108A1 (en) Semiconductor device with fin structures
KR20160037710A (ko) 기판 격리 및 도핑되지 않은 채널을 갖는 집적 회로 구조체 및 그 형성방법
US10121870B1 (en) Semiconductor device structure with strain-relaxed buffer
US20240047275A1 (en) Methods of manufacturing semiconductor devices by etching active fins using etching masks
US20220376079A1 (en) Semiconductor device structure
TW202018953A (zh) 在閘極與源極／汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
CN109427888A (zh) 半导体结构及其形成方法
CN111554635B (zh) 半导体结构及其形成方法
CN113851535A (zh) 半导体器件及其形成方法
CN110943081A (zh) 半导体装置
CN113903805B (zh) 半导体结构及其形成方法
CN110875186B (zh) 半导体结构及其形成方法
CN113823692B (zh) 半导体结构及其形成方法
CN113903809A (zh) 半导体器件及其形成方法
CN114188318A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant